JPS6250863B2 - - Google Patents

Description

【発明の詳細な説明】 発明の技術分野 本発明は、メモリユニツト等のスレーブユニツ
トを共通バスを介して複数のマイクロプロセツサ
ユニツトからアクセス可能としたマルチマイクロ
プロセツサシステムにおいて、前記スレーブユニ
ツトに対するマイクロプロセツサユニツトの誤ア
クセスを防止する共通バスアクセス管理装置に関
するものである。

従来技術と問題点 共通バスに複数のマスタユニツトであるマイク
ロプロセツサユニツト（以下MPUという）と、
その指令に従つてアクセスされるメモリユニツト
や入出力ユニツト等のスレーブユニツトとを接続
した所謂共通バスをベースとして構成されるマル
チマイクロプロセツサシステムにおいては、スレ
ーブユニツトは複数のMPUからアクセスを受け
得る。従つて、各MPUが自MPUに割り当てられ
たアドレス領域以外のアドレス領域に不本意なア
クセスをし、記憶内容の破壊や誤出力を起こさな
いよう誤アクセスを防止するための保護機能が必
要になる。このため従来は、各MPUからのその
アドレス領域に対する書き込みの可否を判定する
ためのプロテクト情報をスレーブユニツト上のメ
モリ或はレジスタに登録しておき、この登録情報
と各MPUからアクセス時に送出されるマスタナ
ンバ（アクセス元MPUの番号）及びアドレスと
から当該書き込みの可否を決定することにより、
スレーブユニツトのアドレス領域への誤書き込み
を防止する方法が採用されている。

ところで、システムとしての処理が複雑化し、
オンライン状態での柔軟性あるスレーブアドレス
領域へのアクセス管理が必要になると、当然、プ
ロテクト情報の認識だけでなくその変更（書き換
え）が不可欠となる。しかし、プロテクト情報の
書き換えを認めても、そのためにスレーブアドレ
ス領域への誤書き込みの危険性が増大してはなら
ない。プロテクト情報自体の誤書き換えはスレー
ブアドレス領域への誤書き込みの原因となるの
で、プロテクト情報の誤書き換えを極力防止する
必要がある。このような観点から従来装置を考え
るに、従来装置においてスレーブユニツト上に設
けたプロテクト情報登録用メモリ或はレジスタを
共通バスを介して各MPUから書き換え可能とす
ることは、MPUごとに対応したプロテクト情報
を別のMPUが破壊する危険性があるので適当で
なく、これを防止するのも容易でない。勿論、プ
ロテクト情報登録メモリ或はレジスタへの書き込
みを特定の１台のMPUに限定して許可し、それ
にプロテクト情報の一括管理を任せれば、MPU
毎に対応したプロテクト情報を別のMPUが破壊
する先の危険性はなくなるが、本来の目的である
各MPU毎の柔軟性のあるアクセス管理が損なわ
れる。また、誤書き込みのチエツクをスレーブユ
ニツトではなく、バス制御ユニツト等の共通バス
上の共通部上に設けることが考えられ、このよう
にすれば誤アクセス防止機能にかかわるハードウ
エアの量に若干の改善は望めるものの、本質的に
先の従来例と同様の難点を含んでいる。

発明の目的 本発明の目的は、各MPUが共通バスアクセス
の可否に関するプロテクト情報の管理を独立して
行なうようにし、また、或る一定のアドレス領域
単位ごとのライトプロテクト（書き込み保護）だ
けではなく、マイクロプロセツサの処理・動作モ
ードの種類とも関連させてより細かいアクセス管
理を実施することにより、誤アクセス防止機能を
より強力にするとともにその管理をオンライン状
態でダイナミツクに行ない得るようにすることに
ある。

発明の実施例 第１図は本発明実施例装置の要部ブロツク図で
あり、共通バスに接続されるMPUのアクセス管
理部分を示す。なお同図において、１はMPU、
２はマイクロプロセツサ、３はマイクロプロセツ
サ処理・動作モード判別回路、４は共通バスアク
セス要求回路、５は共通バスアクセスコントロー
ル回路、６はプロテクト情報登録部アクセス回
路、７はプロテクト情報登録部およびプロテクト
判定回路、８は共通バス使用権獲得制御回路、９
は共通バスインターフエイス回路、１０は内部バ
スアクセスコントロール回路、１１は割り込み要
求およびACK発信回路、１２は共通バス、１３
はMPU内部バス、Ｄ―BUSはデータバス、Ａ―
BUSはアドレスバス、WTはライト線、RDはリ
ード線である。

第１図において、マイクロプロセツサ処理・動
作モード判別回路３は、マイクロプロセツサ２が
出力するステータス信号μPSTATUSを参照し、
場合によつては補助的回路の助けを借りて、マイ
クロプロセツサ２の処理モードや動作モードを判
別し、それぞれのモードに対応する信号を出力す
る。本実施例では、マイクロプロセツサ２の処
理・動作モードをスーパーバイザプログラム（オ
ペレーテイングシステム）のフエツチ（SPモー
ド）、スーパーバイザプログラムによるデータア
クセス（SDモード）、ユーザプログラムのフエツ
チ（UPモード）、ユーザプログラムによるデータ
アクセス（UDモード）の４種に区別し、それぞ
れに対応するSP信号、SD信号、UP信号、UD信
号を出力させている。

共通バスアクセス要求回路４は、マイクロプロ
セツサ２が出力するアドレスを受けて、マイクロ
プロセツサ２が共通バス１２或はMPU内部バス
１３のいずれをアクセスしようとしているのかを
判別し、その結果を共通バスアクセスコントロー
ル回路５に通知するため共通バスアクセス要求信
号CBACを出力する。また、共通バスアクセス要
求信号CBACをインバータINVで反転して得た信
号を、内部バスアクセス要求信号として内部バス
アクセスコントロール回路１０に出力している。

プロテクト情報登録部およびプロテクト判定回
路７は、マイクロプロセツサ２のデータ転送に際
して出力されるアドレスを常時受信し、予め設定
されているプロテクト情報に基づき、そのアドレ
スに対する書き込み動作が適切であるか否かを判
定し、不適切であればライトプロテクト信号
PTCTを出力する。プロテクト情報としては、書
き込み可能な或は書き込み不可能な領域の境界ア
ドレスを示すものであつても良いし、ある一定の
アドレス領域ごとにその領域に対する書き込み動
作の可／否を“０”／“１”で示し、それを全ア
ドレス領域に亘つて持つようなものであつても構
わない。

共通バスアクセスコントロール回路５は、マイ
クロプロセツサ２の処理・動作モードを示す
SP，SD，UP，UDの各信号、マイクロプロセツ
サ２が出力するアドレス信号の一部、書き込み動
作の可否を示すライトプロテクト信号PTCT信号
およびリード信号RD、ライト信号WTをもと
に、マイクロプロセツサ２の共通バスアクセス要
求信号CBACによる共通バスアクセス要求が妥当
なものであるか否かを判断し、マイクロプロセツ
サ２の処理・動作モードに合致しない共通バスア
クセス対象へのアクセスであつたり、共通バスラ
イトプロテクト領域への書き込みの為のアクセス
であつた場合は、共通バス使用権獲得制御回路８
に対し共通バスリクエスト信号CBRQを出力しな
いような制御を実施する。従つて、共通バスアク
セス要求が不当なものであれば、MPU１は共通
バスの使用を自ら諦めることによつて、共通バス
スレーブアドレス領域への誤アクセスを防止す
る。また、共通バスアクセスコントロール回路５
は、エラー信号CBAERを出力して割り込み要求
およびACK発信回路１１を介して割り込み信号
IRTにより不当アクセスであることをマイクロプ
ロセツサ２に通知するとともに、ACK信号を返
し転送シーケンスを終了するように促す。従つ
て、マイクロプロセツサ２はそれによりRAS機
能のためのエラー処理を実行することができる。

共通バスアクセス要求が正当なものであるとき
は、共通バスアクセスコントロール回路５から共
通バスリクエスト信号CBRQが出力され、これを
受けた共通バス使用権獲得制御回路８が共通バス
１２の使用権を獲得し、共通バスインターフエイ
ス回路９に共通バス獲得信号CBGTを出力してマ
イクロプロセツサ２の共通バス１２を介して行な
われるスレーブユニツトとのデータ転送を有効な
ものとする。

プロテクト情報登録部およびプロテクト判定回
路７の構成上、共通バスアクセスコントロール回
路５から共通バスリクエスト信号CBRQが出力さ
れた後にライトプロテクト信号PTCTが遅れて出
力されるような場合には、共通バスインターフエ
イス回路９にて内部バスのライト信号WTをライ
トプロテクト信号PTCTで禁止することにより、
たとえ共通バスを獲得しても共通バス側にライト
信号WTを出力させないで、ライトプロテクトが
可能となる。

第２図は、第１図示装置が実施するアクセス管
理例を示し、このような共通バスアクセス管理を
行なおうとする場合の共通バスアクセスコントロ
ール回路５の構成例を第３図に示す。同図におい
て、５０はデコード回路、５１はインバータ、５
２〜５４はアンド回路、５５はナンド回路、５
６，５７はオア回路、５８はノア回路、CMEM
は共通バスメモリセレクト信号、CiOは共通バス
ｉ／ｏセレクト信号、CBAERは共通バスアクセ
スエラー信号であり、第１図と同一符号は同一内
容を示す。ライトプロテクト信号PTCTが有効
（“１”）であるとき、信号SP，UPが有効である
とき、デコード回路５０で当該アクセスが入出力
ユニツトのアドレス領域に対するものであると判
別され且つ信号UDが有効であるとき、アンド回
路５４から共通バスリクエスト信号CBRQが発せ
られることはなく、ナンドゲート５５からエラー
信号ERRが発せられる。上記以外のアクセス状
態のときは、逆にアンド回路５４から共通バスリ
クエスト信号CBRQが発せられ、エラー信号は発
生しない。

また第１図において、プロテクト情報登録部を
構成するプロテクト情報登録メモリ或はレジスタ
は、内部バスのアドレス空間に割り付けられ、ア
クセス管理をダイナミツクに行なうためにマイク
ロプロセツサ２からその読み出し、書き込みがで
きるように構成されている。また、それに対する
アクセス管理は内部バスアクセスコントロール回
路１０で行なわれ、例えばシステムを管理するプ
ログラムであるスーパーバイザプログラムによつ
てのみプロテクト情報登録メモリ或はレジスタを
アクセスでき、ユーザプログラムではそれが不可
か或は少なくともライトプロテクトするように制
御される。従つて、内部バスアクセスコントロー
ル回路１０は、マイクロプロセツサ処理・動作モ
ード判別回路３が出力する信号のうちSD信号の
み有効の場合に限つて、プロテクト情報登録部ア
クセス回路６に対してアクセス要求信号を出力す
る。

このようなプロテクト情報登録部に関するアク
セス管理も含め、第２図に示したような内部バス
アクセス管理を行なおうとすれば、内部バスアク
セスコントロール回路１０は例えば第４図の如き
回路構成となる。なお同図において、１００はデ
コード回路、１０１〜１０６はアンド回路、１０
７，１０８はオア回路、１０９，１１０はインバ
ータ、MEMACは内部バスメモリアクセス信号、
PTMACはプロテクト情報登録メモリアクセス信
号、REGACは内部バスレジスタアクセス信号、
iBAERは内部バスアクセスエラー信号、PTiVは
ライトプロテクト無効信号である。

内部バスアクセスコントロール回路１０より、
プロテクト情報登録メモリアクセス信号PTMAC
を受けた場合に限り、プロテクト情報登録部アク
セス回路６は、プロテクト情報を書き換えたり、
或は読み出したりする為の制御動作を実行でき
る。

プロテクト情報登録部アクセス回路６、プロテ
クト情報登録部（メモリ）およびプロテクト判定
回路７の実施例を第５図に示す。なお同図におい
て、６０はセレクタ、６１はメモリアクセスコン
トロール回路、７０はプロテクト情報登録メモ
リ、７１は禁止入力を有するゲート、７２はバツ
フア、ADR(A)は内部バスアドレス信号Ａ（プロ
テクト領域のパウンダリ指定のためのアドレ
ス）、ADR(B)は内部バスアドレス信号Ｂ（プロテ
クト情報登録メモリに割付けられたアドレス
用）、PTMASはセレクタ切換信号、PTMWEは
プロテクト情報登録メモリ書込信号、PTMRDは
プロテクト情報読出しゲート信号である。

第５図の回路例では、ある一定のアドレス領域
パウンダリ毎に、その領域に対する書き込み動作
の可／否を“０”／“１”で表わしたプロテクト
情報をメモリに登録することを想定している。通
常、マイクロプロセツサがデータ転送に際して出
力するアドレス信号のうち、ある一定のプロテク
ト領域パウンダリ判定のために必要なアドレス信
号ADR(A)がプロテクト情報登録メモリに入力さ
れるようセレクタ６０が選択され、ライトプロテ
クト無効信号PTiVが無い場合で然もマイクロプ
ロセツサがアクセスしようとしているアドレスへ
の書込みが不可のときに、ライトプロテクト信号
PTCTが出力される。プロテクト情報の書換えあ
るいは読出しの際には、PTMAC信号等から生成
されるPTMAS信号によりセレクタ６０が切換わ
り、直接的にプロテクト情報登録メモリをアクセ
スするためのアドレス信号の一部ADR(B)が当該
メモリに入力される。そして、そのアドレスに対
応したプロテクト情報の内容を、マイクロプロセ
ツサはスーパーバイザプログラムによつて書換え
たり、読出したりすることができる。

発明の効果 以上説明したように、本発明に依れば、共通バ
スマスタユニツトであるMPU毎に共通バスのス
レーブアドレス領域に対するアクセス管理を行な
い、然もそうすることによりそのアクセス管理
に、あるアドレス領域単位のライトプロテクトだ
けでなく内蔵マイクロプロセツサの処理・動作モ
ード毎のアクセス情報登録可否の判別を織りまぜ
ることができる為、共通バスに対する誤アクセス
の防止をきめ細かく且つより確実に実施できる。
また、アクセス管理のベースともなるプロテクト
情報は、各MPU内部において或る特定のシステ
ム管理プログラムによつてのみその読み出し、書
き換えができるようにした為、プロテクト情報登
録メモリ或はレジスタへの他MPUやユーザプロ
グラムによる誤書き込みを防止でき、システムの
信頼性を低下させることなく共通バスアクセスの
オンライン状態でのダイナミツクな管理が可能と
なる。

【図面の簡単な説明】

第１図は本発明実施例装置の要部ブロツク図、
第２図はアクセス管理の説明図、第３図は共通バ
スアクセスコントロール回路５の実施例を示すブ
ロツク図、第４図は内部バスアクセスコントロー
ル回路１０の実施例を示す要部ブロツク図、第５
図はプロテクト情報登録部アクセス回路６、プロ
テクト情報登録部およびプロテクト判定回路７の
実施例を示す要部ブロツク図である。 １はMPU、２はマイクロプロセツサ、３はマ
イクロプロセツサ処理・動作モード判別回路、４
は共通バスアクセス要求回路、５は共通バスアク
セスコントロール回路、６はプロテクト情報登録
部アクセス回路、７はプロテクト情報登録部およ
びプロテクト判定回路、８は共通バス使用権獲得
制御回路、９は共通バスインターフエイス回路、
１０は内部バスアクセスコントロール回路、１１
は割り込み要求およびACK発信回路、１２は共
通バス、１３はMPU内部バスである。

Claims (1)

【特許請求の範囲】
1. １ スレーブユニツトを共通バスを介して複数の
   マイクロプロセツサユニツトからアクセス可能と
   したマルチマイクロプロセツサシステムにおける
   前記共通バスのアクセス管理装置において、前記
   スレーブユニツトのアドレス領域に対する自マイ
   クロプロセツサユニツトの書き込み可否に関する
   プロテクト情報を前記スレーブユニツトの所定ア
   ドレス単位毎に記憶するとともにその記憶内容を
   ユーザプログラム以外の特定のプログラムによつ
   てのみ自マイクロプロセツサユニツトのマイクロ
   プロセツサにより書き換え得るプロテクト情報記
   憶手段と、該記憶手段のプロテクト情報と前記マ
   イクロプロセツサの出力するアドレスとから書き
   込み可否を判定する判定手段と、前記マイクロプ
   ロセツサがいかなる処理・動作モードにあるのか
   を判別するモード判別手段と、少なくとも該モー
   ド判別手段の判別結果と前記判定手段の判定結果
   とを利用して正当でない共通バスアクセスを検知
   し共通バスに対する実質的なアクセスを禁止する
   とともにアクセスのエラーがあつたことを前記マ
   イクロプロセツサに通知する誤アクセス処理手段
   とを前記マイクロプロセツサユニツトに設けたこ
   とを特徴とするマルチマイクロプロセツサシステ
   ムにおける共通バスアクセス管理装置。