JPH05268786A - キャプスタンモータ速度検出装置 - Google Patents
キャプスタンモータ速度検出装置Info
- Publication number
- JPH05268786A JPH05268786A JP4060346A JP6034692A JPH05268786A JP H05268786 A JPH05268786 A JP H05268786A JP 4060346 A JP4060346 A JP 4060346A JP 6034692 A JP6034692 A JP 6034692A JP H05268786 A JPH05268786 A JP H05268786A
- Authority
- JP
- Japan
- Prior art keywords
- capstan
- output
- signal
- flywheel
- exclusive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】
【目的】 キャプスタンフライホイルの外周面上の磁極
数を増加させることなく、磁極数を増したのと同等のサ
ーボ制御帯域拡大効果が得られるキャプスタンモータ速
度検出装置を提供する。 【構成】 キャプスタンフライホイル１の外周面に着磁
した磁極に対向するように複数個の磁気ヘッド２〜５を
配置して互いに位相の異なる速度検出信号を発生し、こ
の速度検出信号を排他的論理和回路８ａ〜８ｃからなる
論理回路で逓倍信号を作成して速度検出信号としてマイ
クロコンピュータ９に出力し、マイクロコンピュータ９
でキャプスタンモータの回転速度制御を行なうとともに
ソフトウエアで構成したディジタル櫛形フィルタで磁気
ヘッド取付精度のばらつきと着磁むらに起因する速度検
出信号の周期むらを除去する。 【効果】 小型モータを使用するムービや超低速回転時
の長時間ビデオ・テープレコーダのサーボ制御帯域を拡
大する。
数を増加させることなく、磁極数を増したのと同等のサ
ーボ制御帯域拡大効果が得られるキャプスタンモータ速
度検出装置を提供する。 【構成】 キャプスタンフライホイル１の外周面に着磁
した磁極に対向するように複数個の磁気ヘッド２〜５を
配置して互いに位相の異なる速度検出信号を発生し、こ
の速度検出信号を排他的論理和回路８ａ〜８ｃからなる
論理回路で逓倍信号を作成して速度検出信号としてマイ
クロコンピュータ９に出力し、マイクロコンピュータ９
でキャプスタンモータの回転速度制御を行なうとともに
ソフトウエアで構成したディジタル櫛形フィルタで磁気
ヘッド取付精度のばらつきと着磁むらに起因する速度検
出信号の周期むらを除去する。 【効果】 小型モータを使用するムービや超低速回転時
の長時間ビデオ・テープレコーダのサーボ制御帯域を拡
大する。
Description
【０００１】
【産業上の利用分野】この発明は、ＶＴＲ（ビデオ・テ
ープ・レコーダ）のキャプスタンモータの速度検出に際
し、キャプスタンフライホイル上の磁極数を増加させる
ことなく、磁極数を増加したのと同等の効果が得られる
キャプスタンモータ速度検出装置に関するものである。
ープ・レコーダ）のキャプスタンモータの速度検出に際
し、キャプスタンフライホイル上の磁極数を増加させる
ことなく、磁極数を増加したのと同等の効果が得られる
キャプスタンモータ速度検出装置に関するものである。
【０００２】
【従来の技術】従来のＶＴＲのキャプスタンモータ速度
検出装置として、キャプスタンフライホイルの外周面上
に等間隔でＮ極とＳ極を着磁し、これに対向する磁気ヘ
ッド等によりキャプスタンモータの回転速度に比例した
速度検出信号（以下、ＦＧ信号という）を得るキャプス
タンモータ速度検出装置があった。
検出装置として、キャプスタンフライホイルの外周面上
に等間隔でＮ極とＳ極を着磁し、これに対向する磁気ヘ
ッド等によりキャプスタンモータの回転速度に比例した
速度検出信号（以下、ＦＧ信号という）を得るキャプス
タンモータ速度検出装置があった。
【０００３】次に、動作について説明する。キャプスタ
ンフライホイル外周面上に等間隔でＮ極，Ｓ極が着磁さ
れている。フライホイルに対向して配置された磁気ヘッ
ドには、フライホイルが回転して、フライホイル上の磁
極が磁気ヘッドを横切ると、電圧が誘起され、フライホ
イルの回転数に比例した周波数信号を磁気ヘッドから得
ることができる。
ンフライホイル外周面上に等間隔でＮ極，Ｓ極が着磁さ
れている。フライホイルに対向して配置された磁気ヘッ
ドには、フライホイルが回転して、フライホイル上の磁
極が磁気ヘッドを横切ると、電圧が誘起され、フライホ
イルの回転数に比例した周波数信号を磁気ヘッドから得
ることができる。
【０００４】
【発明が解決しようとする課題】従来のキャプスタンモ
ータ速度検出装置は以上のように構成されているが、近
年のＶＴＲの小型化にともない、キャプスタンフライホ
イルも小型化され、フライホイル外周面上へ着磁できる
磁極数は物理的に制限を受けることになる。
ータ速度検出装置は以上のように構成されているが、近
年のＶＴＲの小型化にともない、キャプスタンフライホ
イルも小型化され、フライホイル外周面上へ着磁できる
磁極数は物理的に制限を受けることになる。
【０００５】一般に、キャプスタンＦＧの波数を減少さ
せれば、ザーボ制御帯域が減少するが、小型化されたフ
ライホイルに精度よく数多く着磁するには、高度な技術
が必要であった。
せれば、ザーボ制御帯域が減少するが、小型化されたフ
ライホイルに精度よく数多く着磁するには、高度な技術
が必要であった。
【０００６】一方、ＶＴＲの特殊再生等においては、キ
ャプスタンモータを超低速回転させる場合があるが、低
速回転させれば、ＦＧによるサンプリング周波数が減少
するため、サーボ制御帯域が減少するので、従来より多
くの磁極を着磁させねばならなかった。
ャプスタンモータを超低速回転させる場合があるが、低
速回転させれば、ＦＧによるサンプリング周波数が減少
するため、サーボ制御帯域が減少するので、従来より多
くの磁極を着磁させねばならなかった。
【０００７】この発明は、上記のような問題点を解消す
るためになされたもので、キャプスタンフライホイル上
の磁極数を増加させることなく、磁極数を増したのと同
等の効果が得られ、かつサーボ帯域を増大させるキャプ
スタンモータ速度検出装置を提供することを目的とす
る。
るためになされたもので、キャプスタンフライホイル上
の磁極数を増加させることなく、磁極数を増したのと同
等の効果が得られ、かつサーボ帯域を増大させるキャプ
スタンモータ速度検出装置を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】この発明に係るキャプス
タンモータ速度検出装置は、キャプスタンフライホイル
の外周面の着磁部に対向しかつ出力信号が互いに位相の
異なる位置に配置した複数個の磁気ヘッドと、この複数
個の磁気ヘッドから出力される位相の異なる信号から逓
倍信号を発生する論理回路と、この逓倍信号を入力して
キャプスタンモータの速度制御をディジタル信号処理に
よるサーボ速度制御ループで行うとともにこのサーボ速
度制御ループ内のディジタル櫛形フィルタにより複数の
磁気ヘッドの取付精度に起因する位相の異なる信号の位
相ずれの影響を除去するマイクロコンピュータとを設け
たものである。
タンモータ速度検出装置は、キャプスタンフライホイル
の外周面の着磁部に対向しかつ出力信号が互いに位相の
異なる位置に配置した複数個の磁気ヘッドと、この複数
個の磁気ヘッドから出力される位相の異なる信号から逓
倍信号を発生する論理回路と、この逓倍信号を入力して
キャプスタンモータの速度制御をディジタル信号処理に
よるサーボ速度制御ループで行うとともにこのサーボ速
度制御ループ内のディジタル櫛形フィルタにより複数の
磁気ヘッドの取付精度に起因する位相の異なる信号の位
相ずれの影響を除去するマイクロコンピュータとを設け
たものである。
【０００９】
【作用】この発明における複数個の磁気ヘッドは、キャ
プスタンフライホイルの外周面上の磁極を検出してそれ
ぞれ位相の異なる複数の速度検出信号を発生し、この速
度検出信号を論理回路に入力することにより、周波数を
逓倍して逓倍信号を発生する。この逓倍信号をマイクロ
コンピュータに入力することにより、マイクロコンピュ
ータ内のサーボ速度制御ループにより、ディジタル信号
処理で、キャプスタンモータの速度制御を行うことによ
り、キャプスタンフライホイルの外周面上の磁極数を増
加したのと同等のサーボ制御帯域の拡大を可能とする。
プスタンフライホイルの外周面上の磁極を検出してそれ
ぞれ位相の異なる複数の速度検出信号を発生し、この速
度検出信号を論理回路に入力することにより、周波数を
逓倍して逓倍信号を発生する。この逓倍信号をマイクロ
コンピュータに入力することにより、マイクロコンピュ
ータ内のサーボ速度制御ループにより、ディジタル信号
処理で、キャプスタンモータの速度制御を行うことによ
り、キャプスタンフライホイルの外周面上の磁極数を増
加したのと同等のサーボ制御帯域の拡大を可能とする。
【００１０】また、複数個の磁気ヘッドの取付精度に起
因する各磁気ヘッドの検出信号の周期むらをサーボ速度
制御ループ内のディジタル櫛形フィルタで除去し、磁気
ヘッドの取付けに高精度を要しないようになる。
因する各磁気ヘッドの検出信号の周期むらをサーボ速度
制御ループ内のディジタル櫛形フィルタで除去し、磁気
ヘッドの取付けに高精度を要しないようになる。
【００１１】
【実施例】実施例１．以下、この発明の一実施例を図に
基づいて説明する。図１はこの一実施例の構成を示すブ
ロック図である。この図１の実施例では、磁気ヘッドを
４個使用した例を示している。図１の１はキャプスタン
フライホイルであり、図示しないキャプスタンモータに
より回転されるようになっている。このキャプスタンフ
ライホイル１の外周面には等間隔でＮ極，Ｓ極が着磁さ
れている。
基づいて説明する。図１はこの一実施例の構成を示すブ
ロック図である。この図１の実施例では、磁気ヘッドを
４個使用した例を示している。図１の１はキャプスタン
フライホイルであり、図示しないキャプスタンモータに
より回転されるようになっている。このキャプスタンフ
ライホイル１の外周面には等間隔でＮ極，Ｓ極が着磁さ
れている。
【００１２】この磁極に対向するように、複数個（図１
では４個）の磁気ヘッド２〜５が配設されている。これ
らの磁気ヘッド２〜５からキャプスタンモータの回転速
度の速度検出信号がそれぞれ位相を異ならせて出力され
るようになっている。各磁気ヘッド２〜５から出力され
る速度検出（この実施例でも、以下、ＦＧという）信号
はＦＧアンプ６ａ〜６ｄでそれぞれ増幅されるようにな
っている。これらのＦＧアンプ６ａ〜６ｄの出力はＦＧ
シュミットアンプ７ａ〜７ｄに入力されるようになって
いる。ＦＧシュミットアンプ７ａ〜７ｄはＦＧアンプ６
ａ〜６ｄの出力信号の波形整形を行うものである。
では４個）の磁気ヘッド２〜５が配設されている。これ
らの磁気ヘッド２〜５からキャプスタンモータの回転速
度の速度検出信号がそれぞれ位相を異ならせて出力され
るようになっている。各磁気ヘッド２〜５から出力され
る速度検出（この実施例でも、以下、ＦＧという）信号
はＦＧアンプ６ａ〜６ｄでそれぞれ増幅されるようにな
っている。これらのＦＧアンプ６ａ〜６ｄの出力はＦＧ
シュミットアンプ７ａ〜７ｄに入力されるようになって
いる。ＦＧシュミットアンプ７ａ〜７ｄはＦＧアンプ６
ａ〜６ｄの出力信号の波形整形を行うものである。
【００１３】ＦＧシュミットアンプ７ａと７ｂの出力は
それぞれ２入力の排他的論理和回路８ａの第１、第２入
力端に入力されるようになっている。同様にして、ＦＧ
シュミットアンプ７ｃと７ｄの出力は排他的論理和回路
８ｂの第１、第２入力端に入力されるようになってい
る。さらに、排他的論理和回路８ａ，８ｂの出力は２入
力の排他的論理和回路８ｃの第１、第２入力端に入力さ
れるようになっている。かくして、これらの排他的論理
和回路８ａ〜８ｃにより、論理回路を構成している。
それぞれ２入力の排他的論理和回路８ａの第１、第２入
力端に入力されるようになっている。同様にして、ＦＧ
シュミットアンプ７ｃと７ｄの出力は排他的論理和回路
８ｂの第１、第２入力端に入力されるようになってい
る。さらに、排他的論理和回路８ａ，８ｂの出力は２入
力の排他的論理和回路８ｃの第１、第２入力端に入力さ
れるようになっている。かくして、これらの排他的論理
和回路８ａ〜８ｃにより、論理回路を構成している。
【００１４】排他的論理和回路８ｃの出力はマイクロコ
ンピュータ９（サーボマイクロコンピュータ）に入力さ
れるようになっている。マイクロコンピュータ９はキャ
プスタンモータの速度制御を行うために、ディジタル信
号処理によるサーボ速度制御ループを含み、このサーボ
速度制御ループにディジタル櫛形フィルタを有するよう
になっている。
ンピュータ９（サーボマイクロコンピュータ）に入力さ
れるようになっている。マイクロコンピュータ９はキャ
プスタンモータの速度制御を行うために、ディジタル信
号処理によるサーボ速度制御ループを含み、このサーボ
速度制御ループにディジタル櫛形フィルタを有するよう
になっている。
【００１５】このディジタル櫛形フィルタは図２に示さ
れている。図２において、入力端子ＩＮに図１の排他的
論理和回路８ｃの出力信号が入力されるようになってい
る。この入力端子ＩＮは減算器１０の一方の入力端に接
続されており、減算器１０の他方の入力端は乗算器１１
の出力端に接続されている。減算器１０は排他的論理和
回路８ｃの出力から乗算器１１の出力を減算し、その減
算結果を出力端子ＯＵＴに出力するようになっている。
れている。図２において、入力端子ＩＮに図１の排他的
論理和回路８ｃの出力信号が入力されるようになってい
る。この入力端子ＩＮは減算器１０の一方の入力端に接
続されており、減算器１０の他方の入力端は乗算器１１
の出力端に接続されている。減算器１０は排他的論理和
回路８ｃの出力から乗算器１１の出力を減算し、その減
算結果を出力端子ＯＵＴに出力するようになっている。
【００１６】減算器１０の出力端はスイッチ回路１３を
通して、加算器１４の一方の入力端に接続されている。
スイッチ回路１３は制御回路１５の出力により、開閉制
御されるようになっている。加算器１４の他方の入力端
は４段の遅延器１２の出力が入力されるようになってい
る。したがって、加算器１４は減算器１０の出力と遅延
器１２の出力を加算するようになっている。加算器１４
の加算結果は、遅延器１２に出力するようになってい
る。遅延器１２の出力は上記乗算器１１の入力端に入力
されるようになっているとともに、上述したように、加
算器１４の他方の入力端に入力されるようになってい
る。
通して、加算器１４の一方の入力端に接続されている。
スイッチ回路１３は制御回路１５の出力により、開閉制
御されるようになっている。加算器１４の他方の入力端
は４段の遅延器１２の出力が入力されるようになってい
る。したがって、加算器１４は減算器１０の出力と遅延
器１２の出力を加算するようになっている。加算器１４
の加算結果は、遅延器１２に出力するようになってい
る。遅延器１２の出力は上記乗算器１１の入力端に入力
されるようになっているとともに、上述したように、加
算器１４の他方の入力端に入力されるようになってい
る。
【００１７】次に、動作について説明する。キャプスタ
ンモータの回転により、キャプスタンフライホイル１が
回転すると、磁気ヘッド２がキャプスタンフライホイル
１の外周面に着磁された磁極を検出して、磁気ヘッド２
からキャプスタンフライホイル１の回転数に比例した周
波数の出力、すなわち、ＦＧ信号が発生し、ＦＧアンプ
６ａで増幅され、ＦＧシュミットアンプ７ａで波形整形
されて、図３（ａ）に示すようなキャプスタＦＧＡ信号
を出力する。
ンモータの回転により、キャプスタンフライホイル１が
回転すると、磁気ヘッド２がキャプスタンフライホイル
１の外周面に着磁された磁極を検出して、磁気ヘッド２
からキャプスタンフライホイル１の回転数に比例した周
波数の出力、すなわち、ＦＧ信号が発生し、ＦＧアンプ
６ａで増幅され、ＦＧシュミットアンプ７ａで波形整形
されて、図３（ａ）に示すようなキャプスタＦＧＡ信号
を出力する。
【００１８】他の磁気ヘッド３〜５も全く同様にして、
ＦＧ信号を出力し、これらのＦＧ信号はそれぞれＦＧア
ンプ６ｂ〜６ｄで増幅され、ＦＧシュミットアンプ７ｂ
〜７ｄで波形整形され、ＦＧシュミットアンプ７ｂ〜７
ｄの出力端から図３（ｂ）〜図３（ｄ）に示すようなキ
ャプスタンＦＧＢ〜ＦＧＤ信号が出力される。
ＦＧ信号を出力し、これらのＦＧ信号はそれぞれＦＧア
ンプ６ｂ〜６ｄで増幅され、ＦＧシュミットアンプ７ｂ
〜７ｄで波形整形され、ＦＧシュミットアンプ７ｂ〜７
ｄの出力端から図３（ｂ）〜図３（ｄ）に示すようなキ
ャプスタンＦＧＢ〜ＦＧＤ信号が出力される。
【００１９】これらのＦＧシュミットアンプ７ａ〜７ｄ
から出力されるキャプスタンＦＧＡ信号〜キャプスタン
ＦＧＤ信号の位相差１６は磁気ヘッド２〜５の取付位置
の関係からキャプスタンフライホイル１の回転数によら
ず、互いに４５度異なるようになっている。
から出力されるキャプスタンＦＧＡ信号〜キャプスタン
ＦＧＤ信号の位相差１６は磁気ヘッド２〜５の取付位置
の関係からキャプスタンフライホイル１の回転数によら
ず、互いに４５度異なるようになっている。
【００２０】キャプスタンＦＧＡ信号とキャプスタンＦ
ＧＢ信号は排他的論理和回路８ａに入力され、そこで排
他的論理和をとって、排他的論理和回路８ｃの第１入力
端に出力される。同様にして、キャプスタンＦＧＣ信号
とキャプスタンＦＧＤ信号は排他的論理和回路８ｂに入
力され、そこで排他的論理和をとって、排他的論理和回
路８ｃに出力する。排他的論理和回路８ｃは二つの排他
的論理和回路８ａと８ｂの出力の排他的論理和をとるこ
とにより、排他的論理和回路８ｃの出力端には、図３
（ｅ）に示すように、周期Ｔ１＝Ｔ２＝Ｔ３＝Ｔ４の信
号が出力される。
ＧＢ信号は排他的論理和回路８ａに入力され、そこで排
他的論理和をとって、排他的論理和回路８ｃの第１入力
端に出力される。同様にして、キャプスタンＦＧＣ信号
とキャプスタンＦＧＤ信号は排他的論理和回路８ｂに入
力され、そこで排他的論理和をとって、排他的論理和回
路８ｃに出力する。排他的論理和回路８ｃは二つの排他
的論理和回路８ａと８ｂの出力の排他的論理和をとるこ
とにより、排他的論理和回路８ｃの出力端には、図３
（ｅ）に示すように、周期Ｔ１＝Ｔ２＝Ｔ３＝Ｔ４の信
号が出力される。
【００２１】この図３（ｅ）に示す排他的論理和回路８
ｃの出力信号は、ＦＧシュミットアンプ７ａ〜７ｄから
出力されるキャプスタンＦＧＡ信号〜キャプスタンＦＧ
Ｄ信号のそれぞれが４逓倍された逓倍信号となっている
ことがわかる。この排他的論理和回路８ｃの出力信号は
マイクロコンピュータ９に出力される。
ｃの出力信号は、ＦＧシュミットアンプ７ａ〜７ｄから
出力されるキャプスタンＦＧＡ信号〜キャプスタンＦＧ
Ｄ信号のそれぞれが４逓倍された逓倍信号となっている
ことがわかる。この排他的論理和回路８ｃの出力信号は
マイクロコンピュータ９に出力される。
【００２２】マイクロコンピュータ９では、排他的論理
和回路８ａ〜８ｃで４逓倍された逓倍信号の立ち上がり
と立ち下がりの両エッジで周期計測をして、キャプスタ
ンモータの速度制御を行う。キャプスタンＦＧＡ信号〜
キャプスタンＦＧＤ信号が４逓倍されているので、サン
プリング周波数が４逓倍になり、サーボ制御帯域が拡大
され、キャプスタンフライホイル１の外周面上に着磁さ
れている磁極数を４逓倍にしたのと同等の効果が得られ
る。
和回路８ａ〜８ｃで４逓倍された逓倍信号の立ち上がり
と立ち下がりの両エッジで周期計測をして、キャプスタ
ンモータの速度制御を行う。キャプスタンＦＧＡ信号〜
キャプスタンＦＧＤ信号が４逓倍されているので、サン
プリング周波数が４逓倍になり、サーボ制御帯域が拡大
され、キャプスタンフライホイル１の外周面上に着磁さ
れている磁極数を４逓倍にしたのと同等の効果が得られ
る。
【００２３】ところで、磁気ヘッド２〜５の取付位置精
度のばらつきやキャプスタンフライホイル１の外周面上
の磁極の着磁むら等の理由から、図４（ａ）〜図４
（ｄ）に示すようなキャプスタンＦＧＡ信号〜キャプス
タンＦＧＤ信号の位相差が互いに正確に４５度とならな
い場合がある。このとき、排他的論理和回路８ｃの出力
信号は図４（ｅ）に示すように、周期Ｔ１，Ｔ２，Ｔ
３，Ｔ４が異なる信号となる。すなわち、検出むらをも
ったキャプスタンモータ速度検出信号がマイクロコンピ
ュータ９に入力されることになる。したがって、正確に
キャプスタンモータの速度制御が行えなくなるという不
都合を生じる。
度のばらつきやキャプスタンフライホイル１の外周面上
の磁極の着磁むら等の理由から、図４（ａ）〜図４
（ｄ）に示すようなキャプスタンＦＧＡ信号〜キャプス
タンＦＧＤ信号の位相差が互いに正確に４５度とならな
い場合がある。このとき、排他的論理和回路８ｃの出力
信号は図４（ｅ）に示すように、周期Ｔ１，Ｔ２，Ｔ
３，Ｔ４が異なる信号となる。すなわち、検出むらをも
ったキャプスタンモータ速度検出信号がマイクロコンピ
ュータ９に入力されることになる。したがって、正確に
キャプスタンモータの速度制御が行えなくなるという不
都合を生じる。
【００２４】しかしながらこの発明では、マイクロコン
ピュータ９の内部でソフトウエア的に、図２に示すよう
なディジタル櫛形フィルタを構成することにより、前記
の周期むらを除去することができるようにしている。こ
の図２において、制御回路１５により、スイッチ回路１
３を閉じたときのディジタル櫛形フィルタの伝達関数は
次の数１のように表わすことができる。
ピュータ９の内部でソフトウエア的に、図２に示すよう
なディジタル櫛形フィルタを構成することにより、前記
の周期むらを除去することができるようにしている。こ
の図２において、制御回路１５により、スイッチ回路１
３を閉じたときのディジタル櫛形フィルタの伝達関数は
次の数１のように表わすことができる。
【００２５】
【数１】 この数１において、Ｘ（Ｚ）は入力信号、Ｙ（Ｚ）は出
力信号、Ｋは乗算器１１の係数値、を示す。
力信号、Ｋは乗算器１１の係数値、を示す。
【００２６】このディジタル櫛形フィルタのサンプリン
グは、前記排他的論理和回路８ｃの出力信号の立ち上が
りと、立ち下がりの両エッジでサンプリングされ、キャ
プスタンＦＧＡ信号〜キャプスタンＦＧＤ信号の位相差
に起因するキャプスタンモータ速度検出信号のむらを除
去することができる。たとえば、キャプスタンフライホ
イル１の外周面上に３６０個のＮ極とＳ極が着磁されて
おり、これを１Hzの回転数で回転させるとき、排他的論
理和回路８ｃの出力は７２０Hzとなる。
グは、前記排他的論理和回路８ｃの出力信号の立ち上が
りと、立ち下がりの両エッジでサンプリングされ、キャ
プスタンＦＧＡ信号〜キャプスタンＦＧＤ信号の位相差
に起因するキャプスタンモータ速度検出信号のむらを除
去することができる。たとえば、キャプスタンフライホ
イル１の外周面上に３６０個のＮ極とＳ極が着磁されて
おり、これを１Hzの回転数で回転させるとき、排他的論
理和回路８ｃの出力は７２０Hzとなる。
【００２７】マイクロコンピュータ９では、この両エッ
ジの周期計測を行うので、サンプル周波数は１４４０H
z、また、周期むらの影響は３６０Hz成分として現れ
る。ディジタル櫛形フィルタの周波数特性は図５に示す
ように、０Hzと３６０Hzおよびその高調波の周波数で利
得が減衰するため、前記周期むらの影響は除去される。
ジの周期計測を行うので、サンプル周波数は１４４０H
z、また、周期むらの影響は３６０Hz成分として現れ
る。ディジタル櫛形フィルタの周波数特性は図５に示す
ように、０Hzと３６０Hzおよびその高調波の周波数で利
得が減衰するため、前記周期むらの影響は除去される。
【００２８】一方、３６０Hzとその高調波成分の外乱に
対しても応答しなくなるため、図２におけるスイッチ回
路１３をたとえば、キャプスタンフライホイル１が１回
転ごとに、連続４サンプル周期のみオンするといった開
閉制御を行う。スイッチ回路１３を制御回路１５の制御
により開くと、ディジタル櫛形フィルタとしては動作せ
ず、遅延器１２に記憶された周期むらを原信号、すなわ
ち排他的論理和回路８ｃの出力信号から減算するむらキ
ャンセラとして動作し、外乱抑制に影響を与えない。
対しても応答しなくなるため、図２におけるスイッチ回
路１３をたとえば、キャプスタンフライホイル１が１回
転ごとに、連続４サンプル周期のみオンするといった開
閉制御を行う。スイッチ回路１３を制御回路１５の制御
により開くと、ディジタル櫛形フィルタとしては動作せ
ず、遅延器１２に記憶された周期むらを原信号、すなわ
ち排他的論理和回路８ｃの出力信号から減算するむらキ
ャンセラとして動作し、外乱抑制に影響を与えない。
【００２９】
【発明の効果】以上のように、この発明によれば、キャ
プスタンフライホイルの外周面の着磁部に複数個の磁気
ヘッドを対向して互いに出力信号の位相の異なる位置に
配置し、磁気ヘッドから出力される出力信号を論理回路
で逓倍して逓倍信号を出力してマイクロコンピュータに
速度検出信号として入力し、この速度検出信号に基づき
キャプスタンモータの回転速度を制御するとともに、磁
気ヘッドの取付精度のばらつきにより生じる速度検出信
号の周期むらをマイクロコンピュータ内のソフトウエア
方式のサーボ速度制御ループのディジタル櫛形フィルタ
で除去するように構成したので、キャプスタンフライホ
イルの外周面上の着磁数を増加することなく、着磁数を
増したのと同等のサーボ制御帯域の拡大ができる。した
がって、磁極数を増加することの困難な小型モータ、Ｖ
ＴＲのキャプスタンモータ等の速度検出装置として効果
がある。
プスタンフライホイルの外周面の着磁部に複数個の磁気
ヘッドを対向して互いに出力信号の位相の異なる位置に
配置し、磁気ヘッドから出力される出力信号を論理回路
で逓倍して逓倍信号を出力してマイクロコンピュータに
速度検出信号として入力し、この速度検出信号に基づき
キャプスタンモータの回転速度を制御するとともに、磁
気ヘッドの取付精度のばらつきにより生じる速度検出信
号の周期むらをマイクロコンピュータ内のソフトウエア
方式のサーボ速度制御ループのディジタル櫛形フィルタ
で除去するように構成したので、キャプスタンフライホ
イルの外周面上の着磁数を増加することなく、着磁数を
増したのと同等のサーボ制御帯域の拡大ができる。した
がって、磁極数を増加することの困難な小型モータ、Ｖ
ＴＲのキャプスタンモータ等の速度検出装置として効果
がある。
【図１】この発明の一実施例によるキャプスタンモータ
速度検出装置の構成を示すブロック図である。
速度検出装置の構成を示すブロック図である。
【図２】同上実施例におけるマイクロコンピュータ内の
サード速度制御ループのディジタル櫛形フィルタのブロ
ック図である。
サード速度制御ループのディジタル櫛形フィルタのブロ
ック図である。
【図３】同上実施例におけるキャプスタンフライホイル
の外周面上の磁極の着磁むらがなく、かつ磁気ヘッドの
取付位置精度の良好な場合の動作を説明するためのタイ
ミングチャートである。
の外周面上の磁極の着磁むらがなく、かつ磁気ヘッドの
取付位置精度の良好な場合の動作を説明するためのタイ
ミングチャートである。
【図４】同上実施例におけるキャプスタンフライホイル
の外周面上の磁極の着磁むらがあり、かつ磁気ヘッドの
取付位置にばらつきがある場合の動作を説明するための
タイミングチャートである。
の外周面上の磁極の着磁むらがあり、かつ磁気ヘッドの
取付位置にばらつきがある場合の動作を説明するための
タイミングチャートである。
【図５】同上実施例におけるディジタル櫛形フィルタの
周波数特性図である。
周波数特性図である。
１ キャプスタンフライホイル ２ 磁気ヘッド ３ 磁気ヘッド ４ 磁気ヘッド ５ 磁気ヘッド ６ａ ＦＧアンプ ６ｃ ＦＧアンプ ６ｄ ＦＧアンプ ７ａ ＦＧシュミットアンプ ７ｂ ＦＧシュミットアンプ ７ｃ ＦＧシュミットアンプ ７ｄ ＦＧシュミットアンプ ８ａ 排他的論理和回路 ８ｂ 排他的論理和回路 ８ｃ 排他的論理和回路 ９ マイクロコンピュータ １０ 減算器 １１ 乗算器 １２ 遅延器 １３ スイッチ回路 １４ 加算器 １５ 制御回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年７月１０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 キャプスタンモータ速度検出装置
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、ＶＴＲ（ビデオ・テ
ープ・レコーダ）のキャプスタンモータの速度検出に際
し、キャプスタンフライホイル上の磁極数を増加させる
ことなく、磁極数を増加したのと同等の効果が得られる
キャプスタンモータ速度検出装置に関するものである。
ープ・レコーダ）のキャプスタンモータの速度検出に際
し、キャプスタンフライホイル上の磁極数を増加させる
ことなく、磁極数を増加したのと同等の効果が得られる
キャプスタンモータ速度検出装置に関するものである。
【０００２】
【従来の技術】従来のＶＴＲのキャプスタンモータ速度
検出装置として、キャプスタンフライホイルの外周面上
に等間隔でＮ極とＳ極を着磁し、これに対向する磁気ヘ
ッド等によりキャプスタンモータの回転速度に比例した
速度検出信号（以下、ＦＧ信号という）を得るキャプス
タンモータ速度検出装置があった。
検出装置として、キャプスタンフライホイルの外周面上
に等間隔でＮ極とＳ極を着磁し、これに対向する磁気ヘ
ッド等によりキャプスタンモータの回転速度に比例した
速度検出信号（以下、ＦＧ信号という）を得るキャプス
タンモータ速度検出装置があった。
【０００３】次に、動作について説明する。キャプスタ
ンフライホイル外周面上に等間隔でＮ極，Ｓ極が着磁さ
れている。フライホイルに対向して配置された磁気ヘッ
ドには、フライホイルが回転して、フライホイル上の磁
極が磁気ヘッドを横切ると、電圧が誘起され、フライホ
イルの回転数に比例した周波数信号を磁気ヘッドから得
ることができる。
ンフライホイル外周面上に等間隔でＮ極，Ｓ極が着磁さ
れている。フライホイルに対向して配置された磁気ヘッ
ドには、フライホイルが回転して、フライホイル上の磁
極が磁気ヘッドを横切ると、電圧が誘起され、フライホ
イルの回転数に比例した周波数信号を磁気ヘッドから得
ることができる。
【０００４】
【発明が解決しようとする課題】従来のキャプスタンモ
ータ速度検出装置は以上のように構成されているが、近
年のＶＴＲの小型化にともない、キャプスタンフライホ
イルも小型化され、フライホイル外周面上へ着磁できる
磁極数は物理的に制限を受けることになる。
ータ速度検出装置は以上のように構成されているが、近
年のＶＴＲの小型化にともない、キャプスタンフライホ
イルも小型化され、フライホイル外周面上へ着磁できる
磁極数は物理的に制限を受けることになる。
【０００５】一般に、キャプスタンＦＧの波数を減少さ
せれば、ザーボ制御帯域が減少するが、小型化されたフ
ライホイルに精度よく数多く着磁するには、高度な技術
が必要であった。
せれば、ザーボ制御帯域が減少するが、小型化されたフ
ライホイルに精度よく数多く着磁するには、高度な技術
が必要であった。
【０００６】一方、ＶＴＲの特殊再生等においては、キ
ャプスタンモータを超低速回転させる場合があるが、低
速回転させれば、ＦＧによるサンプリング周波数が減少
するため、サーボ制御帯域が減少するので、従来より多
くの磁極を着磁させねばならなかった。
ャプスタンモータを超低速回転させる場合があるが、低
速回転させれば、ＦＧによるサンプリング周波数が減少
するため、サーボ制御帯域が減少するので、従来より多
くの磁極を着磁させねばならなかった。
【０００７】この発明は、上記のような問題点を解消す
るためになされたもので、キャプスタンフライホイル上
の磁極数を増加させることなく、磁極数を増したのと同
等の効果を得てサーボ帯域を増大させるキャプスタンモ
ータ速度検出装置を提供することを目的とする。
るためになされたもので、キャプスタンフライホイル上
の磁極数を増加させることなく、磁極数を増したのと同
等の効果を得てサーボ帯域を増大させるキャプスタンモ
ータ速度検出装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】この発明に係るキャプス
タンモータ速度検出装置は、キャプスタンフライホイル
の外周面の着磁部に対向しかつ出力信号が互いに位相の
異なる位置に配置した複数個の磁気ヘッドと、この複数
個の磁気ヘッドから出力される位相の異なる信号から逓
倍信号を発生する論理回路と、この逓倍信号を入力して
キャプスタンモータの速度制御をディジタル信号処理で
行うとともにこのサーボ速度制御ループ内のディジタル
櫛形フィルタにより複数の磁気ヘッドの取付精度に起因
する位相の異なる信号の位相ずれの影響を除去するマイ
クロコンピュータとを設けたものである。
タンモータ速度検出装置は、キャプスタンフライホイル
の外周面の着磁部に対向しかつ出力信号が互いに位相の
異なる位置に配置した複数個の磁気ヘッドと、この複数
個の磁気ヘッドから出力される位相の異なる信号から逓
倍信号を発生する論理回路と、この逓倍信号を入力して
キャプスタンモータの速度制御をディジタル信号処理で
行うとともにこのサーボ速度制御ループ内のディジタル
櫛形フィルタにより複数の磁気ヘッドの取付精度に起因
する位相の異なる信号の位相ずれの影響を除去するマイ
クロコンピュータとを設けたものである。
【０００９】
【作用】この発明によれば、キャプスタンフライホイル
の外周上への磁極数を増加せず、複数個の速度検出器に
より検出される信号を論理回路に入力することにより得
られるてい倍信号を速度検出信号として使用するのでキ
ャプスタンフライホイルの外周面上の磁極数を増加した
のと同等のサーボ制御帯域の拡大が可能となる。
の外周上への磁極数を増加せず、複数個の速度検出器に
より検出される信号を論理回路に入力することにより得
られるてい倍信号を速度検出信号として使用するのでキ
ャプスタンフライホイルの外周面上の磁極数を増加した
のと同等のサーボ制御帯域の拡大が可能となる。
【００１０】また、複数個の磁気ヘッドの取付精度に起
因する各磁気ヘッドの検出信号の周期むらをソフトウエ
ア方式のサーボマイコン内部のディジタル櫛形フィルタ
で除去するので、磁気ヘッドの取付けに高精度を要しな
いようになる。
因する各磁気ヘッドの検出信号の周期むらをソフトウエ
ア方式のサーボマイコン内部のディジタル櫛形フィルタ
で除去するので、磁気ヘッドの取付けに高精度を要しな
いようになる。
【００１１】
【実施例】実施例１．以下、この発明の一実施例を図に
基づいて説明する。図１はこの一実施例の構成を示すブ
ロック図である。この図１の実施例では、磁気ヘッドを
４個使用した例を示している。図１の１はキャプスタン
フライホイルである。このキャプスタンフライホイル１
の外周面には等間隔でＮ極，Ｓ極が着磁されている。
基づいて説明する。図１はこの一実施例の構成を示すブ
ロック図である。この図１の実施例では、磁気ヘッドを
４個使用した例を示している。図１の１はキャプスタン
フライホイルである。このキャプスタンフライホイル１
の外周面には等間隔でＮ極，Ｓ極が着磁されている。
【００１２】この磁極に対向するように、複数個（図１
では４個）の磁気ヘッド２〜５が配設されている。これ
らの磁気ヘッド２〜５からキャプスタンモータの回転速
度検出信号がそれぞれ位相を異ならせて出力されるよう
になっている。各磁気ヘッド２〜５から出力される速度
検出（この実施例でも、以下、ＦＧという）信号はＦＧ
アンプ６ａ〜６ｄでそれぞれ増幅されるようになってい
る。これらのＦＧアンプ６ａ〜６ｄの出力はＦＧシュミ
ットアンプ７ａ〜７ｄに入力されるようになっている。
ＦＧシュミットアンプ７ａ〜７ｄはＦＧアンプ６ａ〜６
ｄの出力信号の波形整形を行うものである。
では４個）の磁気ヘッド２〜５が配設されている。これ
らの磁気ヘッド２〜５からキャプスタンモータの回転速
度検出信号がそれぞれ位相を異ならせて出力されるよう
になっている。各磁気ヘッド２〜５から出力される速度
検出（この実施例でも、以下、ＦＧという）信号はＦＧ
アンプ６ａ〜６ｄでそれぞれ増幅されるようになってい
る。これらのＦＧアンプ６ａ〜６ｄの出力はＦＧシュミ
ットアンプ７ａ〜７ｄに入力されるようになっている。
ＦＧシュミットアンプ７ａ〜７ｄはＦＧアンプ６ａ〜６
ｄの出力信号の波形整形を行うものである。
【００１３】ＦＧシュミットアンプ７ａと７ｂの出力は
それぞれ２入力の排他的論理和回路８ａの第１、第２入
力端に入力されるようになっている。同様にして、ＦＧ
シュミットアンプ７ｃと７ｄの出力は排他的論理和回路
８ｂの第１、第２入力端に入力されるようになってい
る。さらに、排他的論理和回路８ａ，８ｂの出力は２入
力の排他的論理和回路８ｃの第１、第２入力端に入力さ
れるようになっている。かくして、これらの排他的論理
和回路８ａ〜８ｃにより、論理回路を構成している。
それぞれ２入力の排他的論理和回路８ａの第１、第２入
力端に入力されるようになっている。同様にして、ＦＧ
シュミットアンプ７ｃと７ｄの出力は排他的論理和回路
８ｂの第１、第２入力端に入力されるようになってい
る。さらに、排他的論理和回路８ａ，８ｂの出力は２入
力の排他的論理和回路８ｃの第１、第２入力端に入力さ
れるようになっている。かくして、これらの排他的論理
和回路８ａ〜８ｃにより、論理回路を構成している。
【００１４】排他的論理和回路８ｃの出力はマイクロコ
ンピュータ９（サーボマイクロコンピュータ）に入力さ
れるようになっている。マイクロコンピュータ９はキャ
プスタンモータの速度制御をディジタル信号処理により
行なう。このディジタル信号処理にはディジタル櫛形フ
ィルタが含まれている。
ンピュータ９（サーボマイクロコンピュータ）に入力さ
れるようになっている。マイクロコンピュータ９はキャ
プスタンモータの速度制御をディジタル信号処理により
行なう。このディジタル信号処理にはディジタル櫛形フ
ィルタが含まれている。
【００１５】このディジタル櫛形フィルタは図２に示さ
れている。図２において、入力端子ＩＮに図１の排他的
論理和回路８ｃの出力信号を速度検波した信号が入力さ
れるようになっている。この入力端子ＩＮは減算器１０
の一方の入力端に接続されており、減算器１０の他方の
入力端は乗算器１１の出力端に接続されている。減算器
１０は排他的論理和回路８ｃの出力を速度検波した信号
から乗算器１１の出力を減算し、その減算結果を出力端
子ＯＵＴに出力するようになっている。
れている。図２において、入力端子ＩＮに図１の排他的
論理和回路８ｃの出力信号を速度検波した信号が入力さ
れるようになっている。この入力端子ＩＮは減算器１０
の一方の入力端に接続されており、減算器１０の他方の
入力端は乗算器１１の出力端に接続されている。減算器
１０は排他的論理和回路８ｃの出力を速度検波した信号
から乗算器１１の出力を減算し、その減算結果を出力端
子ＯＵＴに出力するようになっている。
【００１６】減算器１０の出力端はスイッチ回路１３を
通して、加算器１４の一方の入力端に接続されている。
スイッチ回路１３は制御回路１５の出力により、開閉制
御されるようになっている。加算器１４の他方の入力端
は４段の遅延器１２の出力が入力されるようになってい
る。したがって、加算器１４は減算器１０の出力と遅延
器１２の出力を加算するようになっている。加算器１４
の加算結果は、遅延器１２に出力するようになってい
る。遅延器１２の出力は上記乗算器１１の入力端に入力
されるようになっているとともに、上述したように、加
算器１４の他方の入力端に入力されるようになってい
る。
通して、加算器１４の一方の入力端に接続されている。
スイッチ回路１３は制御回路１５の出力により、開閉制
御されるようになっている。加算器１４の他方の入力端
は４段の遅延器１２の出力が入力されるようになってい
る。したがって、加算器１４は減算器１０の出力と遅延
器１２の出力を加算するようになっている。加算器１４
の加算結果は、遅延器１２に出力するようになってい
る。遅延器１２の出力は上記乗算器１１の入力端に入力
されるようになっているとともに、上述したように、加
算器１４の他方の入力端に入力されるようになってい
る。
【００１７】次に、動作について説明する。キャプスタ
ンモータの回転により、キャプスタンフライホイル１が
回転すると、磁気ヘッド２がキャプスタンフライホイル
１の外周面に着磁された磁極を検出して、磁気ヘッド２
からキャプスタンフライホイル１の回転数に比例した周
波数の出力、すなわち、ＦＧ信号が発生し、ＦＧアンプ
６ａで増幅され、ＦＧシュミットアンプ７ａで波形整形
されて、図３（ａ）に示すようなキャプスタンＦＧＡ信
号を出力する。
ンモータの回転により、キャプスタンフライホイル１が
回転すると、磁気ヘッド２がキャプスタンフライホイル
１の外周面に着磁された磁極を検出して、磁気ヘッド２
からキャプスタンフライホイル１の回転数に比例した周
波数の出力、すなわち、ＦＧ信号が発生し、ＦＧアンプ
６ａで増幅され、ＦＧシュミットアンプ７ａで波形整形
されて、図３（ａ）に示すようなキャプスタンＦＧＡ信
号を出力する。
【００１８】他の磁気ヘッド３〜５も全く同様にして、
ＦＧ信号を出力し、これらのＦＧ信号はそれぞれＦＧア
ンプ６ｂ〜６ｄで増幅され、ＦＧシュミットアンプ７ｂ
〜７ｄで波形整形され、ＦＧシュミットアンプ７ｂ〜７
ｄの出力端から図３（ｂ）〜図３（ｄ）に示すようなキ
ャプスタンＦＧＢ〜ＦＧＤ信号が出力される。
ＦＧ信号を出力し、これらのＦＧ信号はそれぞれＦＧア
ンプ６ｂ〜６ｄで増幅され、ＦＧシュミットアンプ７ｂ
〜７ｄで波形整形され、ＦＧシュミットアンプ７ｂ〜７
ｄの出力端から図３（ｂ）〜図３（ｄ）に示すようなキ
ャプスタンＦＧＢ〜ＦＧＤ信号が出力される。
【００１９】これらのＦＧシュミットアンプ７ａ〜７ｄ
から出力されるキャプスタンＦＧＡ信号〜キャプスタン
ＦＧＤ信号の位相差１６は磁気ヘッド２〜５の取付位置
の関係からキャプスタンフライホイル１の回転数によら
ず、互いに４５度異なるようになっている。
から出力されるキャプスタンＦＧＡ信号〜キャプスタン
ＦＧＤ信号の位相差１６は磁気ヘッド２〜５の取付位置
の関係からキャプスタンフライホイル１の回転数によら
ず、互いに４５度異なるようになっている。
【００２０】キャプスタンＦＧＡ信号とキャプスタンＦ
ＧＢ信号は排他的論理和回路８ａに入力され、そこで排
他的論理和をとって、排他的論理和回路８ｃの第１入力
端に出力される。同様にして、キャプスタンＦＧＣ信号
とキャプスタンＦＧＤ信号は排他的論理和回路８ｂに入
力され、そこで排他的論理和をとって、排他的論理和回
路８ｃに出力する。排他的論理和回路８ｃは二つの排他
的論理和回路８ａと８ｂの出力の排他的論理和をとるこ
とにより、排他的論理和回路８ｃの出力端には、図３
（ｅ）に示すようなキャプスタンが定速で回転していれ
ばＴ1 ＝Ｔ2 ＝Ｔ3 ＝Ｔ4 となる信号が出力される。
ＧＢ信号は排他的論理和回路８ａに入力され、そこで排
他的論理和をとって、排他的論理和回路８ｃの第１入力
端に出力される。同様にして、キャプスタンＦＧＣ信号
とキャプスタンＦＧＤ信号は排他的論理和回路８ｂに入
力され、そこで排他的論理和をとって、排他的論理和回
路８ｃに出力する。排他的論理和回路８ｃは二つの排他
的論理和回路８ａと８ｂの出力の排他的論理和をとるこ
とにより、排他的論理和回路８ｃの出力端には、図３
（ｅ）に示すようなキャプスタンが定速で回転していれ
ばＴ1 ＝Ｔ2 ＝Ｔ3 ＝Ｔ4 となる信号が出力される。
【００２１】この図３（ｅ）に示す排他的論理和回路８
ｃの出力信号は、ＦＧシュミットアンプ７ａ〜７ｄから
出力されるキャプスタンＦＧＡ信号〜キャプスタンＦＧ
Ｄ信号のそれぞれが４逓倍された逓倍信号となっている
ことがわかる。この排他的論理和回路８ｃの出力信号は
マイクロコンピュータ９に出力される。
ｃの出力信号は、ＦＧシュミットアンプ７ａ〜７ｄから
出力されるキャプスタンＦＧＡ信号〜キャプスタンＦＧ
Ｄ信号のそれぞれが４逓倍された逓倍信号となっている
ことがわかる。この排他的論理和回路８ｃの出力信号は
マイクロコンピュータ９に出力される。
【００２２】マイクロコンピュータ９では、排他的論理
和回路８ａ〜８ｃで４逓倍された逓倍信号の立ち上がり
と立ち下がりの両エッジで周期計測をして、キャプスタ
ンモータの速度制御を行う。キャプスタンＦＧＡ信号〜
キャプスタンＦＧＤ信号が４逓倍されているので、サン
プリング周波数が４倍になり、サーボ制御帯域が拡大さ
れ、キャプスタンフライホイル１の外周面上に着磁され
ている磁極数を４倍にしたのと同等の効果が得られる。
和回路８ａ〜８ｃで４逓倍された逓倍信号の立ち上がり
と立ち下がりの両エッジで周期計測をして、キャプスタ
ンモータの速度制御を行う。キャプスタンＦＧＡ信号〜
キャプスタンＦＧＤ信号が４逓倍されているので、サン
プリング周波数が４倍になり、サーボ制御帯域が拡大さ
れ、キャプスタンフライホイル１の外周面上に着磁され
ている磁極数を４倍にしたのと同等の効果が得られる。
【００２３】ところで、磁気ヘッド２〜５の取付位置精
度のばらつきやキャプスタンフライホイル１の外周面上
の磁極の着磁むら等の理由から、図４（ａ）〜図４
（ｄ）に示すようなキャプスタンＦＧＡ信号〜キャプス
タンＦＧＤ信号の位相差が互いに正確に４５度とならな
い場合がある。このとき、排他的論理和回路８ｃの出力
信号はキャプスタンが定速で回転していても図４（ｅ）
に示すように、周期Ｔ１，Ｔ２，Ｔ３，Ｔ４が異なる信
号となる。したがって、正確にキャプスタンモータの速
度制御が行えなくなるという不都合を生じる。
度のばらつきやキャプスタンフライホイル１の外周面上
の磁極の着磁むら等の理由から、図４（ａ）〜図４
（ｄ）に示すようなキャプスタンＦＧＡ信号〜キャプス
タンＦＧＤ信号の位相差が互いに正確に４５度とならな
い場合がある。このとき、排他的論理和回路８ｃの出力
信号はキャプスタンが定速で回転していても図４（ｅ）
に示すように、周期Ｔ１，Ｔ２，Ｔ３，Ｔ４が異なる信
号となる。したがって、正確にキャプスタンモータの速
度制御が行えなくなるという不都合を生じる。
【００２４】しかしながらこの発明では、マイクロコン
ピュータ９の内部でソフトウエア的に、図２に示すよう
なディジタル櫛形フィルタを構成することにより、前記
の周期むらを除去することができるようにしている。こ
の図２において、制御回路１５により、スイッチ回路１
３を閉じたときのディジタル櫛形フィルタの伝達関数は
次の数１のように表わすことができる。
ピュータ９の内部でソフトウエア的に、図２に示すよう
なディジタル櫛形フィルタを構成することにより、前記
の周期むらを除去することができるようにしている。こ
の図２において、制御回路１５により、スイッチ回路１
３を閉じたときのディジタル櫛形フィルタの伝達関数は
次の数１のように表わすことができる。
【００２５】
【数１】 この数１において、Ｘ（Ｚ）は入力信号、Ｙ（Ｚ）は出
力信号、Ｋは乗算器１１の係数値、を示す。
力信号、Ｋは乗算器１１の係数値、を示す。
【００２６】このディジタル櫛形フィルタのサンプリン
グは、前記排他的論理和回路８ｃの出力信号の立ち上が
りと、立ち下がりの両エッジでサンプリングされ、キャ
プスタンＦＧＡ信号〜キャプスタンＦＧＤ信号の位相差
に起因するキャプスタンモータ速度検出信号のむらを除
去することができる。たとえば、キャプスタンフライホ
イル１の外周面上に３６０個のＮ極とＳ極が着磁されて
おり、これを１Hzの回転数で回転させるとき、排他的論
理和回路８ｃの出力は７２０Hzとなる。
グは、前記排他的論理和回路８ｃの出力信号の立ち上が
りと、立ち下がりの両エッジでサンプリングされ、キャ
プスタンＦＧＡ信号〜キャプスタンＦＧＤ信号の位相差
に起因するキャプスタンモータ速度検出信号のむらを除
去することができる。たとえば、キャプスタンフライホ
イル１の外周面上に３６０個のＮ極とＳ極が着磁されて
おり、これを１Hzの回転数で回転させるとき、排他的論
理和回路８ｃの出力は７２０Hzとなる。
【００２７】マイクロコンピュータ９では、この両エッ
ジの周期計測を行うので、サンプル周波数は１４４０H
z、また、周期むらの影響は３６０Hz成分として現れ
る。ディジタル櫛形フィルタの周波数特性は図５に示す
ように、０Hzと３６０Hzおよびその高調波の周波数で利
得が減衰するため、前記周期むらの影響は除去される。
ジの周期計測を行うので、サンプル周波数は１４４０H
z、また、周期むらの影響は３６０Hz成分として現れ
る。ディジタル櫛形フィルタの周波数特性は図５に示す
ように、０Hzと３６０Hzおよびその高調波の周波数で利
得が減衰するため、前記周期むらの影響は除去される。
【００２８】一方、３６０Hzとその高調波成分の外乱に
対しても応答しなくなるため、図２におけるスイッチ回
路１３をたとえば、キャプスタンフライホイル１が１回
転ごとに、連続４サンプル周期のみオンするといった開
閉制御を行う。スイッチ回路１３を制御回路１５の制御
により開くと、ディジタル櫛形フィルタとしては動作せ
ず、遅延器１２に記憶された周期むらを原信号、すなわ
ち排他的論理和回路８ｃの出力信号を速度検波した信号
から減算するむらキャンセラとして動作し、外乱抑制に
影響を与えない。
対しても応答しなくなるため、図２におけるスイッチ回
路１３をたとえば、キャプスタンフライホイル１が１回
転ごとに、連続４サンプル周期のみオンするといった開
閉制御を行う。スイッチ回路１３を制御回路１５の制御
により開くと、ディジタル櫛形フィルタとしては動作せ
ず、遅延器１２に記憶された周期むらを原信号、すなわ
ち排他的論理和回路８ｃの出力信号を速度検波した信号
から減算するむらキャンセラとして動作し、外乱抑制に
影響を与えない。
【００２９】
【発明の効果】以上のように、この発明によれば、キャ
プスタンフライホイルの外周面の着磁部に複数個の磁気
ヘッドを対向して互いに出力信号の位相の異なる位置に
配置し、磁気ヘッドから出力される出力信号を論理回路
で逓倍して逓倍信号を出力してマイクロコンピュータに
速度検出信号として入力し、この速度検出信号に基づき
キャプスタンモータの回転速度を制御するとともに、磁
気ヘッドの取付精度のばらつきにより生じる速度検出信
号の周期むらをマイクロコンピュータ内でソフトウエア
で構成されたディジタル櫛形フィルタで除去するように
したので、キャプスタンフライホイルの外周面上の着磁
数を増加することなく、着磁数を増したのと同等のサー
ボ制御帯域の拡大ができる。したがって、磁極数を増加
することの困難な小型モータ、ＶＴＲのキャプスタンモ
ータ等の速度検出装置として効果がある。
プスタンフライホイルの外周面の着磁部に複数個の磁気
ヘッドを対向して互いに出力信号の位相の異なる位置に
配置し、磁気ヘッドから出力される出力信号を論理回路
で逓倍して逓倍信号を出力してマイクロコンピュータに
速度検出信号として入力し、この速度検出信号に基づき
キャプスタンモータの回転速度を制御するとともに、磁
気ヘッドの取付精度のばらつきにより生じる速度検出信
号の周期むらをマイクロコンピュータ内でソフトウエア
で構成されたディジタル櫛形フィルタで除去するように
したので、キャプスタンフライホイルの外周面上の着磁
数を増加することなく、着磁数を増したのと同等のサー
ボ制御帯域の拡大ができる。したがって、磁極数を増加
することの困難な小型モータ、ＶＴＲのキャプスタンモ
ータ等の速度検出装置として効果がある。
【図面の簡単な説明】
【図１】この発明の一実施例によるキャプスタンモータ
速度検出装置の構成を示すブロック図である。
速度検出装置の構成を示すブロック図である。
【図２】同上実施例におけるマイクロコンピュータ内で
ソフトウェアで構成したディジタル櫛形フィルタのブロ
ック図である。
ソフトウェアで構成したディジタル櫛形フィルタのブロ
ック図である。
【図３】同上実施例におけるキャプスタンフライホイル
の外周面上の磁極の着磁むらがなく、かつ磁気ヘッドの
取付位置精度の良好な場合の動作を説明するためのタイ
ミングチャートである。
の外周面上の磁極の着磁むらがなく、かつ磁気ヘッドの
取付位置精度の良好な場合の動作を説明するためのタイ
ミングチャートである。
【図４】同上実施例におけるキャプスタンフライホイル
の外周面上の磁極の着磁むらがあり、かつ磁気ヘッドの
取付位置にばらつきがある場合の動作を説明するための
タイミングチャートである。
の外周面上の磁極の着磁むらがあり、かつ磁気ヘッドの
取付位置にばらつきがある場合の動作を説明するための
タイミングチャートである。
【図５】同上実施例におけるディジタル櫛形フィルタの
周波数特性図である。
周波数特性図である。
【符号の説明】 １ キャプスタンフライホイル ２ 磁気ヘッド ３ 磁気ヘッド ４ 磁気ヘッド ５ 磁気ヘッド ６ａ ＦＧアンプ６ｂ ＦＧアンプ ６ｃ ＦＧアンプ ６ｄ ＦＧアンプ ７ａ ＦＧシュミットアンプ ７ｂ ＦＧシュミットアンプ ７ｃ ＦＧシュミットアンプ ７ｄ ＦＧシュミットアンプ ８ａ 排他的論理和回路 ８ｂ 排他的論理和回路 ８ｃ 排他的論理和回路 ９ マイクロコンピュータ １０ 減算器 １１ 乗算器 １２ 遅延器 １３ スイッチ回路 １４ 加算器 １５ 制御回路
Claims (1)
- 【請求項１】 キャプスタンモータにより回転され外周
面に等間隔でＮ極とＳ極の磁極が着磁されたキャプスタ
ンフライホイルと、このキャプスタンフライホイルの着
磁部に対向し、かつ出力信号が互いに位相の異なる位置
に配置された複数個の磁気ヘッドと、この複数個の磁気
ヘッドの出力信号を逓倍して逓倍信号を出力する論理回
路と、この逓倍信号を入力して上記キャプスタンモータ
の速度制御をディジタル信号処理によるサーボ速度制御
ループで行うとともに、このサーボ速度制御ループ内の
ディジタル櫛形フィルタにより上記磁気ヘッドの取付位
置精度および上記磁極の着磁むらに起因する上記磁気ヘ
ッドの出力信号の位相ずれの影響を除去するマイクロコ
ンピュータとを備えたキャプスタンモータ速度検出装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4060346A JPH05268786A (ja) | 1992-03-17 | 1992-03-17 | キャプスタンモータ速度検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4060346A JPH05268786A (ja) | 1992-03-17 | 1992-03-17 | キャプスタンモータ速度検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05268786A true JPH05268786A (ja) | 1993-10-15 |
Family
ID=13139517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4060346A Pending JPH05268786A (ja) | 1992-03-17 | 1992-03-17 | キャプスタンモータ速度検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05268786A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6031966A (en) * | 1996-12-03 | 2000-02-29 | Sharp Kabushiki Kaisha | Motor speed control device |
-
1992
- 1992-03-17 JP JP4060346A patent/JPH05268786A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6031966A (en) * | 1996-12-03 | 2000-02-29 | Sharp Kabushiki Kaisha | Motor speed control device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5696575A (en) | Digital flux gate magnetometer | |
| JPH05268786A (ja) | キャプスタンモータ速度検出装置 | |
| JP2001296342A (ja) | 差動式磁気センサー装置 | |
| JP2850545B2 (ja) | Ｖｔｒのキャプスタンモータ速度検出機構 | |
| JP2536847B2 (ja) | 回転制御装置 | |
| US4145642A (en) | System for controlling the rotation of a DC motor | |
| JPH0150015B2 (ja) | ||
| JP3134707B2 (ja) | モータの位置および速度検出装置 | |
| JPH0583311A (ja) | 位相同期検出回路 | |
| JP3240778B2 (ja) | モータの速度制御装置 | |
| KR0136472Y1 (ko) | 저속재생시 캡스턴 모터 속도제어회로 | |
| JPS6061616A (ja) | 回転検出装置 | |
| JP3050876B2 (ja) | モータの回転位相制御装置 | |
| JPS61276158A (ja) | サ−ボ回路 | |
| JP2623794B2 (ja) | 時間軸誤差補正装置 | |
| JPS5818682B2 (ja) | ジカンジクヘンドウブンジヨキヨソウチ | |
| JP3227712B2 (ja) | 回転体のデジタルサーボ方法 | |
| JP2000172340A (ja) | モータ制御の位置補償装置 | |
| JP2808676B2 (ja) | 時間軸補正装置 | |
| JPH0698578A (ja) | 速度検波器 | |
| JP2698280B2 (ja) | サーボリファレンス設定装置 | |
| JPS61147315A (ja) | ル−プ補償フイルタ | |
| JPH02114182A (ja) | デジタル信号のレベル検出装置 | |
| JPH06317430A (ja) | 回転検出装置 | |
| JPH05336725A (ja) | 回転検出装置 |