JPH0583311A - 位相同期検出回路 - Google Patents
位相同期検出回路Info
- Publication number
- JPH0583311A JPH0583311A JP3268416A JP26841691A JPH0583311A JP H0583311 A JPH0583311 A JP H0583311A JP 3268416 A JP3268416 A JP 3268416A JP 26841691 A JP26841691 A JP 26841691A JP H0583311 A JPH0583311 A JP H0583311A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- multiplier
- output
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2273—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0053—Closed loops
- H04L2027/0057—Closed loops quadrature phase
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0063—Elements of loops
- H04L2027/0067—Phase error detectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 ＱＰＳＫ復調器の同期誤差を検出するコスタ
スループとして好適の位相同期検出回路であって、低電
圧動作が可能なものを提供することを目的とする。 【構成】 従来のコスタスループにおいては、演算式
（Ｐ＋Ｑ）（Ｐ−Ｑ）Ｐ・Ｑを、直列処理していたが、
本実施例は、この演算式と同一の式（Ｐ2−Ｑ2）Ｐ・Ｑ
を第１乃至第４の乗算器６ａ，６ｂ，６ｃ，６ｄ及び加
算器１により回路動作上実現する。このように、各乗算
項を並列に処理することにより、差動回路の縦積みを減
らし、低電圧化に適した回路構成を実現できる。
スループとして好適の位相同期検出回路であって、低電
圧動作が可能なものを提供することを目的とする。 【構成】 従来のコスタスループにおいては、演算式
（Ｐ＋Ｑ）（Ｐ−Ｑ）Ｐ・Ｑを、直列処理していたが、
本実施例は、この演算式と同一の式（Ｐ2−Ｑ2）Ｐ・Ｑ
を第１乃至第４の乗算器６ａ，６ｂ，６ｃ，６ｄ及び加
算器１により回路動作上実現する。このように、各乗算
項を並列に処理することにより、差動回路の縦積みを減
らし、低電圧化に適した回路構成を実現できる。
Description
【０００１】
【産業上の利用分野】本発明は位相同期検出回路に関
し、特に低電圧下での動作を要求される４相直交位相
（ＱＰＳＫ）復調回路の同期誤差を検出するのに好適の
位相同期検出回路に関する。
し、特に低電圧下での動作を要求される４相直交位相
（ＱＰＳＫ）復調回路の同期誤差を検出するのに好適の
位相同期検出回路に関する。
【０００２】
【従来の技術】図４に示す構成の一般的なＱＰＳＫ復調
器は、入力端１１から入力した復調すべきＱＰＳＫ信号
を第１の位相検波器１２と第２の位相検波器１４に入力
し、第１の位相検波器１２の出力を第１の出力端１３に
出力すると共に、コスタスループ（同期誤差検出器）１
６の第１の入力端に出力し、第２の位相検波器１４の出
力を第２の出力端１５に出力すると共に、コスタスルー
プ１６の第２の入力端に出力する。コスタスループ１６
で位相同期検出を行うことにより得られた誤差信号Ｒは
コスタスループ出力端１７からＬＰＦ（ローパスフィル
タ）１８を介してＶＣＯ（電圧制御発振器）１９に送ら
れ、ＶＣＯ１９の発振周波数の制御に使用される。ＶＣ
Ｏ１９の出力は第１の位相検波器１２に入力されると共
に、π／４［rad］位相器２０を介して第２の位相検波
器１４にも入力されるように構成されている。
器は、入力端１１から入力した復調すべきＱＰＳＫ信号
を第１の位相検波器１２と第２の位相検波器１４に入力
し、第１の位相検波器１２の出力を第１の出力端１３に
出力すると共に、コスタスループ（同期誤差検出器）１
６の第１の入力端に出力し、第２の位相検波器１４の出
力を第２の出力端１５に出力すると共に、コスタスルー
プ１６の第２の入力端に出力する。コスタスループ１６
で位相同期検出を行うことにより得られた誤差信号Ｒは
コスタスループ出力端１７からＬＰＦ（ローパスフィル
タ）１８を介してＶＣＯ（電圧制御発振器）１９に送ら
れ、ＶＣＯ１９の発振周波数の制御に使用される。ＶＣ
Ｏ１９の出力は第１の位相検波器１２に入力されると共
に、π／４［rad］位相器２０を介して第２の位相検波
器１４にも入力されるように構成されている。
【０００３】従来のコスタスループ１６は、図５に示す
構成を有している。即ち、コスタスループは、第１の出
力端１３に出力されるＰ信号と第２の出力端１５に出力
されるＱ信号を用いて、位相同期検出に必要な一連の演
算操作である下記数式１の演算を一箇の乗算器によって
直列処理を行い、コスタスループ出力端１７にその結果
を示す信号Ｒを出力する。
構成を有している。即ち、コスタスループは、第１の出
力端１３に出力されるＰ信号と第２の出力端１５に出力
されるＱ信号を用いて、位相同期検出に必要な一連の演
算操作である下記数式１の演算を一箇の乗算器によって
直列処理を行い、コスタスループ出力端１７にその結果
を示す信号Ｒを出力する。
【０００４】
【数１】 （Ｐ＋Ｑ）（Ｐ−Ｑ）Ｐ・Ｑ＝（Ｐ2 −Ｑ2 ）Ｐ・Ｑ
【０００５】次に、図６を参照して、従来のコスタスル
ープ１６の具体的な回路動作の一例について説明する。
前記数式１で示す演算処理はトランジスタＱ１１乃至Ｑ
２４で構成される回路部分によって行われる。電源Ｖ１
を基準に第１の出力端１３に出力されるＰ点信号（図３
参照）をトランジスタＱ１１のベースに入力すると共
に、電源Ｖ２を基準に第２の出力端５に出力されるＱ点
信号（図３参照）を、縦積みにしたトランジスタＱ１
４，Ｑ１５のベースに入力すると、電流源Ｉ４に対して
Ｐ×Ｑの乗算を行ったことになる。
ープ１６の具体的な回路動作の一例について説明する。
前記数式１で示す演算処理はトランジスタＱ１１乃至Ｑ
２４で構成される回路部分によって行われる。電源Ｖ１
を基準に第１の出力端１３に出力されるＰ点信号（図３
参照）をトランジスタＱ１１のベースに入力すると共
に、電源Ｖ２を基準に第２の出力端５に出力されるＱ点
信号（図３参照）を、縦積みにしたトランジスタＱ１
４，Ｑ１５のベースに入力すると、電流源Ｉ４に対して
Ｐ×Ｑの乗算を行ったことになる。
【０００６】次に、積重ねたトランジスタＱ１７，Ｑ２
０のベースには抵抗Ｒ７に発生したＰ点と同相の信号が
入力され、対するトランジスタＱ１８，Ｑ１９のベース
には抵抗Ｒ８に発生したＱ点と逆相の信号が入力され
る。トランジスタＱ１７とトランジスタＱ１８、トラン
ジスタＱ１９とトランジスタＱ２０は互いに差動構成で
あるため、ここでは電流源Ｉ４に対して更にＰ−（−
Ｑ）＝Ｐ＋Ｑを乗算したことになる。
０のベースには抵抗Ｒ７に発生したＰ点と同相の信号が
入力され、対するトランジスタＱ１８，Ｑ１９のベース
には抵抗Ｒ８に発生したＱ点と逆相の信号が入力され
る。トランジスタＱ１７とトランジスタＱ１８、トラン
ジスタＱ１９とトランジスタＱ２０は互いに差動構成で
あるため、ここでは電流源Ｉ４に対して更にＰ−（−
Ｑ）＝Ｐ＋Ｑを乗算したことになる。
【０００７】同様にして、積重ねたトランジスタＱ２
１，Ｑ２４のベースには抵抗Ｒ９に発生したＰ点と同相
の信号が印加され、対するトランジスタＱ２２，Ｑ２３
のベースには抵抗Ｒ１０に発生したＱ点と同相の信号が
印加されるため、電流源Ｉ４に対してＰ−Ｑを乗算した
ことになり、コスタスループ出力端１７には図３のＲ点
波形に示す信号が出力され、これにより位相同期検出に
必要な前記数式１の演算処理結果が得られる。
１，Ｑ２４のベースには抵抗Ｒ９に発生したＰ点と同相
の信号が印加され、対するトランジスタＱ２２，Ｑ２３
のベースには抵抗Ｒ１０に発生したＱ点と同相の信号が
印加されるため、電流源Ｉ４に対してＰ−Ｑを乗算した
ことになり、コスタスループ出力端１７には図３のＲ点
波形に示す信号が出力され、これにより位相同期検出に
必要な前記数式１の演算処理結果が得られる。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
コスタスループでは直列演算方式の乗算器を使用した構
成上、４段積の差動回路が必要となり、シリコンプロセ
スを用いた集積回路においては、トランジスタの動作電
圧確保の面から５Ｖ等、低電圧での使用は実用上適さな
いという欠点がある。このため、近年の信号処理技術の
ディジタル化に伴い、コスタスループを用いたＱＰＳＫ
復調器の重要性が増す一方、機器の小型化及びポータブ
ル化に伴う低電圧動作が望まれる中、従来のコスタスル
ープは周辺回路との電源の共有化が難しくなるという問
題点がある。
コスタスループでは直列演算方式の乗算器を使用した構
成上、４段積の差動回路が必要となり、シリコンプロセ
スを用いた集積回路においては、トランジスタの動作電
圧確保の面から５Ｖ等、低電圧での使用は実用上適さな
いという欠点がある。このため、近年の信号処理技術の
ディジタル化に伴い、コスタスループを用いたＱＰＳＫ
復調器の重要性が増す一方、機器の小型化及びポータブ
ル化に伴う低電圧動作が望まれる中、従来のコスタスル
ープは周辺回路との電源の共有化が難しくなるという問
題点がある。
【０００９】本発明はかかる問題点に鑑みてなされたも
のであって、回路動作に必要な電圧を低くすることがで
き、周辺ディジタル回路等との電源の共有化及びバッテ
リーの小型化等を可能にする位相同期検出回路を提供す
ることを目的とする。
のであって、回路動作に必要な電圧を低くすることがで
き、周辺ディジタル回路等との電源の共有化及びバッテ
リーの小型化等を可能にする位相同期検出回路を提供す
ることを目的とする。
【００１０】
【課題を解決するための手段】本発明に係る位相同期検
出回路は、位相検波後の第１及び第２の２信号が夫々入
力される第１及び第２の入力端と、前記第１及び第２の
入力端に接続され前記第１及び第２の信号の乗算結果を
出力する第１の乗算器と、前記第１の入力端に接続され
前記第１の信号相互の乗算結果を出力する第２の乗算器
と、前記第２の入力端に接続され前記第２の信号相互の
乗算結果を出力する第３の乗算器と、前記第２の乗算器
の出力と前記第３の乗算器の逆相出力とを加算する加算
器と、前記第１の乗算器の出力と前記加算器の出力とを
乗算し位相同期誤差を求める第４の乗算器とを有するこ
とを特徴とする。
出回路は、位相検波後の第１及び第２の２信号が夫々入
力される第１及び第２の入力端と、前記第１及び第２の
入力端に接続され前記第１及び第２の信号の乗算結果を
出力する第１の乗算器と、前記第１の入力端に接続され
前記第１の信号相互の乗算結果を出力する第２の乗算器
と、前記第２の入力端に接続され前記第２の信号相互の
乗算結果を出力する第３の乗算器と、前記第２の乗算器
の出力と前記第３の乗算器の逆相出力とを加算する加算
器と、前記第１の乗算器の出力と前記加算器の出力とを
乗算し位相同期誤差を求める第４の乗算器とを有するこ
とを特徴とする。
【００１１】
【作用】本発明においては、第１及び第２の信号を夫々
Ｐ，Ｑとすると、第１の乗算器はＰ×Ｑの計算を行い、
第２の乗算器はＰ2の計算を行い、第３の乗算器はＱ2の
計算を行う。そして、加算器は第２及び第３の乗算器の
出力を基に、Ｐ2−Ｑ2を算出し、第４の乗算器はこの加
算器の出力と前記第１の乗算器の出力とを乗算して、
（Ｐ2−Ｑ2）×（Ｐ×Ｑ）を求める。この演算結果の信
号は位相誤差の検出結果を示し、従来の４段積による直
列処理方式と同一の検出結果が、並列処理の演算により
得られる。このため、回路動作に必要な電圧を低くする
ことができる。
Ｐ，Ｑとすると、第１の乗算器はＰ×Ｑの計算を行い、
第２の乗算器はＰ2の計算を行い、第３の乗算器はＱ2の
計算を行う。そして、加算器は第２及び第３の乗算器の
出力を基に、Ｐ2−Ｑ2を算出し、第４の乗算器はこの加
算器の出力と前記第１の乗算器の出力とを乗算して、
（Ｐ2−Ｑ2）×（Ｐ×Ｑ）を求める。この演算結果の信
号は位相誤差の検出結果を示し、従来の４段積による直
列処理方式と同一の検出結果が、並列処理の演算により
得られる。このため、回路動作に必要な電圧を低くする
ことができる。
【００１２】
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
参照して説明する。
【００１３】図１は並列処理構成を採用した本実施例の
コスタスループを示すブロック図である。ＱＰＳＫ復調
器の第１の出力端１３に出力されるＰ信号を第１の乗算
器６ａと第２の乗算器６ｂに入力させ、ＱＰＳＫ復調器
の第２の出力端１５に出力されるＱ信号を第１の乗算器
６ａと第３の乗算器６ｃに入力させる。
コスタスループを示すブロック図である。ＱＰＳＫ復調
器の第１の出力端１３に出力されるＰ信号を第１の乗算
器６ａと第２の乗算器６ｂに入力させ、ＱＰＳＫ復調器
の第２の出力端１５に出力されるＱ信号を第１の乗算器
６ａと第３の乗算器６ｃに入力させる。
【００１４】この場合に、第１の乗算器６ａは、Ｐ×Ｑ
の演算を行い、出力Ｔとして、図３のＴ点波形に示す波
形の信号を出力する。第２の乗算器６ｂは、Ｐ×Ｐ＝Ｐ
2の演算を行い、図３のＰ点２乗波形に示す波形を出力
する。また、第３の乗算器６ｃは、Ｑ×Ｑ＝Ｑ2の演算
を行い、図３のＱ点２乗波形に示す波形を出力する。第
２の乗算器６ｂの出力信号と第３の乗算器６ｃの出力信
号は加算器１に入力され、この加算器１にて互いに逆論
理となるようにして加算を行い、図３に示す（Ｐ2 −Ｑ
2）の演算結果をＳ点に出力する。第４の乗算器６ｄ
は、この加算器１の出力Ｓと、第１の乗算器６ａの出力
Ｔとを入力し、前記Ｓ点の信号とＴ点の信号を乗算した
結果をコスタスループ出力端１７に出力する。これによ
り、前記数式１の演算結果と同一の信号が出力端１７に
得られる。
の演算を行い、出力Ｔとして、図３のＴ点波形に示す波
形の信号を出力する。第２の乗算器６ｂは、Ｐ×Ｐ＝Ｐ
2の演算を行い、図３のＰ点２乗波形に示す波形を出力
する。また、第３の乗算器６ｃは、Ｑ×Ｑ＝Ｑ2の演算
を行い、図３のＱ点２乗波形に示す波形を出力する。第
２の乗算器６ｂの出力信号と第３の乗算器６ｃの出力信
号は加算器１に入力され、この加算器１にて互いに逆論
理となるようにして加算を行い、図３に示す（Ｐ2 −Ｑ
2）の演算結果をＳ点に出力する。第４の乗算器６ｄ
は、この加算器１の出力Ｓと、第１の乗算器６ａの出力
Ｔとを入力し、前記Ｓ点の信号とＴ点の信号を乗算した
結果をコスタスループ出力端１７に出力する。これによ
り、前記数式１の演算結果と同一の信号が出力端１７に
得られる。
【００１５】この本実施例のコスタスループの具体的な
回路構成の一例を図２に示す。電源Ｖ１を基準に第１の
出力端１３と第２の出力端１５に出力されるＰ信号とＱ
信号（図３参照）は、トランジスタＱ２７乃至Ｑ３６か
らなる回路で利得及びレベルを調整した後、トランジス
タＱ３７乃至Ｑ４２により構成された第１の乗算器６ａ
に入力される。但し、Ｐ信号はトランジスタＱ４０のベ
ースとトランジスタＱ４１のベースに入力され、Ｑ信号
はトランジスタＱ３８のベースに入力される。これによ
って、電流源Ｉ１５に対してＰ×Ｑの演算を行い、抵抗
Ｒ１０を介してＴ点に図３に示す出力を取り出す。
回路構成の一例を図２に示す。電源Ｖ１を基準に第１の
出力端１３と第２の出力端１５に出力されるＰ信号とＱ
信号（図３参照）は、トランジスタＱ２７乃至Ｑ３６か
らなる回路で利得及びレベルを調整した後、トランジス
タＱ３７乃至Ｑ４２により構成された第１の乗算器６ａ
に入力される。但し、Ｐ信号はトランジスタＱ４０のベ
ースとトランジスタＱ４１のベースに入力され、Ｑ信号
はトランジスタＱ３８のベースに入力される。これによ
って、電流源Ｉ１５に対してＰ×Ｑの演算を行い、抵抗
Ｒ１０を介してＴ点に図３に示す出力を取り出す。
【００１６】これと並行して、Ｐ信号はトランジスタＱ
１乃至Ｑ６からなる回路で利得及びレベルを調整した
後、トランジスタＱ１３乃至Ｑ１８により構成された第
２の乗算器６ｂに入力される。これによって、電流源Ｉ
５に対して図３に示すＰ2の演算を行う。
１乃至Ｑ６からなる回路で利得及びレベルを調整した
後、トランジスタＱ１３乃至Ｑ１８により構成された第
２の乗算器６ｂに入力される。これによって、電流源Ｉ
５に対して図３に示すＰ2の演算を行う。
【００１７】Ｑ信号はトランジスタＱ７乃至Ｑ１２から
なる回路で利得及びレベルを調整した後、トランジスタ
Ｑ１９乃至Ｑ２４により構成された第３の乗算器６ｃに
入力される。これによって、電流源Ｉ６に対して図３に
示すトランジスタＱ2の演算を行う。
なる回路で利得及びレベルを調整した後、トランジスタ
Ｑ１９乃至Ｑ２４により構成された第３の乗算器６ｃに
入力される。これによって、電流源Ｉ６に対して図３に
示すトランジスタＱ2の演算を行う。
【００１８】第２の乗算器６ｂと第３の乗算器６ｃは出
力を共通の負荷によって加算しているが、第２、第３の
乗算器６ｂ，６ｃは入力論理が反転しているので、抵抗
Ｒ４に得られる演算結果は（Ｐ2−Ｑ2）となり、図３に
Ｓ点波形で示す出力が取り出される。
力を共通の負荷によって加算しているが、第２、第３の
乗算器６ｂ，６ｃは入力論理が反転しているので、抵抗
Ｒ４に得られる演算結果は（Ｐ2−Ｑ2）となり、図３に
Ｓ点波形で示す出力が取り出される。
【００１９】第４の乗算器はトランジスタＱ４９〜Ｑ５
４で構成されており、トランジスタＱ５０のベースにＰ
×ＱからなるＴ点出力を出力し、トランジスタＱ５１と
トランジスタＱ５４のベースにＰ2−Ｑ2からなるＳ点出
力を加えることによって、電流源Ｉ１８に対して、前記
数式１の演算（Ｐ2−Ｑ2）Ｐ・Ｑを完了し、抵抗Ｒ１１
を介してコスタスループ出力端１７（Ｒ点）に図３に示
す位相誤差検出結果を取り出す。これにより、ＬＰＦ１
８（図４参照）に演算結果の信号を伝達する。
４で構成されており、トランジスタＱ５０のベースにＰ
×ＱからなるＴ点出力を出力し、トランジスタＱ５１と
トランジスタＱ５４のベースにＰ2−Ｑ2からなるＳ点出
力を加えることによって、電流源Ｉ１８に対して、前記
数式１の演算（Ｐ2−Ｑ2）Ｐ・Ｑを完了し、抵抗Ｒ１１
を介してコスタスループ出力端１７（Ｒ点）に図３に示
す位相誤差検出結果を取り出す。これにより、ＬＰＦ１
８（図４参照）に演算結果の信号を伝達する。
【００２０】
【発明の効果】以上説明したように、本発明はコスタス
ループにおける内部演算処理を４個の双差動回路を用い
て並列処理を行うことで、従来の差動回路４段積による
直列処理方式と同一の演算式と効果を実現することがで
きる。これにより、回路動作に必要な電圧が低くてすむ
ため、５Ｖ程度の低電圧動作が可能となり、周辺のディ
ジタル回路等との電源の共有化及びバッテリーの小型化
による機器のポータブル化に対しても広く応用できると
いう効果を有する。
ループにおける内部演算処理を４個の双差動回路を用い
て並列処理を行うことで、従来の差動回路４段積による
直列処理方式と同一の演算式と効果を実現することがで
きる。これにより、回路動作に必要な電圧が低くてすむ
ため、５Ｖ程度の低電圧動作が可能となり、周辺のディ
ジタル回路等との電源の共有化及びバッテリーの小型化
による機器のポータブル化に対しても広く応用できると
いう効果を有する。
【図１】本発明の実施例に係る位相同期検出回路の構成
を示すブロック図である。
を示すブロック図である。
【図２】本発明の実施例に係る位相同期検出回路の回路
図である。
図である。
【図３】従来技術の位相同期検出回路の各部信号波形で
ある。
ある。
【図４】一般的なＱＰＳＫ復調器の構成を示したブロッ
ク図である。
ク図である。
【図５】従来技術の構成を示した回路図である。
【図６】従来技術の実施例を示した回路図である。
１１；入力端 １２；第１の位相検波器 １３；第１の出力端 １４；第２の位相検波器 １５；第２の出力端 １６；コスタスループ ６ａ；第１の乗算器 ６ｂ；第２の乗算器 ６ｃ；第３の乗算器 ６ｄ；第４の乗算器 １７；コスタスループ出力端 １８；ＬＰＦ １９；ＶＣＯ ２０；π／４［rad］位相器
Claims (2)
- 【請求項１】 位相検波後の第１及び第２の２信号が夫
々入力される第１及び第２の入力端と、前記第１及び第
２の入力端に接続され前記第１及び第２の信号の乗算結
果を出力する第１の乗算器と、前記第１の入力端に接続
され前記第１の信号相互の乗算結果を出力する第２の乗
算器と、前記第２の入力端に接続され前記第２の信号相
互の乗算結果を出力する第３の乗算器と、前記第２の乗
算器の出力と前記第３の乗算器の逆相出力とを加算する
加算器と、前記第１の乗算器の出力と前記加算器の出力
とを乗算し位相同期誤差を求める第４の乗算器とを有す
ることを特徴とする位相同期検出回路。 - 【請求項２】 入力信号が第１及び第２の位相検波器に
より検波された後、夫々第１及び第２の出力端に出力さ
れる４相直交位相復調器の同期誤差を検出する請求項１
に記載の位相同期検出回路において、前記第１の入力端
及び第２の入力端は前記４相直交位相復調器の前記第１
及び第２の出力端に接続され、前記第４の乗算器の出力
は、前記４相直交位相復調器のローパスフィルタ及び電
圧制御発振器を介して前記第１の位相検波器の基準位相
入力端とπ／４［ｒａｄ］位相器に入力され、このπ／
４［ｒａｄ］位相器の出力が前記第２の位相検波器の基
準位相入力端に入力されることを特徴とする位相同期検
出回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3268416A JP2885553B2 (ja) | 1991-09-19 | 1991-09-19 | 位相同期検出回路 |
| US07/946,171 US5307021A (en) | 1991-09-19 | 1992-09-17 | Phase-error detecting circuit for QDPSK demodulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3268416A JP2885553B2 (ja) | 1991-09-19 | 1991-09-19 | 位相同期検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0583311A true JPH0583311A (ja) | 1993-04-02 |
| JP2885553B2 JP2885553B2 (ja) | 1999-04-26 |
Family
ID=17458183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3268416A Expired - Fee Related JP2885553B2 (ja) | 1991-09-19 | 1991-09-19 | 位相同期検出回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5307021A (ja) |
| JP (1) | JP2885553B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5982200A (en) * | 1996-08-30 | 1999-11-09 | Nec Corporation | Costas loop carrier recovery circuit using square-law circuits |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI108584B (fi) * | 2000-03-24 | 2002-02-15 | Nokia Corp | Menetelmä välitaajuussignaalin muodostamiseksi sekoittimessa ja sekoitin |
| US6853692B2 (en) * | 2000-12-14 | 2005-02-08 | Northrop Grumman Corporation | Quadrature error reduction for QAM modulated up or down conversion |
| WO2012109791A1 (en) * | 2011-02-17 | 2012-08-23 | Huawei Technologies Co., Ltd. | Signal processing apparatus, transmitter, receiver and method |
| CN110007895B (zh) * | 2019-04-15 | 2021-08-06 | 恒烁半导体(合肥)股份有限公司 | 一种模拟乘法电路、模拟乘法方法及其应用 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5544222A (en) * | 1978-09-22 | 1980-03-28 | Hitachi Denshi Ltd | Modulation system |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60154758A (ja) * | 1984-01-25 | 1985-08-14 | Alps Electric Co Ltd | Ｐｓｋ復調装置 |
| JP2724145B2 (ja) * | 1987-03-24 | 1998-03-09 | 株式会社日立製作所 | 搬送波再生装置 |
-
1991
- 1991-09-19 JP JP3268416A patent/JP2885553B2/ja not_active Expired - Fee Related
-
1992
- 1992-09-17 US US07/946,171 patent/US5307021A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5544222A (en) * | 1978-09-22 | 1980-03-28 | Hitachi Denshi Ltd | Modulation system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5982200A (en) * | 1996-08-30 | 1999-11-09 | Nec Corporation | Costas loop carrier recovery circuit using square-law circuits |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2885553B2 (ja) | 1999-04-26 |
| US5307021A (en) | 1994-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3098464B2 (ja) | ９０度移相回路 | |
| JPH05505297A (ja) | 直角位相信号を発生するための装置および方法 | |
| JPH0583311A (ja) | 位相同期検出回路 | |
| JPS5839355B2 (ja) | 不つりあい測定あるいは振動分析に用いる電気信号の掛算方法とその装置 | |
| JP3568284B2 (ja) | 復調方法および復調装置 | |
| JP2808927B2 (ja) | 周波数ディスクリミネータ | |
| KR890004720B1 (ko) | 디지탈 위상차 검출회로 | |
| JPH0376623B2 (ja) | ||
| JPH0323708Y2 (ja) | ||
| JPH1075157A (ja) | ９０度移相回路 | |
| JPH0537239A (ja) | 信号検波回路 | |
| JP3527788B2 (ja) | アクテイブフイルタの指令値演算回路 | |
| JPH06268514A (ja) | 位相検波回路 | |
| JPH0230219B2 (ja) | ||
| JPH0415519A (ja) | 回転角度検出装置 | |
| JPH10313245A (ja) | 位相制御ループを具える集積回路 | |
| JPH09284052A (ja) | 位相差信号発生器 | |
| KR880001796B1 (ko) | 삼상 정현파 발생회로 | |
| JPS59207746A (ja) | 安定した固定周波数を発生する回路装置 | |
| JPS5822139Y2 (ja) | 位相比較器 | |
| JPH04360345A (ja) | 搬送波再生回路 | |
| JPS6212861A (ja) | 回転体の速度検出器 | |
| JPH08125508A (ja) | デューティ補正回路 | |
| JPH08178969A (ja) | 抵抗ブリッジ出力検出装置 | |
| JPH11214931A (ja) | Ｆｍ検波方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |