JPH0230219B2 - - Google Patents
Info
- Publication number
- JPH0230219B2 JPH0230219B2 JP59164434A JP16443484A JPH0230219B2 JP H0230219 B2 JPH0230219 B2 JP H0230219B2 JP 59164434 A JP59164434 A JP 59164434A JP 16443484 A JP16443484 A JP 16443484A JP H0230219 B2 JPH0230219 B2 JP H0230219B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- signal
- signals
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000008929 regeneration Effects 0.000 claims description 16
- 238000011069 regeneration method Methods 0.000 claims description 16
- 238000001514 detection method Methods 0.000 claims description 11
- 230000003321 amplification Effects 0.000 claims description 7
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 7
- 230000009977 dual effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000011084 recovery Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
- G06G7/163—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division using a variable impedance controlled by one of the input signals, variable amplification or transfer function
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2273—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0046—Open loops
- H04L2027/0048—Frequency multiplication
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0063—Elements of loops
- H04L2027/0067—Phase error detectors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は４相位相変調波の復調装置に関し、特
にコスタス・ループの搬送波再生回路を備えた同
期検波方式による復調装置に関する。
にコスタス・ループの搬送波再生回路を備えた同
期検波方式による復調装置に関する。
（従来の技術）
一般にPSK方式と呼ばれる搬送波のデイジタ
ル位相変調方式は、所要帯域特性および符号誤り
率特性が、振幅変調（AM）、周波数変調（FM）、
パルス変調（PM）その他の変調方式よりすぐれ
ているので、マイクロ波パルス符号変調通信（マ
イクロPCM）、衛星通信、データ伝送モデムなど
に広く用いられる変調方式である。この位相変調
方式には２相、４相、８相などのPSK方式があ
り、１サンプル当り送れる情報量はそれぞれ１、
２、３ビツトとなるが、４相以上では識別特性が
厳しく復調装置の構成が難しいので、現実に用い
られるものは４相PSK方式である。すなわち４
相PSK方式では伝送すべき信号のデイジタル・
コードは２ビツト毎に区切られ、搬送波はこの４
つの組合せに対応する位相変化量で変調される。
現在使用される４相PSK方式の多くは、（０、
０）、（０、１）、（１、０）および（１、１）の４
個の組合わせに対し、０、π／２、πおよび３／
2πの位相変化量をそれぞれ対応させたものであ
る。従つて、２ビツトの信号成分は搬送波の同相
成分Ｐ coswctおよび直交成分Ｑ sinwctにそ
れぞれ含まれるので、この復調に当つては搬送波
の同相および直交成分をそれぞれ検波し正負の識
別を行なう。同期検波方式は雑音が少なく符号誤
り率特性がすぐれているので通常よく用いられる
が、他の遅延検波方式とは異なり受信側に搬送波
再生回路を準備し、正しい位相をもつ搬送波を発
生させる必要が生ずる。この搬送波再生回路は入
力搬送波から符号成分を除去した信号で位相同期
回路（PLL）を制御するよう構成した回路であ
る。
ル位相変調方式は、所要帯域特性および符号誤り
率特性が、振幅変調（AM）、周波数変調（FM）、
パルス変調（PM）その他の変調方式よりすぐれ
ているので、マイクロ波パルス符号変調通信（マ
イクロPCM）、衛星通信、データ伝送モデムなど
に広く用いられる変調方式である。この位相変調
方式には２相、４相、８相などのPSK方式があ
り、１サンプル当り送れる情報量はそれぞれ１、
２、３ビツトとなるが、４相以上では識別特性が
厳しく復調装置の構成が難しいので、現実に用い
られるものは４相PSK方式である。すなわち４
相PSK方式では伝送すべき信号のデイジタル・
コードは２ビツト毎に区切られ、搬送波はこの４
つの組合せに対応する位相変化量で変調される。
現在使用される４相PSK方式の多くは、（０、
０）、（０、１）、（１、０）および（１、１）の４
個の組合わせに対し、０、π／２、πおよび３／
2πの位相変化量をそれぞれ対応させたものであ
る。従つて、２ビツトの信号成分は搬送波の同相
成分Ｐ coswctおよび直交成分Ｑ sinwctにそ
れぞれ含まれるので、この復調に当つては搬送波
の同相および直交成分をそれぞれ検波し正負の識
別を行なう。同期検波方式は雑音が少なく符号誤
り率特性がすぐれているので通常よく用いられる
が、他の遅延検波方式とは異なり受信側に搬送波
再生回路を準備し、正しい位相をもつ搬送波を発
生させる必要が生ずる。この搬送波再生回路は入
力搬送波から符号成分を除去した信号で位相同期
回路（PLL）を制御するよう構成した回路であ
る。
（発明が解決しようとする問題点）
コスタス（Costas）ループの搬送波再生回路
は、復調信号ＰおよびＱ並びにその和信号（Ｐ＋
Ｑ）および差信号（Ｐ−Ｑ）を全て乗算し、更に
低域ろ波器（LPF）を通した出力信号で位相同
期回路の電圧制御発振器（VCO）の発振周波数
を制御するよう構成した搬送波再生回路である。
乗算回路は差動増幅器を利用して容易に構成でき
るので、このコスタス・ループの搬送波再生回路
はきわめて半導体装置化に適した回路である。し
かしながら、従来の半導体搬送波再生回路は、上
記４個の乗算信号に対し３個の差動増幅回路をそ
れぞれ独立して設けた逐次演算方式による乗算回
路を構成しているので、和信号（Ｐ＋Ｑ）および
差信号（Ｐ−Ｑ）を作成する周辺回路を含めて使
用する回路素子数がきわめて多く、半導体チツプ
の大形化はもとより乗算速度特性および消費電力
特性上必ずしも好ましいものではない。すなわ
ち、４個の乗算信号は各乗算回路の負荷抵抗とこ
の浮遊容量とで形成する時定数回路を３段にわた
つて経由するので乗算速度は余り速くなく、また
３個の定電流源と２個のレベルシフト段が特に大
きな電流を必要とするので電力消費量もまた大き
なものである。従つて、搬送波再生回路の応答速
度も遅く、搬送波の周波数が高くなるにつれて同
期ハズレの恐れも生じる。
は、復調信号ＰおよびＱ並びにその和信号（Ｐ＋
Ｑ）および差信号（Ｐ−Ｑ）を全て乗算し、更に
低域ろ波器（LPF）を通した出力信号で位相同
期回路の電圧制御発振器（VCO）の発振周波数
を制御するよう構成した搬送波再生回路である。
乗算回路は差動増幅器を利用して容易に構成でき
るので、このコスタス・ループの搬送波再生回路
はきわめて半導体装置化に適した回路である。し
かしながら、従来の半導体搬送波再生回路は、上
記４個の乗算信号に対し３個の差動増幅回路をそ
れぞれ独立して設けた逐次演算方式による乗算回
路を構成しているので、和信号（Ｐ＋Ｑ）および
差信号（Ｐ−Ｑ）を作成する周辺回路を含めて使
用する回路素子数がきわめて多く、半導体チツプ
の大形化はもとより乗算速度特性および消費電力
特性上必ずしも好ましいものではない。すなわ
ち、４個の乗算信号は各乗算回路の負荷抵抗とこ
の浮遊容量とで形成する時定数回路を３段にわた
つて経由するので乗算速度は余り速くなく、また
３個の定電流源と２個のレベルシフト段が特に大
きな電流を必要とするので電力消費量もまた大き
なものである。従つて、搬送波再生回路の応答速
度も遅く、搬送波の周波数が高くなるにつれて同
期ハズレの恐れも生じる。
本発明の目的は、上記の情況に鑑み、比較的速
い信号応答速度と低消費電力のコスタス・ループ
搬送波再生回路を備えた同期検波方式による４相
位相変調波の復調装置を提供することである。
い信号応答速度と低消費電力のコスタス・ループ
搬送波再生回路を備えた同期検波方式による４相
位相変調波の復調装置を提供することである。
（問題点を解決するための手段）
本発明の４相位相変調波の復調装置は、入力す
る４相位相変調波の同相および直交の各成分を基
準位相搬送波で同期検波する位相検波手段と、前
記位相検波手段が出力する同相および直交の２つ
の復調信号とこれらの和および差の２つの信号か
らなる４つの信号に対し、任意の２つを乗算する
第１の双差動増幅回路および前記第１の双差動増
幅回路の出力を直接信号入力として前記４つの信
号の残る２つの一つと乗算する第２の双差動増幅
回路並びに前記第２の双差動増幅回路の出力を直
接信号入力として残る一つの信号と乗算する第３
の双差動増幅回路からなるタンデム接続の４信号
乗算回路を備え、前記４信号乗算回路の低域ろ波
出力で電圧制御発振器を制御し前記検波回路手段
に同相および直交の各基準位相搬送波を帰還せし
めるコスタス・ループ搬送波再生手段とを含む。
る４相位相変調波の同相および直交の各成分を基
準位相搬送波で同期検波する位相検波手段と、前
記位相検波手段が出力する同相および直交の２つ
の復調信号とこれらの和および差の２つの信号か
らなる４つの信号に対し、任意の２つを乗算する
第１の双差動増幅回路および前記第１の双差動増
幅回路の出力を直接信号入力として前記４つの信
号の残る２つの一つと乗算する第２の双差動増幅
回路並びに前記第２の双差動増幅回路の出力を直
接信号入力として残る一つの信号と乗算する第３
の双差動増幅回路からなるタンデム接続の４信号
乗算回路を備え、前記４信号乗算回路の低域ろ波
出力で電圧制御発振器を制御し前記検波回路手段
に同相および直交の各基準位相搬送波を帰還せし
めるコスタス・ループ搬送波再生手段とを含む。
（作用）
すなわち、本発明によれば、コスタス・ループ
搬送波再生回路が必要とする同期および直交の２
つの復調装置とこれらの和および差の２つの信号
を全て乗算する４信号乗算回路は、前段の乗算出
力が直接次段乗算回路の信号入力となるようタン
デム接続された３個の双差動増幅器から構成され
る。改めて断わるまでもないが、この３個の双差
動増幅器はそれぞれ乗算回路として機能する。こ
こで４信号の乗算出力は乗算順序には関係しない
ので乗算信号の組合せは任意でよい。従つて、回
路構成が最も容易で且つ使用素子数も少なくてす
む乗算信号の組合せが実用上有利となる。
搬送波再生回路が必要とする同期および直交の２
つの復調装置とこれらの和および差の２つの信号
を全て乗算する４信号乗算回路は、前段の乗算出
力が直接次段乗算回路の信号入力となるようタン
デム接続された３個の双差動増幅器から構成され
る。改めて断わるまでもないが、この３個の双差
動増幅器はそれぞれ乗算回路として機能する。こ
こで４信号の乗算出力は乗算順序には関係しない
ので乗算信号の組合せは任意でよい。従つて、回
路構成が最も容易で且つ使用素子数も少なくてす
む乗算信号の組合せが実用上有利となる。
この３個の双差動増幅回路がトランジスタで構
成された場合では、第１段目では２つの信号（例
えば復調信号ＰおよびＱ）がまず乗算され、その
乗算出力を含むコレクタ電流は第２段目の共通エ
ミツタ電流を直接制御してその信号入力となり、
他の一つの信号（例えば和信号Ｐ＋Ｑ）と乗算さ
れる。更にこの第２段目のコレクタ電流は第３段
目の共通エミツタ電流を直接制御してその信号入
力となり、残された一つの信号（ここでは差信号
Ｐ−Ｑ）と乗算される。従つて、第３段目のコレ
クタ端子からは、２つの復調信号ＰおよびＱとそ
の和および差の（Ｐ＋Ｑ）、（Ｐ−Ｑ）の４信号全
てを乗算した信号電流がきわめて迅速に出力され
る。すなわち、搬送波再生回路の応答速度は迅速
化し、従来に比しより高い周波数領域の４相位相
変調波の復調装置の構成に対処し得る。また僅か
１個の定電流源しか必要とせず、更に使用回路素
子数も大幅に減少し得るので、従来の如き大電力
を消費することなく効率的な回路動作を行ない得
る。
成された場合では、第１段目では２つの信号（例
えば復調信号ＰおよびＱ）がまず乗算され、その
乗算出力を含むコレクタ電流は第２段目の共通エ
ミツタ電流を直接制御してその信号入力となり、
他の一つの信号（例えば和信号Ｐ＋Ｑ）と乗算さ
れる。更にこの第２段目のコレクタ電流は第３段
目の共通エミツタ電流を直接制御してその信号入
力となり、残された一つの信号（ここでは差信号
Ｐ−Ｑ）と乗算される。従つて、第３段目のコレ
クタ端子からは、２つの復調信号ＰおよびＱとそ
の和および差の（Ｐ＋Ｑ）、（Ｐ−Ｑ）の４信号全
てを乗算した信号電流がきわめて迅速に出力され
る。すなわち、搬送波再生回路の応答速度は迅速
化し、従来に比しより高い周波数領域の４相位相
変調波の復調装置の構成に対処し得る。また僅か
１個の定電流源しか必要とせず、更に使用回路素
子数も大幅に減少し得るので、従来の如き大電力
を消費することなく効率的な回路動作を行ない得
る。
（実施例）
以下図面を参照して本発明を詳細に説明する。
第１図は本発明復調装置における４信号乗算回
路の一構成例を示す接続回路図である。この構成
例の４信号乗算回路１は、トランジスタQ1，Q2，
Q3，Q4，Q5，Q6および定電流源２の双差動増幅
回路で構成される第１段目の乗算回路と、このコ
レクタ電流Ic1およびIc2をそれぞれ共通エミツタ
電流とするトランジスタQ7，Q8，Q9およびQ10の
双差動増幅回路で構成される第２段目の乗算回路
と、このコレクタ電流Ic3およびIc4をそれぞれ共
通エミツタ電流とするトランジスタQ11，Q12，
Q13、およびQ14の双差動増幅回路で構成される
第３段目の乗算回路と、このコレクタ電流Ic5お
よびIc6を出力端子ａおよびｂに出力電圧として
与える負荷抵抗R1およびR2と、復調信号Ｐおよ
びＱの入力電圧、この和および差信号の発生に与
かるトランジスタQ15〜Q20、定電流源３〜５、
エミツタ抵抗R3〜R10、および負荷抵抗R8〜R12
からなる３個の差動増幅回路と、これらをバイア
スする直流電源EB1〜EB2、抵抗１３，１４からな
るバイアス回路と、直流電源EB3〜EB5とから構成
される周辺回路を含む。
路の一構成例を示す接続回路図である。この構成
例の４信号乗算回路１は、トランジスタQ1，Q2，
Q3，Q4，Q5，Q6および定電流源２の双差動増幅
回路で構成される第１段目の乗算回路と、このコ
レクタ電流Ic1およびIc2をそれぞれ共通エミツタ
電流とするトランジスタQ7，Q8，Q9およびQ10の
双差動増幅回路で構成される第２段目の乗算回路
と、このコレクタ電流Ic3およびIc4をそれぞれ共
通エミツタ電流とするトランジスタQ11，Q12，
Q13、およびQ14の双差動増幅回路で構成される
第３段目の乗算回路と、このコレクタ電流Ic5お
よびIc6を出力端子ａおよびｂに出力電圧として
与える負荷抵抗R1およびR2と、復調信号Ｐおよ
びＱの入力電圧、この和および差信号の発生に与
かるトランジスタQ15〜Q20、定電流源３〜５、
エミツタ抵抗R3〜R10、および負荷抵抗R8〜R12
からなる３個の差動増幅回路と、これらをバイア
スする直流電源EB1〜EB2、抵抗１３，１４からな
るバイアス回路と、直流電源EB3〜EB5とから構成
される周辺回路を含む。
同相の復調信号Ｐが結合コンデンサC1を介し
て入力した場合を考えると、トランジスタQ15お
よびQ17の各ベースはバイアス抵抗R13を介し、
またトランジスタQ16およびQ18の各ベースは直
接にそれぞれバイアス電源EB1でバイアスされて
いるので、２つのバイアス抵抗R3とR4の和およ
びR6とR7をそれぞれ負荷抵抗R5およびR8の抵抗
値に等しく選ぶことによつて、負荷抵抗R5およ
びR8には同相の復調信号Ｐと同相且つほぼ等し
いレベルの信号電流がそれぞれ流れる。一方、直
交の復調信号Ｑが結合コンデンサC2を介して入
力した場合には、トランジスタQ19およびQ20の
負荷抵抗R11およびR12には全く同様にして復調
信号Ｑと同相および逆相の信号電流がそれぞれ流
れる。
て入力した場合を考えると、トランジスタQ15お
よびQ17の各ベースはバイアス抵抗R13を介し、
またトランジスタQ16およびQ18の各ベースは直
接にそれぞれバイアス電源EB1でバイアスされて
いるので、２つのバイアス抵抗R3とR4の和およ
びR6とR7をそれぞれ負荷抵抗R5およびR8の抵抗
値に等しく選ぶことによつて、負荷抵抗R5およ
びR8には同相の復調信号Ｐと同相且つほぼ等し
いレベルの信号電流がそれぞれ流れる。一方、直
交の復調信号Ｑが結合コンデンサC2を介して入
力した場合には、トランジスタQ19およびQ20の
負荷抵抗R11およびR12には全く同様にして復調
信号Ｑと同相および逆相の信号電流がそれぞれ流
れる。
第１段目乗算回路のトランジスタQ5のベース
には同相の復調信号Ｐが入力しトランジスタQ6
のベースは直流電源EB1でバイアスされ、共通接
続されたエミツタは定電流源２により定電流Ipで
引つ張られているので、コレクタには復調信号Ｐ
と同相および逆相の電流Ic0およびc0がそれぞれ
流れる。また双差動増幅回路のトランジスタQ1
およびQ4のベースは直流電源EB2によりそれぞれ
バイアスされ、トランジスタQ2およびQ3のベー
スには直交の復調信号Ｑがそれぞれ入力し、共通
接続されたエミツタは上記復調信号Ｐと同相およ
び逆相の電流Ic0およびc0でそれぞれ制御される
ので、トランジスタQ1とQ3のコレクタ電流の和
およびトランジスタQ2とQ4のコレクタ電流の和
は、それぞれ２つの復調信号の乗算出力Ｐ×Ｑお
よびその逆相出力に相当する電流Ic1およびIc2と
なる。
には同相の復調信号Ｐが入力しトランジスタQ6
のベースは直流電源EB1でバイアスされ、共通接
続されたエミツタは定電流源２により定電流Ipで
引つ張られているので、コレクタには復調信号Ｐ
と同相および逆相の電流Ic0およびc0がそれぞれ
流れる。また双差動増幅回路のトランジスタQ1
およびQ4のベースは直流電源EB2によりそれぞれ
バイアスされ、トランジスタQ2およびQ3のベー
スには直交の復調信号Ｑがそれぞれ入力し、共通
接続されたエミツタは上記復調信号Ｐと同相およ
び逆相の電流Ic0およびc0でそれぞれ制御される
ので、トランジスタQ1とQ3のコレクタ電流の和
およびトランジスタQ2とQ4のコレクタ電流の和
は、それぞれ２つの復調信号の乗算出力Ｐ×Ｑお
よびその逆相出力に相当する電流Ic1およびIc2と
なる。
ついでこの復調信号Ｐ，Ｑの乗算出力電流Ic1
およびIc2は、第２段目乗算回路を構成する双差
動増幅回路のそれぞれの共通エミツタ電流とな
る。第２段目乗算回路の双差動増幅回路のトラン
ジスタQ7およびQ8の各ベースには負荷抵抗R5を
介して復調信号Ｐの同相信号が、また、トランジ
スタQ9およびQ10の各ベースには負荷抵抗R11を
介して同じく復調信号Ｑの同相信号がそれぞれ差
動的に与えられるので、そのコレクタ出力電流
Ic3およびIc4はそれぞれ２つの復調信号Ｐ，Ｑの
乗算出力Ｐ×Ｑにその差信号（Ｐ−Ｑ）を乗じた
ものに比例したものとなる。
およびIc2は、第２段目乗算回路を構成する双差
動増幅回路のそれぞれの共通エミツタ電流とな
る。第２段目乗算回路の双差動増幅回路のトラン
ジスタQ7およびQ8の各ベースには負荷抵抗R5を
介して復調信号Ｐの同相信号が、また、トランジ
スタQ9およびQ10の各ベースには負荷抵抗R11を
介して同じく復調信号Ｑの同相信号がそれぞれ差
動的に与えられるので、そのコレクタ出力電流
Ic3およびIc4はそれぞれ２つの復調信号Ｐ，Ｑの
乗算出力Ｐ×Ｑにその差信号（Ｐ−Ｑ）を乗じた
ものに比例したものとなる。
全く同様にして、この２つのコレクタ出力電流
Ic3およびIc4は第３段目乗算回路を構成する双差
動増幅回路それぞれの共通エミツタ電流となる。
第３段目乗算回路の双差動増幅回路のトランジス
タQ11〜Q14の各ベースには、負荷抵抗R8および
R12を介し、復調信号Ｐと同相および復調信号Ｑ
と逆相の各信号が差動的に与えられているので、
そのコレクタ出力電流Ic5およびIc6は、それぞれ
第２段目乗算回路の出力に信号｛Ｐ−（−Ｑ）｝、
すなわち、和信号（Ｐ＋Ｑ）を乗じたものに相当
する電流となる。従つて、負荷抵抗R1およびR2
の両端には第１段目から第３段目までの乗算結果
として、復調信号Ｐ，Ｑ、その和信号（Ｐ＋Ｑ）
および差信号（Ｐ−Ｑ）の４信号を全て乗算した
電流に比例する電圧が得られ、出力端子ａおよび
ｂから出力される。
Ic3およびIc4は第３段目乗算回路を構成する双差
動増幅回路それぞれの共通エミツタ電流となる。
第３段目乗算回路の双差動増幅回路のトランジス
タQ11〜Q14の各ベースには、負荷抵抗R8および
R12を介し、復調信号Ｐと同相および復調信号Ｑ
と逆相の各信号が差動的に与えられているので、
そのコレクタ出力電流Ic5およびIc6は、それぞれ
第２段目乗算回路の出力に信号｛Ｐ−（−Ｑ）｝、
すなわち、和信号（Ｐ＋Ｑ）を乗じたものに相当
する電流となる。従つて、負荷抵抗R1およびR2
の両端には第１段目から第３段目までの乗算結果
として、復調信号Ｐ，Ｑ、その和信号（Ｐ＋Ｑ）
および差信号（Ｐ−Ｑ）の４信号を全て乗算した
電流に比例する電圧が得られ、出力端子ａおよび
ｂから出力される。
本構成例では負荷抵抗はR1およびR2の１組し
かなく、且つタンデム接続されてレベル・シフト
回路も必要ないので、従来回路に比べ回路素子数
も少なく、また高速に動作する。更に必要とする
電流は定電流源２によるだけであり、従来回路の
ほぼ1/3ですむ。
かなく、且つタンデム接続されてレベル・シフト
回路も必要ないので、従来回路に比べ回路素子数
も少なく、また高速に動作する。更に必要とする
電流は定電流源２によるだけであり、従来回路の
ほぼ1/3ですむ。
第２図は本発明復調装置における４信号乗算回
路の他の構成例を示す接続回路図である。本構成
例では乗算順序を異にした場合を示し、また和お
よび差信号の発生に与かる周辺回路構成も異な
る。
路の他の構成例を示す接続回路図である。本構成
例では乗算順序を異にした場合を示し、また和お
よび差信号の発生に与かる周辺回路構成も異な
る。
すなわち、この構成例の４信号乗算回路１０
は、第１図と同一符号を付されたトランジスタ
Q1〜Q14からなる３個の双差動増幅器と、トラン
ジスタQ21〜Q24と２つの定電流源１１および１
２とからなる和信号（Ｐ＋Ｑ）を作る双差動増幅
回路とで第１段目から第３段目までを構成するタ
ンデム接続の乗算回路と、抵抗R15およびR16で
それぞれベース・バイアスされたエミツタ・ホロ
ワ構成のトランジスタQ25，Q26、そのエミツタ
に接続されたレベル・シフト用ダイオードD1〜
D12、定電流源１３，１４からなる復調信号成分
発生回路および抵抗R17を介しベースをバイアス
電源EB6に接続してトランジスタQ27をそのエミツ
タに接続されたレベル・シフト用ダイオードD13
〜D15、定電流源１５からなるバイアス回路なら
びに直流電源EB7とから構成される周辺回路とを
含む。
は、第１図と同一符号を付されたトランジスタ
Q1〜Q14からなる３個の双差動増幅器と、トラン
ジスタQ21〜Q24と２つの定電流源１１および１
２とからなる和信号（Ｐ＋Ｑ）を作る双差動増幅
回路とで第１段目から第３段目までを構成するタ
ンデム接続の乗算回路と、抵抗R15およびR16で
それぞれベース・バイアスされたエミツタ・ホロ
ワ構成のトランジスタQ25，Q26、そのエミツタ
に接続されたレベル・シフト用ダイオードD1〜
D12、定電流源１３，１４からなる復調信号成分
発生回路および抵抗R17を介しベースをバイアス
電源EB6に接続してトランジスタQ27をそのエミツ
タに接続されたレベル・シフト用ダイオードD13
〜D15、定電流源１５からなるバイアス回路なら
びに直流電源EB7とから構成される周辺回路とを
含む。
本構成例では、同相の復調信号Ｐはエミツタ・
ホロワのトランジスタQ25のベースに入力され、
その同相のエミツタ出力信号がダイオードD1〜
D6で直線的に約0.7Vづつの電位差でレベル・シ
フトされる。同様に直交の復調信号Ｑもダイオー
ドD7〜D12でレベル・シフトされる。ここで、第
１段目乗算回路の双差動増幅回路のトランジスタ
Q21およびQ22の各ベースには、復調信号Ｐの同
相信号およびバイアス電圧がそれぞれ加えられ、
またトランジスタQ23およびQ24の各ベースには、
復調信号Ｑの同相信号およびバイアス電圧がそれ
ぞれ加えられる。従つて、このコレクタ電流Ic7
およびc7は、それぞれ復調信号の和信号（Ｐ＋
Ｑ）およびその逆相信号の電流に相当する。前述
の構成例の場合と同様にこの２つの電流はトラン
ジスタQ1〜Q4からなる双差動増幅器の共通エミ
ツタ電流となり、トランジスタQ1およびQ4のベ
ースに入力されている復調信号Ｑの同相信号と乗
算される。すなわち、この第１段目乗算回路は信
号Ｑと和信号（Ｐ＋Ｑ）の乗算を行ない、全く同
様にして第２段目乗算回路では第１段目乗算出力
に復調信号Ｐの同相信号と乗算し、更に３段目乗
算回路では第２段目乗算出力に差信号（Ｐ−Ｑ）
を乗算することによつて、出力端子ａおよびｂか
らはこれら４信号の全乗算信号が出力される。
ホロワのトランジスタQ25のベースに入力され、
その同相のエミツタ出力信号がダイオードD1〜
D6で直線的に約0.7Vづつの電位差でレベル・シ
フトされる。同様に直交の復調信号Ｑもダイオー
ドD7〜D12でレベル・シフトされる。ここで、第
１段目乗算回路の双差動増幅回路のトランジスタ
Q21およびQ22の各ベースには、復調信号Ｐの同
相信号およびバイアス電圧がそれぞれ加えられ、
またトランジスタQ23およびQ24の各ベースには、
復調信号Ｑの同相信号およびバイアス電圧がそれ
ぞれ加えられる。従つて、このコレクタ電流Ic7
およびc7は、それぞれ復調信号の和信号（Ｐ＋
Ｑ）およびその逆相信号の電流に相当する。前述
の構成例の場合と同様にこの２つの電流はトラン
ジスタQ1〜Q4からなる双差動増幅器の共通エミ
ツタ電流となり、トランジスタQ1およびQ4のベ
ースに入力されている復調信号Ｑの同相信号と乗
算される。すなわち、この第１段目乗算回路は信
号Ｑと和信号（Ｐ＋Ｑ）の乗算を行ない、全く同
様にして第２段目乗算回路では第１段目乗算出力
に復調信号Ｐの同相信号と乗算し、更に３段目乗
算回路では第２段目乗算出力に差信号（Ｐ−Ｑ）
を乗算することによつて、出力端子ａおよびｂか
らはこれら４信号の全乗算信号が出力される。
本構成例は、和および差信号の発生に与かる周
辺回路に負荷抵抗を持たないので、乗算速度は更
に改善される。
辺回路に負荷抵抗を持たないので、乗算速度は更
に改善される。
第３図は本発明復調装置の一実施例を示すコス
タス・ループ搬送波再生回路のブロツク図であ
る。
タス・ループ搬送波再生回路のブロツク図であ
る。
本実施例では、４相位相変調信号Ｓの同相およ
び直交の各成分をそれぞれ位相検波する検波器２
０および２１と、これから復調信号ＰおよびＱを
取り出す低域ろ波器２２および２３と、４信号乗
算回路Ｍと、低域ろ波器２４と、電圧制御発振器
２５と、π／２移相器２６とを含む。ここで、４
信号乗算回路Ｍは本発明にかかるタンデム接続の
双差動増幅回路からなる３段乗算回路である。こ
の乗算回路は既にあげた２つの構成を持つもので
もよいし、他の乗算順序に回路構成を変えたもの
でも良い。
び直交の各成分をそれぞれ位相検波する検波器２
０および２１と、これから復調信号ＰおよびＱを
取り出す低域ろ波器２２および２３と、４信号乗
算回路Ｍと、低域ろ波器２４と、電圧制御発振器
２５と、π／２移相器２６とを含む。ここで、４
信号乗算回路Ｍは本発明にかかるタンデム接続の
双差動増幅回路からなる３段乗算回路である。こ
の乗算回路は既にあげた２つの構成を持つもので
もよいし、他の乗算順序に回路構成を変えたもの
でも良い。
本実施例回路の復調動作は、コスタス・ループ
搬送波再生回路を用いた通常の同期検波方式によ
るもので従来と異なるところはない。しかしなが
ら、搬送波再生ループ回路の応答速度はきわめて
迅速であり、また、消費電力も少なくてすむ。
搬送波再生回路を用いた通常の同期検波方式によ
るもので従来と異なるところはない。しかしなが
ら、搬送波再生ループ回路の応答速度はきわめて
迅速であり、また、消費電力も少なくてすむ。
（発明の効果）
本発明４相位相変調波の復調装置は、コスタ
ス・ループ搬送波再生回路の４信号乗算回路が、
タンデム接続の双差動増幅回路からなる３段乗算
回路で構成され、従来のレベル・シフト回路によ
る段間接続の乗算回路に比し、乗算速度がきわめ
て高速化されているので、コスタス・ループ回路
の搬送波再生回路動作を著しく安定化せしめるこ
とができる。また電流の消費量の多い定電流源の
所要数も少なく、段間接続のレベル・シフト回路
が不要となり使用素子数も大幅に減少せしめ得る
ので、比較的小電力で効率的に動作することが可
能である。
ス・ループ搬送波再生回路の４信号乗算回路が、
タンデム接続の双差動増幅回路からなる３段乗算
回路で構成され、従来のレベル・シフト回路によ
る段間接続の乗算回路に比し、乗算速度がきわめ
て高速化されているので、コスタス・ループ回路
の搬送波再生回路動作を著しく安定化せしめるこ
とができる。また電流の消費量の多い定電流源の
所要数も少なく、段間接続のレベル・シフト回路
が不要となり使用素子数も大幅に減少せしめ得る
ので、比較的小電力で効率的に動作することが可
能である。
第１図は本発明復調装置における４信号乗算回
路の一構成例を示す接続回路図、第２図は本発明
復調装置における４信号乗算回路の他の構成例を
示す接続回路図、第３図は本発明復調装置の一実
施例を示すコスタス・ループ搬送波再生回路のブ
ロツク図である。 １，１０，Ｍ……４信号乗算回路、２，３，
４，５，１１，１２，１３，１４，１５……定電
流源、２０，２１……位相検波器、２２，２３，
２４……低域ろ波器、２５……電圧制御発振器
（VCO）、２６……π／２移相器、Ｓ……４相位
相変調波信号、Ｐ，Ｑ……復調信号、C1，C2…
…結合コンデンサ、Q1〜Q24……差動増幅器のト
ランジスタ、Q25，Q26……エミツタ・ホロワ構
成のトランジスタ、Ic0〜Ic6……コレクタ出力電
流、R1，R2，R5，R8，R11，R12……負荷抵抗、
R3〜R10……エミツタ抵抗、R13〜R17……バイア
ス抵抗、D1〜D18……レベル・シフト用ダイオー
ド、EB1，EB2，EB6……バイアス直流電源、EB3〜
EB5，EB7……直流電源、ａ，ｂ……出力端子。
路の一構成例を示す接続回路図、第２図は本発明
復調装置における４信号乗算回路の他の構成例を
示す接続回路図、第３図は本発明復調装置の一実
施例を示すコスタス・ループ搬送波再生回路のブ
ロツク図である。 １，１０，Ｍ……４信号乗算回路、２，３，
４，５，１１，１２，１３，１４，１５……定電
流源、２０，２１……位相検波器、２２，２３，
２４……低域ろ波器、２５……電圧制御発振器
（VCO）、２６……π／２移相器、Ｓ……４相位
相変調波信号、Ｐ，Ｑ……復調信号、C1，C2…
…結合コンデンサ、Q1〜Q24……差動増幅器のト
ランジスタ、Q25，Q26……エミツタ・ホロワ構
成のトランジスタ、Ic0〜Ic6……コレクタ出力電
流、R1，R2，R5，R8，R11，R12……負荷抵抗、
R3〜R10……エミツタ抵抗、R13〜R17……バイア
ス抵抗、D1〜D18……レベル・シフト用ダイオー
ド、EB1，EB2，EB6……バイアス直流電源、EB3〜
EB5，EB7……直流電源、ａ，ｂ……出力端子。
Claims (1)
- 【特許請求の範囲】 １ 入力する４相位相変調波の同相および直交の
各成分を基準位相搬送波で同期検波する位相検波
手段と、前記位相検波手段が出力する同相および
直交の２つの復調信号とこれらの和および差の２
つの信号からなる４つの信号に対し、任意の２つ
を乗算する第１の双差動増幅回路および前記第１
の双差動増幅回路の出力を直接信号入力として前
記４つの信号の残る２つの一つと乗算する第２の
双差動増幅回路並びに前記第２の双差動増幅回路
の出力を直接信号入力として残る一つの信号と、
乗算する第３の双差動増幅回路からなるタンデム
接続の４信号乗算回路を備え、前記４信号乗算回
路の低域ろ波出力で電圧制御発振器を制御し前記
検波回路手段に同相および直交の各基準位相搬送
波を帰還せしめるコスタス・ループ搬送波再生手
段とを含むことを特徴とする４相位相変調波の復
調装置。 ２ 前記双差動増幅回路のベースのそれぞれに異
なる信号が差動的に入力され、その差動増幅出力
とエミツタ入力との乗算電流をコレクタ出力する
乗算回路を含むことを特徴とする特許請求の範囲
第１項記載の４相位相変調波の復調装置。 ３ 前記双差動増幅回路の差動入力信号が復調信
号により制御される独立の差動増幅器の負荷抵抗
から供給されることを特徴とする特許請求の範囲
第２項記載の４相位相変調波の復調装置。 ４ 前記双差動増幅回路の差動入力が、復調信号
のレベル・シフトにより供給されることを特徴と
する特許請求の範囲２項記載の４相位相変調波の
復調装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59164434A JPS6143049A (ja) | 1984-08-06 | 1984-08-06 | ４相位相変調波の復調装置 |
| US06/706,597 US4694204A (en) | 1984-02-29 | 1985-02-28 | Transistor circuit for signal multiplier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59164434A JPS6143049A (ja) | 1984-08-06 | 1984-08-06 | ４相位相変調波の復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6143049A JPS6143049A (ja) | 1986-03-01 |
| JPH0230219B2 true JPH0230219B2 (ja) | 1990-07-05 |
Family
ID=15793086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59164434A Granted JPS6143049A (ja) | 1984-02-29 | 1984-08-06 | ４相位相変調波の復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6143049A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2212680B (en) * | 1987-11-18 | 1992-05-20 | Stc Plc | Telecommunications repeater incorporating a phase modulator circuit |
| JP2910695B2 (ja) * | 1996-08-30 | 1999-06-23 | 日本電気株式会社 | コスタスループ搬送波再生回路 |
-
1984
- 1984-08-06 JP JP59164434A patent/JPS6143049A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6143049A (ja) | 1986-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0504890B1 (en) | Demodulator for demodulating a pi/4-shift DQPSK signal | |
| JPH05211536A (ja) | 搬送波再生デジタル回路をもつコヒーレントな復調装置 | |
| JPS6348469B2 (ja) | ||
| US4694204A (en) | Transistor circuit for signal multiplier | |
| US3753114A (en) | Method and apparatus for the recovery of synchronous carrier in a digital communication system | |
| JP2964573B2 (ja) | コスタスループ搬送波再生回路 | |
| US3737578A (en) | Phase synchronizing circuit | |
| IL98730A (en) | Method and device for removing modulation especially KSPD of signals in the method | |
| EP0529618A1 (en) | Demodulating device | |
| EP0083236B1 (en) | Carrier recovery circuit | |
| JPH0230219B2 (ja) | ||
| JPH0779363B2 (ja) | 遅延検波回路 | |
| FI97662B (fi) | Menetelmä kantoaallon palauttamiseksi | |
| JP2910695B2 (ja) | コスタスループ搬送波再生回路 | |
| JP3399059B2 (ja) | 切換え型復調回路 | |
| JPH0358546A (ja) | 位相比較回路 | |
| JPH0219664B2 (ja) | ||
| JPS62146049A (ja) | 同期再生回路 | |
| JPS60196049A (ja) | 搬送波再生回路 | |
| JPH0479183B2 (ja) | ||
| JPH06196932A (ja) | コスタス形搬送波再生回路 | |
| JPH0834485B2 (ja) | Ｇｍｓｋ直交同期検波装置 | |
| JPS592420B2 (ja) | 同期復調装置 | |
| JPH0520442U (ja) | デイジタル直交復調器 | |
| JPS62146051A (ja) | 同期再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |