JP2964573B2 - コスタスループ搬送波再生回路 - Google Patents
コスタスループ搬送波再生回路Info
- Publication number
- JP2964573B2 JP2964573B2 JP2191742A JP19174290A JP2964573B2 JP 2964573 B2 JP2964573 B2 JP 2964573B2 JP 2191742 A JP2191742 A JP 2191742A JP 19174290 A JP19174290 A JP 19174290A JP 2964573 B2 JP2964573 B2 JP 2964573B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- output
- input
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2273—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0053—Closed loops
- H04L2027/0061—Closed loops remodulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0083—Signalling arrangements
- H04L2027/0089—In-band signals
- H04L2027/0091—Continuous signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、四相位相変調波の復調装置に関し、特にコ
スタスループの搬送波再生回路に関する。
スタスループの搬送波再生回路に関する。
一般に、PSK方式と呼ばれる搬送波のディジタル位相
変調方式は、所要帯域特性および符号誤り率特性が、振
幅変調，周波数変調，パルス変調、その他の変調方式よ
り優れているので、マイクロ波パルス符号変調通信，衛
星放送通信，データ伝送モデムなどに広く用いられる変
調方式である。
変調方式は、所要帯域特性および符号誤り率特性が、振
幅変調，周波数変調，パルス変調、その他の変調方式よ
り優れているので、マイクロ波パルス符号変調通信，衛
星放送通信，データ伝送モデムなどに広く用いられる変
調方式である。
この位相変調方式には、二相，四相，八相などのPSK
方式があり、１サンプル当り送れる情報量はそれぞれ1,
2,3ビットとなるが、四相以上では識別特性が厳しく復
調装置の構成が難しいので、現実に用いられるものは四
相PSK方式が多い。
方式があり、１サンプル当り送れる情報量はそれぞれ1,
2,3ビットとなるが、四相以上では識別特性が厳しく復
調装置の構成が難しいので、現実に用いられるものは四
相PSK方式が多い。
この四相PSK方式では、伝送すべき信号のディジタル
・コードは２ビット毎に区切られ、搬送波はこの４つの
組合せに対応する位相変化量で変調される。現在、実用
される四相PSK方式の多くは、（0,0），（0,1），（1,
0）および（1,1）の４個の組合せに対し、0,π/2,πお
よび2/3πの位相変化量をそれぞれ対応させたものであ
る。従って、２ビットの信号成分は、搬送波の同相成分
P coswctおよびその直交成分Q sinwctにそれぞれ含まれ
るので、この復調に当っては搬送波の同相および直交成
分をそれぞれ検波し、正負の識別を行なう。
・コードは２ビット毎に区切られ、搬送波はこの４つの
組合せに対応する位相変化量で変調される。現在、実用
される四相PSK方式の多くは、（0,0），（0,1），（1,
0）および（1,1）の４個の組合せに対し、0,π/2,πお
よび2/3πの位相変化量をそれぞれ対応させたものであ
る。従って、２ビットの信号成分は、搬送波の同相成分
P coswctおよびその直交成分Q sinwctにそれぞれ含まれ
るので、この復調に当っては搬送波の同相および直交成
分をそれぞれ検波し、正負の識別を行なう。
この場合の検波方式として同期検波方式は、雑音が少
なく、符号誤り率特性が優れているので通常よく用いら
れるが、他の遅延検波方式とは異なり、受信側に搬送波
再生回路を準備し、正しい位相をもつ搬送波を発生させ
る必要がある。
なく、符号誤り率特性が優れているので通常よく用いら
れるが、他の遅延検波方式とは異なり、受信側に搬送波
再生回路を準備し、正しい位相をもつ搬送波を発生させ
る必要がある。
この搬送波再生回路は、入力搬送波から符号成分を除
去した信号で位相同相回路（PLL）を制御するよう構成
した回路である。
去した信号で位相同相回路（PLL）を制御するよう構成
した回路である。
ここで従来のコスタスループ搬送波再生回路について
説明する。
説明する。
第２図は従来のコスタスループ搬送波再生回路の回路
図である。この回路は、トランジスタQ23〜Q28、定電流
源I8による双差動増幅回路で構成される第１段目の乗算
回路と、このコレクタ電流をそれぞれ共通エミッタ電流
とするトランジスタQ29〜Q32の双差動増幅回路で構成さ
れる第２段目の乗算回路と、このコレクタ電流をそれぞ
れ共通エミッタ電流とするトランジスタQ33〜Q36の双差
動増幅回路で構成される第３段目の乗算回路と、このコ
レクタ電流を出力端子A,Bに出力電圧として与える負荷
抵抗R11,R12と、復調信号ＰおよびＱの入力電圧、この
和および差信号の発生にかかるトランジスタQ1,Q2,Q21,
Q22,Q27,Q38,定電流源I1,I7,I8および負荷抵抗R13〜R16
からなる３個の差動増幅回路と、これらをバイアスする
直流電源V1,V2,抵抗R9,R10からなるバイアス回路と、直
流電源V3,V4,V5とからなる周辺回路により構成されてい
る。
図である。この回路は、トランジスタQ23〜Q28、定電流
源I8による双差動増幅回路で構成される第１段目の乗算
回路と、このコレクタ電流をそれぞれ共通エミッタ電流
とするトランジスタQ29〜Q32の双差動増幅回路で構成さ
れる第２段目の乗算回路と、このコレクタ電流をそれぞ
れ共通エミッタ電流とするトランジスタQ33〜Q36の双差
動増幅回路で構成される第３段目の乗算回路と、このコ
レクタ電流を出力端子A,Bに出力電圧として与える負荷
抵抗R11,R12と、復調信号ＰおよびＱの入力電圧、この
和および差信号の発生にかかるトランジスタQ1,Q2,Q21,
Q22,Q27,Q38,定電流源I1,I7,I8および負荷抵抗R13〜R16
からなる３個の差動増幅回路と、これらをバイアスする
直流電源V1,V2,抵抗R9,R10からなるバイアス回路と、直
流電源V3,V4,V5とからなる周辺回路により構成されてい
る。
同相の復調信号Ｐが結合コンデンサC1を介して入力し
た場合を考えると、トランジスタQ1,Q37の各ベースは、
バイアス抵抗R9を介し、またトランジスタQ1,Q38の各ベ
ースは、直接にそれぞれバイアス電源V1でバイアスされ
ているので、負荷抵抗R13,R14には同相の復調信号Ｐと
同相の信号が現われる。一方、直交の復調信号Ｑが結合
コンデンサC2を介して、入力した場合には、トランジス
タQ21,Q22で構成される差動増幅器の負荷抵抗R15,R16に
は同様に復調信号Ｑと同相および逆相の信号が現われ
る。
た場合を考えると、トランジスタQ1,Q37の各ベースは、
バイアス抵抗R9を介し、またトランジスタQ1,Q38の各ベ
ースは、直接にそれぞれバイアス電源V1でバイアスされ
ているので、負荷抵抗R13,R14には同相の復調信号Ｐと
同相の信号が現われる。一方、直交の復調信号Ｑが結合
コンデンサC2を介して、入力した場合には、トランジス
タQ21,Q22で構成される差動増幅器の負荷抵抗R15,R16に
は同様に復調信号Ｑと同相および逆相の信号が現われ
る。
第１段目の乗算回路のトランジスタQ23のベースに
は、同相の復調信号Ｐが入力され、トランジスタQ24の
ベースは直流電源V1でバイアスされ、共通接続されたエ
ミッタは定電流源I8によって一定電流I0が流れているの
で、コレクタには復調信号Ｐと同相および逆相の電流I
C0および▲▼がそれぞれ流れる。また、双差動増
幅回路のトランジスタQ25,Q28のベースは直流電源V2に
よりバイアスされ、トランジスタQ26,Q27のベースには
直交の復調信号Ｑがそれぞれ入力され、共通接続された
エミッタは復調信号Ｐと同相および逆相の電流IC0およ
び▲▼でそれぞれ制御されるので、トランジスタ
Q25,Q27のコレクタ電流の和およびトランジスタQ26,Q28
のコレクタ電流の和は、それぞれ２つの復調信号の乗算
出力Ｐ×Ｑおよびその逆相出力に相当する電流IC1およ
びIC2となる。
は、同相の復調信号Ｐが入力され、トランジスタQ24の
ベースは直流電源V1でバイアスされ、共通接続されたエ
ミッタは定電流源I8によって一定電流I0が流れているの
で、コレクタには復調信号Ｐと同相および逆相の電流I
C0および▲▼がそれぞれ流れる。また、双差動増
幅回路のトランジスタQ25,Q28のベースは直流電源V2に
よりバイアスされ、トランジスタQ26,Q27のベースには
直交の復調信号Ｑがそれぞれ入力され、共通接続された
エミッタは復調信号Ｐと同相および逆相の電流IC0およ
び▲▼でそれぞれ制御されるので、トランジスタ
Q25,Q27のコレクタ電流の和およびトランジスタQ26,Q28
のコレクタ電流の和は、それぞれ２つの復調信号の乗算
出力Ｐ×Ｑおよびその逆相出力に相当する電流IC1およ
びIC2となる。
次いでこの復調信号P,Qの乗算出力電流IC1,IC2は、第
２段目の乗算回路を構成する双差動増幅回路のそれぞれ
の共通エミッタ電流となる。第２段目の乗算回路の双差
動増幅回路のトランジスタQ29,Q32の各ベースには負荷
抵抗R13を介して復調信号Ｐの同相信号が、またトラン
ジスタQ30、Q31の各ベースには負荷抵抗R15を介して同
じく復調信号Ｑの同相信号がそれぞれ差動的に与えられ
るので、そのコレクタ出力電流IC3およびIC4はそれぞれ
２つの復調信号P,Qの乗算出力Ｐ×Ｑにその信号（Ｐ−
Ｑ）を乗じたものに比例したものとなる。
２段目の乗算回路を構成する双差動増幅回路のそれぞれ
の共通エミッタ電流となる。第２段目の乗算回路の双差
動増幅回路のトランジスタQ29,Q32の各ベースには負荷
抵抗R13を介して復調信号Ｐの同相信号が、またトラン
ジスタQ30、Q31の各ベースには負荷抵抗R15を介して同
じく復調信号Ｑの同相信号がそれぞれ差動的に与えられ
るので、そのコレクタ出力電流IC3およびIC4はそれぞれ
２つの復調信号P,Qの乗算出力Ｐ×Ｑにその信号（Ｐ−
Ｑ）を乗じたものに比例したものとなる。
全く同様にして、これら２つのコレクタ出力電流IC3,
IO4は第３段目の乗算回路を構成する双差動増幅回路の
共通エミッタ電流となる。第３段目乗算回路の双差動増
幅回路のトランジスタQ33〜Q36の各ベースには、負荷抵
抗R14,R16を介し、復調信号Ｐと同相および復調信号Ｑ
と逆相の各信号が差動的に与えられているので、そのコ
レクタ出力電流IC5およびIC6はそれぞれ第２段目乗算回
路の出力に信号｛Ｐ−（−Ｑ）｝、すなわち和信号（Ｐ
＋Ｑ）を乗じたものに相当する電流となる。
IO4は第３段目の乗算回路を構成する双差動増幅回路の
共通エミッタ電流となる。第３段目乗算回路の双差動増
幅回路のトランジスタQ33〜Q36の各ベースには、負荷抵
抗R14,R16を介し、復調信号Ｐと同相および復調信号Ｑ
と逆相の各信号が差動的に与えられているので、そのコ
レクタ出力電流IC5およびIC6はそれぞれ第２段目乗算回
路の出力に信号｛Ｐ−（−Ｑ）｝、すなわち和信号（Ｐ
＋Ｑ）を乗じたものに相当する電流となる。
従って、負荷抵抗R1,R2の両端には、第１段目から第
３段目までの乗算結果として、復調信号P,Q,その和信号
（Ｐ＋Ｑ）および差信号（Ｐ−Ｑ）の４信号を全て乗算
した電圧に比例した電圧が出力端子a,bに出力される。
３段目までの乗算結果として、復調信号P,Q,その和信号
（Ｐ＋Ｑ）および差信号（Ｐ−Ｑ）の４信号を全て乗算
した電圧に比例した電圧が出力端子a,bに出力される。
次に、コスタスループ搬送波再生回路の必要性及び、
四相位相復調について第３図を用いて説明する。図中、
1,2,7は乗算器、3,4,8はLPF（ローパスフィルタ）、５
は加算器、６は減算器、９はVCMO、10は移相器を示す。
四相位相復調について第３図を用いて説明する。図中、
1,2,7は乗算器、3,4,8はLPF（ローパスフィルタ）、５
は加算器、６は減算器、９はVCMO、10は移相器を示す。
四相位送変調波の信号Ｓは、wtを搬送波の周波数、θ
を0,90゜,180゜,270゜の位相変化とした時、次式で表わ
される。
を0,90゜,180゜,270゜の位相変化とした時、次式で表わ
される。
Ｓ＝E cos（wt＋θ） ……（１） また、VCXO（電圧制御水晶発振器）９からの２つの出
力（一方は2/π遅相した出力）をA,Bとおくと、次式が
成立つ。
力（一方は2/π遅相した出力）をA,Bとおくと、次式が
成立つ。
Ａ＝E1 sin（wt＋θ１） ……（２） Ｂ＝E1 cos（wt＋θ１） ……（３） 四相位相変調波Ｓと発振器出力A,Bとを乗算回路1,2に
より復調し、LPF（ローパスフィルタ）3,4を通すと、
（１）×（２）式は次のようになる。
より復調し、LPF（ローパスフィルタ）3,4を通すと、
（１）×（２）式は次のようになる。
この式にLPFを通すと次のようになる。
同様に（１）×（３）式は次のようになる。
LPF出力後の演算がコスタスループ搬送波再生回路
で、入力の四相位相変調波がどの位相状態（0,90゜,180
゜,270゜）でもVCXOの出力信号の位相を一定に保つため
の回路である。
で、入力の四相位相変調波がどの位相状態（0,90゜,180
゜,270゜）でもVCXOの出力信号の位相を一定に保つため
の回路である。
復調された（４）式の信号をＰ、（５）式の信号をＱ
とおくと、加算回路５の出力Ｅ点はＰ＋Q,減算回路６の
出力Ｆ点はＰ−Q,乗算回路７の出力ＧはＰ×Ｑ×（Ｐ＋
Ｑ）×（Ｐ−Ｑ）が出力される。また、Ｅ点では次式と
なる。
とおくと、加算回路５の出力Ｅ点はＰ＋Q,減算回路６の
出力Ｆ点はＰ−Q,乗算回路７の出力ＧはＰ×Ｑ×（Ｐ＋
Ｑ）×（Ｐ−Ｑ）が出力される。また、Ｅ点では次式と
なる。
従って、出力Ｇ点では、（６）×（７）式から次式が
得られる。
得られる。
これは四相位相変調波と、VCXOの出力信号の位相誤差
（θ−θ１）がｎπ/4で出力電圧は相対的に０となり
（ｎは整数）、この状態でPLLがロックしていることに
なる。
（θ−θ１）がｎπ/4で出力電圧は相対的に０となり
（ｎは整数）、この状態でPLLがロックしていることに
なる。
従って、この出力をローパスフィルタ８を介してVCXO
9に帰還させれば、P,Qのデータが復調されることにな
る。
9に帰還させれば、P,Qのデータが復調されることにな
る。
この従来のコスタスループ搬送波再生回路では、Ｐ×
Ｑ×（Ｐ＋Ｑ）×（Ｐ−Ｑ）の演算をするため、双差動
増幅回路を三段縦に積に重ねる構成を有している。従っ
てこの回路をリニアに動作させる為には、電源電圧とし
ては４×（VBE＋振幅）＋負荷抵抗による電圧降下＋定
電流源が正常に動作する電圧が必要である、実際にはVB
E＝0.75V,振増0.5VPP.負荷抵抗による電圧降下＝1V、定
電流源にかかる電圧＝1VとするとVCC＞（0.75＋0.5）×
４＋１＋１＝7Vが必要である為に電源電圧5Vで動作させ
ることは困難であるという問題点があった。
Ｑ×（Ｐ＋Ｑ）×（Ｐ−Ｑ）の演算をするため、双差動
増幅回路を三段縦に積に重ねる構成を有している。従っ
てこの回路をリニアに動作させる為には、電源電圧とし
ては４×（VBE＋振幅）＋負荷抵抗による電圧降下＋定
電流源が正常に動作する電圧が必要である、実際にはVB
E＝0.75V,振増0.5VPP.負荷抵抗による電圧降下＝1V、定
電流源にかかる電圧＝1VとするとVCC＞（0.75＋0.5）×
４＋１＋１＝7Vが必要である為に電源電圧5Vで動作させ
ることは困難であるという問題点があった。
本発明の目的は、このような問題を解決し、電源電圧
を低くすることができるコスタスループ搬送波再生回路
を提供することにある。
を低くすることができるコスタスループ搬送波再生回路
を提供することにある。
本発明のコスタスループ搬送波再生回路の構成は、四
相位相変調波の同相および直交の各成分を基準位相搬送
波信号で同期検波して２つの同相および直交の復調信号
を出力する同期検波手段と、前記同相および直交の復調
信号からこれら各同相および逆相出力を得るトランジス
タの差動回路からなる第１および第２の差動増幅回路
と、前記同相および直交の復調信号の各同相および逆相
の信号を入力してこれらの乗算出力を得るトランジスタ
の差動回路からなる乗算回路と、前記同相の復調信号の
同相および逆相の信号をそれぞれ両入力端に接続してそ
の二乗出力を共通接続点から出力する差動トランジスタ
からなる第１の二乗回路と、前記直交の復調信号の同相
および逆相の信号をそれぞれ両入力端に接続してその二
乗出力を共通接続点から出力する差動トランジスタから
なる第２の二乗回路と、これら第1,第２の二乗回路の出
力差をとると共にこの出力差と前記乗算回路の出力との
積を出力する二段の差動トランジスタからなる二重平衡
形差動増幅回路と、この二乗平衡形差動増幅回路の出力
の低域成分を抽出するローバスフィルタと、このローバ
スフィルタの出力電圧により出力周波数が制御され前記
同期検波手段に同相および直交の各基準位相搬送波信号
を帰還させる電圧制御発振器とを含むことを特徴とす
る。
相位相変調波の同相および直交の各成分を基準位相搬送
波信号で同期検波して２つの同相および直交の復調信号
を出力する同期検波手段と、前記同相および直交の復調
信号からこれら各同相および逆相出力を得るトランジス
タの差動回路からなる第１および第２の差動増幅回路
と、前記同相および直交の復調信号の各同相および逆相
の信号を入力してこれらの乗算出力を得るトランジスタ
の差動回路からなる乗算回路と、前記同相の復調信号の
同相および逆相の信号をそれぞれ両入力端に接続してそ
の二乗出力を共通接続点から出力する差動トランジスタ
からなる第１の二乗回路と、前記直交の復調信号の同相
および逆相の信号をそれぞれ両入力端に接続してその二
乗出力を共通接続点から出力する差動トランジスタから
なる第２の二乗回路と、これら第1,第２の二乗回路の出
力差をとると共にこの出力差と前記乗算回路の出力との
積を出力する二段の差動トランジスタからなる二重平衡
形差動増幅回路と、この二乗平衡形差動増幅回路の出力
の低域成分を抽出するローバスフィルタと、このローバ
スフィルタの出力電圧により出力周波数が制御され前記
同期検波手段に同相および直交の各基準位相搬送波信号
を帰還させる電圧制御発振器とを含むことを特徴とす
る。
本発明において、乗算回路は、その第１の入力が、コ
レクタ，ベース，エミッタがそれぞれ共通に接続された
第１の組トランジスタのベースに入力され、前記第１の
入力と逆相の第２の入力が、コレクタ，ベース，エミッ
タがそれぞれ共通に接続された第２の組トランジスタの
ベースに入力され、第３の入力が、双差動接続された第
３の組トランジスタの一方の共通接続ベースに入力さ
れ、前記第３の入力と逆相の第４の入力が前記双差動接
続された第３の組トランジスタの他方の共通接続ベース
に入力され、前記第１の組トランジスタのエミッタと前
記第３の組トランジスタの一方の共通エミッタと共通接
続して第１の定電流源に接続され、前記第２の組トラン
ジスタのエミッタと前記第３の組トランジスタの他方の
共通エミッタと共通接続して第２の定電流源に接続さ
れ、前記双差動接続された第３の組トランジスタの共通
コレクタに負荷抵抗が接続され、この負荷抵抗が電源電
圧よりも低い電圧源共通接続され、かつ次段の二重平衡
形差動増幅回路にレベルシフトして接続されたものであ
ることができ、また第1,第２の差動増幅回路は、その負
荷抵抗が電源電圧よりも低い任意の直流電圧源に接続さ
れ、かつ次段の乗算回路及び二乗回路にレベルシフトし
て接続されたものであることもできる。
レクタ，ベース，エミッタがそれぞれ共通に接続された
第１の組トランジスタのベースに入力され、前記第１の
入力と逆相の第２の入力が、コレクタ，ベース，エミッ
タがそれぞれ共通に接続された第２の組トランジスタの
ベースに入力され、第３の入力が、双差動接続された第
３の組トランジスタの一方の共通接続ベースに入力さ
れ、前記第３の入力と逆相の第４の入力が前記双差動接
続された第３の組トランジスタの他方の共通接続ベース
に入力され、前記第１の組トランジスタのエミッタと前
記第３の組トランジスタの一方の共通エミッタと共通接
続して第１の定電流源に接続され、前記第２の組トラン
ジスタのエミッタと前記第３の組トランジスタの他方の
共通エミッタと共通接続して第２の定電流源に接続さ
れ、前記双差動接続された第３の組トランジスタの共通
コレクタに負荷抵抗が接続され、この負荷抵抗が電源電
圧よりも低い電圧源共通接続され、かつ次段の二重平衡
形差動増幅回路にレベルシフトして接続されたものであ
ることができ、また第1,第２の差動増幅回路は、その負
荷抵抗が電源電圧よりも低い任意の直流電圧源に接続さ
れ、かつ次段の乗算回路及び二乗回路にレベルシフトし
て接続されたものであることもできる。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路図である。この回路
は、トランジスタQ1,Q2と定電流源I1と負荷抵抗R1,R2と
によって構成される第１の差動増幅回路と、トランジス
タQ3〜Q10と定電流源I2,I3と負荷抵抗R3,R4とによって
構成される乗算回路と、トランジスタQ11,Q12と定電流
源I4とによって構成される第１の２乗回路と、トランジ
スタQ19,Q20と定電流源I6とによって構成される第２の
２乗回路と、トランジスタQ21,Q22と定電流源I7と、負
荷抵抗R7,R8とによって構成される第２の差動増幅回路
と、トランジスタQ13〜Q18と定電流源I5と負荷抵抗R5,R
6とによって構成される二重平衡形差動増幅回路とによ
って構成されている。
は、トランジスタQ1,Q2と定電流源I1と負荷抵抗R1,R2と
によって構成される第１の差動増幅回路と、トランジス
タQ3〜Q10と定電流源I2,I3と負荷抵抗R3,R4とによって
構成される乗算回路と、トランジスタQ11,Q12と定電流
源I4とによって構成される第１の２乗回路と、トランジ
スタQ19,Q20と定電流源I6とによって構成される第２の
２乗回路と、トランジスタQ21,Q22と定電流源I7と、負
荷抵抗R7,R8とによって構成される第２の差動増幅回路
と、トランジスタQ13〜Q18と定電流源I5と負荷抵抗R5,R
6とによって構成される二重平衡形差動増幅回路とによ
って構成されている。
同相の復調信号Ｐが結合コンデンサC1を介して入力し
た場合を考えると、トランジスタQ1のベースはバイアス
抵抗R9を介し、またトランジスタQ2のベースは直接にそ
れぞれバイアス電源V1でバイアスされているので、負荷
抵抗R1,R2には復調信号Ｐと逆相の信号と同相の信号が
現われる。
た場合を考えると、トランジスタQ1のベースはバイアス
抵抗R9を介し、またトランジスタQ2のベースは直接にそ
れぞれバイアス電源V1でバイアスされているので、負荷
抵抗R1,R2には復調信号Ｐと逆相の信号と同相の信号が
現われる。
一方、直交の復調信号Ｑが結合コンデンサC2を介して
入力した場合には、トランジスタQ21,Q22で構成される
差動増幅回路の負荷抵抗R7,R8には同様に復調信号Ｑの
同相の信号と逆相の信号が現われる。トランジスタQ3〜
Q10によって構成される乗算回路には、トランジスタQ3,
Q4の共通ベースに負荷抵抗R2の両端に発生した復調信号
Ｐの同相の信号が入力され、トランジスタQ9,Q10の共通
ベースに負荷抵抗R1の両端に発生した復調信号Ｐの逆相
の信号が入力され、トランジスタQ5,Q8の共通ベースに
は、負荷抵抗R7の両端に発生した復調信号Ｑの同相の信
号が入力され、トランジスタQ6,Q7の共通ベースは負荷
抵抗R8の両端に発生した復調信号Ｑの逆相の信号が入力
されており、出力は負荷抵抗R3,R4に復調信号Ｐと復調
信号Ｑを乗算した結果が現われる。
入力した場合には、トランジスタQ21,Q22で構成される
差動増幅回路の負荷抵抗R7,R8には同様に復調信号Ｑの
同相の信号と逆相の信号が現われる。トランジスタQ3〜
Q10によって構成される乗算回路には、トランジスタQ3,
Q4の共通ベースに負荷抵抗R2の両端に発生した復調信号
Ｐの同相の信号が入力され、トランジスタQ9,Q10の共通
ベースに負荷抵抗R1の両端に発生した復調信号Ｐの逆相
の信号が入力され、トランジスタQ5,Q8の共通ベースに
は、負荷抵抗R7の両端に発生した復調信号Ｑの同相の信
号が入力され、トランジスタQ6,Q7の共通ベースは負荷
抵抗R8の両端に発生した復調信号Ｑの逆相の信号が入力
されており、出力は負荷抵抗R3,R4に復調信号Ｐと復調
信号Ｑを乗算した結果が現われる。
また、トランジスタQ11,Q12によって構成される第１
の二乗回路には、トランジスタQ11のベースに負荷抵抗R
2の両端に発生した復調信号Ｐの同相の信号が入力さ
れ、トランジスタQ12のベースに負荷抵抗R1の両端に発
生した復調信号Ｐの逆相の信号が入力されており、出力
はトランジスタQ11,Q12の共通エミッタから取り出さ
れ、復調信号Ｐを二乗した結果が現われる。
の二乗回路には、トランジスタQ11のベースに負荷抵抗R
2の両端に発生した復調信号Ｐの同相の信号が入力さ
れ、トランジスタQ12のベースに負荷抵抗R1の両端に発
生した復調信号Ｐの逆相の信号が入力されており、出力
はトランジスタQ11,Q12の共通エミッタから取り出さ
れ、復調信号Ｐを二乗した結果が現われる。
同様にトランジスタQ19,Q20によって構成される二乗
回路には、トランジスタQ19のベースに負荷抵抗R8の両
端に発生する復調信号Ｑと逆相の信号が入力され、トラ
ンジスタQ20のベースに負荷抵抗R7の両端に発生する復
調信号Ｑと同相の信号が入力されており、出力はトラン
ジスタQ19,Q20の共通エミッタから取り出され、復調信
号Ｑを二乗した結果が現われる。
回路には、トランジスタQ19のベースに負荷抵抗R8の両
端に発生する復調信号Ｑと逆相の信号が入力され、トラ
ンジスタQ20のベースに負荷抵抗R7の両端に発生する復
調信号Ｑと同相の信号が入力されており、出力はトラン
ジスタQ19,Q20の共通エミッタから取り出され、復調信
号Ｑを二乗した結果が現われる。
また、トランジスタQ13〜Q18によって構成される二重
平衡形差動増幅回路には、トランジスタQ13のベース
に、復調信号Ｐを二乗した出力が入力され、同様にトラ
ンジスタQ14のベースに復調信号Ｑを二乗した出力が入
力されるため、トランジスタQ13,Q14のコレクタには、
復調信号P2と復調信号Q2の差の電流が流れる。一方、二
重平衡形差動増幅回路を構成するトランジスタQ15とQ18
のベースには、復調信号Ｐと復調信号Ｑの乗算を行った
出力を負荷抵抗R3を介して入力され、同様にトランジス
タQ16とQ17のベースにも負荷抵抗R4を介して入力され
る。従って、この二重平衡形差動増幅回路には、復調信
号Ｐと復調信号ＱをＰ×Ｑ×（P2−Q2）という演算をし
た結果が負荷抵抗R5,R6に出力される。
平衡形差動増幅回路には、トランジスタQ13のベース
に、復調信号Ｐを二乗した出力が入力され、同様にトラ
ンジスタQ14のベースに復調信号Ｑを二乗した出力が入
力されるため、トランジスタQ13,Q14のコレクタには、
復調信号P2と復調信号Q2の差の電流が流れる。一方、二
重平衡形差動増幅回路を構成するトランジスタQ15とQ18
のベースには、復調信号Ｐと復調信号Ｑの乗算を行った
出力を負荷抵抗R3を介して入力され、同様にトランジス
タQ16とQ17のベースにも負荷抵抗R4を介して入力され
る。従って、この二重平衡形差動増幅回路には、復調信
号Ｐと復調信号ＱをＰ×Ｑ×（P2−Q2）という演算をし
た結果が負荷抵抗R5,R6に出力される。
ここでトランジスタQ11,Q12とQ19,Q20とによって構成
される二乗回路について詳しく説明する。
される二乗回路について詳しく説明する。
今、トランジスタQ11,Q12の共通エミッタ電圧をVEと
し、トランジスタQ11,Q12のコレクタ電流をそれぞれ
IC1,IC2とし、vTをトランジスタのサーマル電圧、ISを
逆方向飽和電流、VAをQ11,Q12のベースバイアス電圧と
すると、次の式が得られる。
し、トランジスタQ11,Q12のコレクタ電流をそれぞれ
IC1,IC2とし、vTをトランジスタのサーマル電圧、ISを
逆方向飽和電流、VAをQ11,Q12のベースバイアス電圧と
すると、次の式が得られる。
これら（１），（２）式を加算すると、次式となる。
差動回路の相互コンダクタンスをgm,定電流源I4の電
流を2IOとすると（IO≫Ｐ×gmとして）、次式が得られ
る。
流を2IOとすると（IO≫Ｐ×gmとして）、次式が得られ
る。
IC1≒IO＋２×Ｐ×gm IC2≒IO−２×Ｐ×gm 従って、（３）式は次のようになる。
ここでIO≫Ｐ×gmであるので、次式となる さらに、gmをVTとIOで表わすと、 従ってVEは次式となる。
従って、入力信号Ｐの二乗に比例した出力を得ること
ができる。
ができる。
以上説明したように本発明は、２個の差動増幅回路２
つと、乗算回路を構成するトランジスタのエミッタを共
通に接続することによって低電源電圧で動作が可能な１
つの乗算回路と、二乗回路を構成する一組の差動形トラ
ンジスタ対の共通エミッタから出力を取り出すことによ
ってできる２つの二乗回路と、１つの二重平衡形差動増
幅回路とで構成されているので、実用可能な電源電圧を
従来例と比較して明らかに低くすることができるという
効果がある。
つと、乗算回路を構成するトランジスタのエミッタを共
通に接続することによって低電源電圧で動作が可能な１
つの乗算回路と、二乗回路を構成する一組の差動形トラ
ンジスタ対の共通エミッタから出力を取り出すことによ
ってできる２つの二乗回路と、１つの二重平衡形差動増
幅回路とで構成されているので、実用可能な電源電圧を
従来例と比較して明らかに低くすることができるという
効果がある。
今、トランジスタのベース・エミッタ間電圧VBEを0.7
5V,振幅を0.5VPP,出力の負荷抵抗での電圧降下を1V,定
電流源に与える電圧を1Vと仮定すると、電源電圧として
は、VBE＋0.5V×２＋1V＋1V＝3.75Vとなる。従って、電
源電圧を5Vにしても動作させることが容易であり、MOS
トランジスタでも使用することができるという効果があ
る。
5V,振幅を0.5VPP,出力の負荷抵抗での電圧降下を1V,定
電流源に与える電圧を1Vと仮定すると、電源電圧として
は、VBE＋0.5V×２＋1V＋1V＝3.75Vとなる。従って、電
源電圧を5Vにしても動作させることが容易であり、MOS
トランジスタでも使用することができるという効果があ
る。
第１図は本発明の一実施例の回路図、第２図は従来例の
コスタスループ搬送波再生回路の回路図、第３図は四相
位相復調回路のブロック図である。 Q1〜Q38……トランジスタ、R1〜R16……抵抗、C1,C2…
…結合コンデンサ、I1〜I9……定電流源、V1〜V5……直
流電圧源、a,b……出力端子、1,2,7……掛算器、3,4,8
……ローパスフィルタ、５……加算回路、６……減算回
路、９……電圧制御水晶発振器、10……2/π移相器。
コスタスループ搬送波再生回路の回路図、第３図は四相
位相復調回路のブロック図である。 Q1〜Q38……トランジスタ、R1〜R16……抵抗、C1,C2…
…結合コンデンサ、I1〜I9……定電流源、V1〜V5……直
流電圧源、a,b……出力端子、1,2,7……掛算器、3,4,8
……ローパスフィルタ、５……加算回路、６……減算回
路、９……電圧制御水晶発振器、10……2/π移相器。
Claims (4)
- 【請求項１】四相位相変調波の同相および直交の各成分
を基準位相搬送波信号で同期検波して２つの同相および
直交の復調信号を出力する同期検波手段と、前記同相お
よび直交の復調信号からこれら各同相および逆相出力を
得るトランジスタの差動回路からなる第１および第２の
差動増幅回路と、前記同相および直交の復調信号の各同
相および逆相の信号を入力してこれらの乗算出力を得る
トランジスタの差動回路からなる乗算回路と、前記同相
の復調信号の同相および逆相の信号をそれぞれ両入力端
に接続してその二乗出力を共通接続点から出力する差動
トランジスタからなる第１の二乗回路と、前記直交の復
調信号の同相および逆相の信号をそれぞれ両入力端に接
続してその二乗出力を共通接続点から出力する差動トラ
ンジスタからなる第２の二乗回路と、これら第1,第２の
二乗回路の出力差をとると共にこの出力差と前記乗算回
路の出力との積を出力する二段の差動トランジスタから
なる二重平衡形差動増幅回路と、この二乗平衡形差動増
幅回路の出力の低域成分を抽出するローバスフィルタ
と、このローバスフィルタの出力電圧により出力周波数
が制御され前記同期検波手段に同相および直交の各基準
位相搬送波信号を帰還させる電圧制御発振器とを含むこ
とを特徴とするコスタスループ搬送波再生回路。 - 【請求項２】乗算回路は、その第１の入力が、コレク
タ、ベース、エミッタがそれぞれ共通に接続された第１
の組トランジスタのベースに入力され、前記第１の入力
と逆相の第２の入力が、コレクタ、ベース、エミッタが
それぞれ共通に接続された第２の組トランジスタのベー
スに入力され、第３の入力が、双差動接続された第３の
組トランジスタの一方の共通接続ベースに入力され、前
記第３の入力と逆相の第４の入力が前記双差動接続され
た第３の組トランジスタの他方の共通接続ベースに入力
され、前記第１の組トランジスタのエミッタと前記第３
の組トランジスタの一方の共通エミッタと共通接続して
第１の定電流源に接続され、前記第２の組トランジスタ
のエミッタと前記第３の組トランジスタの他方の共通エ
ミッタと共通接続して第２の定電流源に接続され、前記
双差動接続された第３の組トランジスタの共通コレクタ
に負荷抵抗が接続され、この負荷抵抗が電源電圧よりも
低い電圧源に共通接続され、かつ次段の二重平衡形差動
増幅回路にレベルシフトして接続されたものである請求
項１記載のコスタスループ搬送波再生回路。 - 【請求項３】第１の二乗回路が、同相の復調信号の同相
および逆相の信号をそれぞれベースに入力してその二乗
出力を共通接続したエミッタから出力する差動トランジ
スタからなり、第２の二乗回路が、直交の復調信号の同
相および逆相の信号をそれぞれベースに入力してその二
乗出力を共通接続したエミッタから出力する差動トラン
ジスタからなる請求項１記載のコスタスループ搬送波再
生回路。 - 【請求項４】第1,第２の差動増幅回路は、その負荷抵抗
が電源電圧よりも低い任意の直流電圧源に接続され、か
つ次段の乗算回路及び二乗回路にレベルシフトして接続
されたものである請求項１記載のコスタスループ搬送波
再生回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2191742A JP2964573B2 (ja) | 1990-07-19 | 1990-07-19 | コスタスループ搬送波再生回路 |
| US07/727,944 US5086241A (en) | 1990-07-19 | 1991-07-10 | Costas loop carrier wave reproducing circuit |
| EP91112116A EP0467387B1 (en) | 1990-07-19 | 1991-07-19 | Costas loop carrier wave reproducing circuit |
| DE69119492T DE69119492T2 (de) | 1990-07-19 | 1991-07-19 | Trägerwellenwiedergabeschaltung mit Costasschleife |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2191742A JP2964573B2 (ja) | 1990-07-19 | 1990-07-19 | コスタスループ搬送波再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0479546A JPH0479546A (ja) | 1992-03-12 |
| JP2964573B2 true JP2964573B2 (ja) | 1999-10-18 |
Family
ID=16279746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2191742A Expired - Lifetime JP2964573B2 (ja) | 1990-07-19 | 1990-07-19 | コスタスループ搬送波再生回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5086241A (ja) |
| EP (1) | EP0467387B1 (ja) |
| JP (1) | JP2964573B2 (ja) |
| DE (1) | DE69119492T2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5319267A (en) * | 1991-01-24 | 1994-06-07 | Nec Corporation | Frequency doubling and mixing circuit |
| JPH06208635A (ja) * | 1993-01-11 | 1994-07-26 | Nec Corp | マルチプライヤ |
| JP2576774B2 (ja) * | 1993-10-29 | 1997-01-29 | 日本電気株式会社 | トリプラおよびクァドルプラ |
| US5489869A (en) * | 1994-05-17 | 1996-02-06 | Rockwell International | Antenna control unit attenuator and Bi-phase modulator |
| US5570056A (en) * | 1995-06-07 | 1996-10-29 | Pacific Communication Sciences, Inc. | Bipolar analog multipliers for low voltage applications |
| JP2910695B2 (ja) * | 1996-08-30 | 1999-06-23 | 日本電気株式会社 | コスタスループ搬送波再生回路 |
| US7521651B2 (en) * | 2003-09-12 | 2009-04-21 | Orbotech Ltd | Multiple beam micro-machining system and method |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3689752A (en) * | 1970-04-13 | 1972-09-05 | Tektronix Inc | Four-quadrant multiplier circuit |
| DE2803729A1 (de) * | 1978-01-28 | 1979-08-02 | Licentia Gmbh | Verfahren und anordnung zum rueckgewinnen der unmodulierten traegerschwingung |
| US4353000A (en) * | 1978-06-16 | 1982-10-05 | Hitachi, Ltd. | Divider circuit |
| US4586155A (en) * | 1983-02-11 | 1986-04-29 | Analog Devices, Incorporated | High-accuracy four-quadrant multiplier which also is capable of four-quadrant division |
| JPS60130204A (ja) * | 1983-12-17 | 1985-07-11 | Toshiba Corp | 掛算回路 |
| US4694204A (en) * | 1984-02-29 | 1987-09-15 | Nec Corporation | Transistor circuit for signal multiplier |
| US4572975A (en) * | 1984-04-02 | 1986-02-25 | Precision Monolithics, Inc. | Analog multiplier with improved linearity |
| US4870303A (en) * | 1988-06-03 | 1989-09-26 | Motorola, Inc. | Phase detector |
| EP0356556B1 (de) * | 1988-08-31 | 1993-10-27 | Siemens Aktiengesellschaft | Multieingangs-Vier-Quadranten-Multiplizierer |
-
1990
- 1990-07-19 JP JP2191742A patent/JP2964573B2/ja not_active Expired - Lifetime
-
1991
- 1991-07-10 US US07/727,944 patent/US5086241A/en not_active Expired - Fee Related
- 1991-07-19 EP EP91112116A patent/EP0467387B1/en not_active Expired - Lifetime
- 1991-07-19 DE DE69119492T patent/DE69119492T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0467387B1 (en) | 1996-05-15 |
| DE69119492D1 (de) | 1996-06-20 |
| US5086241A (en) | 1992-02-04 |
| EP0467387A2 (en) | 1992-01-22 |
| EP0467387A3 (en) | 1993-04-07 |
| DE69119492T2 (de) | 1997-01-23 |
| JPH0479546A (ja) | 1992-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3984778A (en) | Carrier recovery scheme for a SSB-SC signal | |
| WO1993023921A1 (en) | Method and apparatus for amplifying, modulating and demodulating | |
| GB2215545A (en) | A direct-conversion receiver | |
| US6868129B2 (en) | Demodulator for a radio receiver and method of operation | |
| US4054838A (en) | QAM phase jitter and frequency offset correction system | |
| JPH05211536A (ja) | 搬送波再生デジタル回路をもつコヒーレントな復調装置 | |
| JPH09224059A (ja) | 直接変換ｆｓｋ受信機 | |
| JP2964573B2 (ja) | コスタスループ搬送波再生回路 | |
| US4694204A (en) | Transistor circuit for signal multiplier | |
| EP0412291B1 (en) | Quadrature FSK receiver with compensation for frequency offset | |
| JP2579243B2 (ja) | 復調装置 | |
| JPH0621992A (ja) | 復調器 | |
| EP0083236B1 (en) | Carrier recovery circuit | |
| EP0217457B1 (en) | Angle demodulator | |
| JPH0779363B2 (ja) | 遅延検波回路 | |
| JP2910695B2 (ja) | コスタスループ搬送波再生回路 | |
| US6738433B1 (en) | Quadricorrelator for a demodulator for frequency-modulated signals | |
| JPH0230219B2 (ja) | ||
| JP2572986B2 (ja) | 復調回路 | |
| Murthi | A monolithic phase-locked loop with post detection processor | |
| JPS60190060A (ja) | 搬送波再生回路 | |
| JPS60196049A (ja) | 搬送波再生回路 | |
| JPH06205067A (ja) | 準同期検波復調回路 | |
| JP2513321B2 (ja) | ８相位相変調波の位相信号発生回路 | |
| JPH08256187A (ja) | 直交変調器 |