JPS6143049A - ４相位相変調波の復調装置 - Google Patents
４相位相変調波の復調装置Info
- Publication number
- JPS6143049A JPS6143049A JP59164434A JP16443484A JPS6143049A JP S6143049 A JPS6143049 A JP S6143049A JP 59164434 A JP59164434 A JP 59164434A JP 16443484 A JP16443484 A JP 16443484A JP S6143049 A JPS6143049 A JP S6143049A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- signal
- multiplication
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000009977 dual effect Effects 0.000 claims abstract 4
- 230000008929 regeneration Effects 0.000 claims description 17
- 238000011069 regeneration method Methods 0.000 claims description 17
- 238000001514 detection method Methods 0.000 claims description 11
- 230000003321 amplification Effects 0.000 claims description 8
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 8
- 230000001172 regenerating effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 5
- 239000013256 coordination polymer Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000011084 recovery Methods 0.000 description 2
- 229930091051 Arenine Natural products 0.000 description 1
- 101100336279 Caenorhabditis elegans icl-1 gene Proteins 0.000 description 1
- 235000002548 Cistus Nutrition 0.000 description 1
- 241000984090 Cistus Species 0.000 description 1
- 241000282376 Panthera tigris Species 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
- G06G7/163—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division using a variable impedance controlled by one of the input signals, variable amplification or transfer function
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2273—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0046—Open loops
- H04L2027/0048—Frequency multiplication
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0063—Elements of loops
- H04L2027/0067—Phase error detectors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は４相位相変調波の復調装置に関し、特にコスタ
ス・ループの搬送波再生回路を備えた同期検波方式によ
る復調装置に関する。
ス・ループの搬送波再生回路を備えた同期検波方式によ
る復調装置に関する。
（従来の技術）
一般にＰａＫ方式と呼ばれる搬送波のディジタル位相変
調方式は、所要帯域特性および符号誤９率特性が、振幅
変調（ＡＭ）、周波数変調（ＦＭ）、パルス変調（ＰＭ
）その他の変調方式よりすぐれているので、マイクロ波
パルス符号変調通信（マイクロＰＣＭ）、衛星通信、デ
ータ伝送モデムなどに広く用いられる変調方式である。
調方式は、所要帯域特性および符号誤９率特性が、振幅
変調（ＡＭ）、周波数変調（ＦＭ）、パルス変調（ＰＭ
）その他の変調方式よりすぐれているので、マイクロ波
パルス符号変調通信（マイクロＰＣＭ）、衛星通信、デ
ータ伝送モデムなどに広く用いられる変調方式である。
この位相変調方式には２相、４相、８相などのＰａＫ方
式があり％１サンプル当り送れる情報量はそれぞれ１゜
２．３ビツトとなるが、４相以上では識別特性が厳しく
復調装置の構成が難しいので、現実に用いられるものは
４相Ｐ８に方式である。すなわち４相ＰａＫ方式では伝
送すべき信号のディジタル・コードは２ビツト毎に区切
られ、搬送波はこの４つの組合せに対応する位相変化量
で変調される。
式があり％１サンプル当り送れる情報量はそれぞれ１゜
２．３ビツトとなるが、４相以上では識別特性が厳しく
復調装置の構成が難しいので、現実に用いられるものは
４相Ｐ８に方式である。すなわち４相ＰａＫ方式では伝
送すべき信号のディジタル・コードは２ビツト毎に区切
られ、搬送波はこの４つの組合せに対応する位相変化量
で変調される。
現在実用される４相Ｐ８に方式の多くｍ、（ｏ。
ｏ）、（ｏ、１）、（１，ｏ）および（、、１、”１
）０４個の組合わせに対し、り０．π／２．πおよび３
／２ Ｉｆの位相変化量をそれぞれ対応させ九ものであ
る。従って、２ピツ）Ｏ信号成分は搬送波の同相成分Ｐ
ｃｏ＠ｗｃｔおよυ直交成分Ｑｓｉｎｗｃｔにそれぞ
れ含まれるので、この復調に当っては搬送波の同相およ
び直交成分をそれぞれ検波し正負Ｃ識別を行なう。同期
検波方式は雑音が少なく符号誤り率特性がすぐれている
ので通常よく用いられるが、他の遅延検波方式とは異な
９受信側に搬送波再生回路を準備し、正しい位相をもつ
搬送波管発生させる必要が生ずる。この搬送波再生回路
は入力搬送波から符号成分を除去した信号で位相同期回
路（ＰＬＬ）＠制御するよう構成した回路である。
）０４個の組合わせに対し、り０．π／２．πおよび３
／２ Ｉｆの位相変化量をそれぞれ対応させ九ものであ
る。従って、２ピツ）Ｏ信号成分は搬送波の同相成分Ｐ
ｃｏ＠ｗｃｔおよυ直交成分Ｑｓｉｎｗｃｔにそれぞ
れ含まれるので、この復調に当っては搬送波の同相およ
び直交成分をそれぞれ検波し正負Ｃ識別を行なう。同期
検波方式は雑音が少なく符号誤り率特性がすぐれている
ので通常よく用いられるが、他の遅延検波方式とは異な
９受信側に搬送波再生回路を準備し、正しい位相をもつ
搬送波管発生させる必要が生ずる。この搬送波再生回路
は入力搬送波から符号成分を除去した信号で位相同期回
路（ＰＬＬ）＠制御するよう構成した回路である。
（発明が解決しようとする問題点）
コスタス（Ｃｏｓｔａｓ）ループの搬送波再生回路は、
復調信号ＰおよびＱ並びにその和信号ＣＰ＋Ｑ）および
差信号ＣＰ−Ｑ）ｔ−全て乗算し、更に低域ろ波器（Ｌ
ＰＦ）を通した出力信号で位相同期回路の電圧制御発振
器（ＶＣＯ）の発振周波数を、制御するよう構成した搬
送波再生回路である。乗算回路は差動増幅器を利用して
容易に構成できるので、このコスタス・ループの搬送波
再生回路はきわめて半導体装置化に適した回路である。
復調信号ＰおよびＱ並びにその和信号ＣＰ＋Ｑ）および
差信号ＣＰ−Ｑ）ｔ−全て乗算し、更に低域ろ波器（Ｌ
ＰＦ）を通した出力信号で位相同期回路の電圧制御発振
器（ＶＣＯ）の発振周波数を、制御するよう構成した搬
送波再生回路である。乗算回路は差動増幅器を利用して
容易に構成できるので、このコスタス・ループの搬送波
再生回路はきわめて半導体装置化に適した回路である。
“しかしながら、従来の半導体搬送波再生回路は、上記
４個の乗算信号に対し３個の差動増幅回島老それぞれ独
立して設けた逐次演算方式による乗算回路を構成してい
るので、・和信号（Ｐ十・Ｑ）および差信号ＣＰ−Ｑ）
を作成する周辺回路を含めて使用する回路素子数がきわ
めて多く、半導体チップの大形化はもとより乗算速度特
性および消費電力特性上必ずしも好ましいものではない
。すなわち、・４個の乗算信号は各乗算回路の負荷抵抗
と仁の浮遊容量とで形成する時定数回路ｔ３段にわたっ
て経、由するので乗算速度は余り速くなく、′また３−
個の定電流源と２個のレベルシフト段が特に大きな電流
を必要とするので電力消費量もまた大きなものである。
４個の乗算信号に対し３個の差動増幅回島老それぞれ独
立して設けた逐次演算方式による乗算回路を構成してい
るので、・和信号（Ｐ十・Ｑ）および差信号ＣＰ−Ｑ）
を作成する周辺回路を含めて使用する回路素子数がきわ
めて多く、半導体チップの大形化はもとより乗算速度特
性および消費電力特性上必ずしも好ましいものではない
。すなわち、・４個の乗算信号は各乗算回路の負荷抵抗
と仁の浮遊容量とで形成する時定数回路ｔ３段にわたっ
て経、由するので乗算速度は余り速くなく、′また３−
個の定電流源と２個のレベルシフト段が特に大きな電流
を必要とするので電力消費量もまた大きなものである。
従って、搬送波再生回路の応答速度も遅く、搬送波の周
波数が高くなるにつれて同期ハズレの恐れも生じる。
波数が高くなるにつれて同期ハズレの恐れも生じる。
本発明め目的は、上記の情況に鑑み、比較的速い信号応
答速度と低消費電力のコスタス・ループ搬送波再生回路
を備えた同期検波方式による・４相位相変調波の復調装
置を提供することである。
答速度と低消費電力のコスタス・ループ搬送波再生回路
を備えた同期検波方式による・４相位相変調波の復調装
置を提供することである。
（問題点を解決するための手段）
本発明の４相位相変調波の復調装置は、入力する４相位
相変調波の同相および直交の各成分を基準位相搬送波で
同期検波する位相検波手段と、前記位相検波手段が出力
する同相および直交の２つの復調信号とこれらの和およ
び差の２つの信号からなる４つの信号に対し、任意の２
つを乗算する第１の双差動増幅回路訃よび前記第１の双
差動増幅回路の出力を直接信号入力として前記４つの信
号の残る２つの一つと乗算する第２の双差動増幅回路並
びに前記第２の双差動増幅回路の出力を直接信号入力と
して残る一つの信号と乗算する第３の双差動増幅回路か
らなるタンデム接続の４信号乗算回路を偏見、前記４信
号乗算回路の低域ろ波出力で電圧制御発振器を制御し前
記位相検波手段に同相および直交の各基準位相搬送波を
帰還せしめるコスタス・ループ搬送波再生手段とを含む
。
相変調波の同相および直交の各成分を基準位相搬送波で
同期検波する位相検波手段と、前記位相検波手段が出力
する同相および直交の２つの復調信号とこれらの和およ
び差の２つの信号からなる４つの信号に対し、任意の２
つを乗算する第１の双差動増幅回路訃よび前記第１の双
差動増幅回路の出力を直接信号入力として前記４つの信
号の残る２つの一つと乗算する第２の双差動増幅回路並
びに前記第２の双差動増幅回路の出力を直接信号入力と
して残る一つの信号と乗算する第３の双差動増幅回路か
らなるタンデム接続の４信号乗算回路を偏見、前記４信
号乗算回路の低域ろ波出力で電圧制御発振器を制御し前
記位相検波手段に同相および直交の各基準位相搬送波を
帰還せしめるコスタス・ループ搬送波再生手段とを含む
。
（作用）
すなわち、本発明によれば、シスタス・ループ搬送波再
生回路が必要とする同相および直交の２つの復調信号と
これらの和および差の２つの信号を全て乗算する４信号
乗算回路は、前段の乗算出力が直接次段乗算回路の信号
入力となるようりｙデム接続された３個の双差動増幅器
から構成される。改めて断わるまでもないが、この３個
の双差動増幅器はそれぞれ乗算回路として機能する。ζ
こで４信号の乗算出力は乗算順序には関係しないので乗
算信号の組合せは任意でよい。従りて、回路構成が最も
容易で且つ使用素子数も少なくてすむ乗算信号の組合せ
が実用上有利となるにの３個の双差動増幅回路がトラン
ジスタで構成された場合では、第１段目では２つの信号
（例えば復調信号ＰおよびＱ）がまず乗算され、その１
乗算出力を含むコレクタ電流はＩＩ２段目
の共通エミッタ電流を直接制御してその信号入力となり
、他の一つの信号（例えば和信号Ｐ＋Ｑ）と乗算される
。更にこの第２段目のコレクタ電流蝶第３段目の共通エ
ミッタ電ａｔ直接制御してその信号入力となり、残され
た一つの信号（ここでは差信号Ｐ−Ｑ ）と乗算される
。従って、第３段目のコレクタ端子からは、２つの復調
信号ＰおよびＱとその和および差のＣＰ＋Ｑ）、ＣＰ−
Ｑ）の４信号全てを乗算した信号電流がきわめて迅速に
出力される。すなわち、搬送波再生回路の応答速度は迅
速化し、従来に比しよシ高い周波数領域の４相位相変調
波の復調装置の構成に対処し得る。また僅か１個の定電
流源しか必要とせず、更に使用回路素子数も大幅に減少
し得るので、従来の如き大電力を消費することなく効率
的な回路動作を行ない得る。
生回路が必要とする同相および直交の２つの復調信号と
これらの和および差の２つの信号を全て乗算する４信号
乗算回路は、前段の乗算出力が直接次段乗算回路の信号
入力となるようりｙデム接続された３個の双差動増幅器
から構成される。改めて断わるまでもないが、この３個
の双差動増幅器はそれぞれ乗算回路として機能する。ζ
こで４信号の乗算出力は乗算順序には関係しないので乗
算信号の組合せは任意でよい。従りて、回路構成が最も
容易で且つ使用素子数も少なくてすむ乗算信号の組合せ
が実用上有利となるにの３個の双差動増幅回路がトラン
ジスタで構成された場合では、第１段目では２つの信号
（例えば復調信号ＰおよびＱ）がまず乗算され、その１
乗算出力を含むコレクタ電流はＩＩ２段目
の共通エミッタ電流を直接制御してその信号入力となり
、他の一つの信号（例えば和信号Ｐ＋Ｑ）と乗算される
。更にこの第２段目のコレクタ電流蝶第３段目の共通エ
ミッタ電ａｔ直接制御してその信号入力となり、残され
た一つの信号（ここでは差信号Ｐ−Ｑ ）と乗算される
。従って、第３段目のコレクタ端子からは、２つの復調
信号ＰおよびＱとその和および差のＣＰ＋Ｑ）、ＣＰ−
Ｑ）の４信号全てを乗算した信号電流がきわめて迅速に
出力される。すなわち、搬送波再生回路の応答速度は迅
速化し、従来に比しよシ高い周波数領域の４相位相変調
波の復調装置の構成に対処し得る。また僅か１個の定電
流源しか必要とせず、更に使用回路素子数も大幅に減少
し得るので、従来の如き大電力を消費することなく効率
的な回路動作を行ない得る。
（実施例）
以下ｌ！！！ｌｒ！Ｍヲ参照して本発Ｆ！Ａを詳細に説
明する。
明する。
ｓｇｉ図は本発明復調装置における４信号乗算回路の一
構成例を示す接続回路図である。この構成例の４信号乗
算回路１は、トランジスタＱｈ Ｑｓ。
構成例を示す接続回路図である。この構成例の４信号乗
算回路１は、トランジスタＱｈ Ｑｓ。
Ｑａ、 Ｑ４． Ｑｓ、 Ｑｓおよび定電流源２の双差
動増幅回路で構成される第１段目、の乗算回路と、この
＝レクタ電流ＩＣＩおよびＩｃ５ｔそれぞれ共通エミッ
タ電流とするトランジスタ、 Ｑｔ、 Ｑｓ、 Ｑｓお
よびＱｌ。
動増幅回路で構成される第１段目、の乗算回路と、この
＝レクタ電流ＩＣＩおよびＩｃ５ｔそれぞれ共通エミッ
タ電流とするトランジスタ、 Ｑｔ、 Ｑｓ、 Ｑｓお
よびＱｌ。
の双差動増幅回路で構成される第２段、目′ｂ乗算回路
と、このコレクタ電流ｌｃｓおよびＩＣ４ｔ−それぞれ
共通エミッタ電流とするトランジスタＱｕｅ ＱｕＱｘ
ｓｅおよびＱｌ４の双差動増幅回路で構成される第３段
目の乗算回路と、仁のコレクタ電流ＩＣｌ１およびＩｃ
５ｔ−出力端子ａおよびｂＫＪｆｉ力電圧として与える
負荷抵抗Ｒ１およびＲ，と、復調信号ＰおよびＱの入力
電圧、仁の和および差信号の発生に与かるトランジスタ
Ｑｌ＠〜Ｑｓｏ、定電流源３〜５．エミッタ抵抗Ｒ３〜
ＲＩＯおよび負荷抵抗Ｒ［〜Ｒ１ｍからなる３個の差動
増幅回路と、これらをバイアスする直流電源Ｅ馳１〜Ｂ
ｍｍ＋抵抗１３．１４からなるバイアス回路と、直流電
源Ｅ Ｉｍ”” Ｅ Ｂｌとから構成される周辺回路を
含む。″ 、同相の復調信号Ｐが結合コン
デンサｃ１．−’を介して入力した場合を考えると、ト
ランジスタＱｓｉおよびＱｘｔの各ペースはバイアス抵
抗Ｒｕ５ｔ−介し、またトランジスタＱｌ−およびＱｌ
・の各ペースは直接にそれぞれバイアス電源Ｅ１１でバ
イアスされて−るので、２つのバイアス抵抗Ｒｓと８４
の和およびＲＩとＲｙｔ−それぞれ負荷抵抗Ｒ＋、およ
びＲ，の抵抗値に等しく選ぶことによって、負荷抵抗Ｒ
，およびＲＩには同相の復調信号Ｐと同相且つほぼ等勢
いレベルの信号電流がそれぞれ流れる。一方、直交の復
調信号Ｑが結合コンデンサＣｗ を介して入力した場合
には、トランジスタＱｘｅおよびＱｚ。
と、このコレクタ電流ｌｃｓおよびＩＣ４ｔ−それぞれ
共通エミッタ電流とするトランジスタＱｕｅ ＱｕＱｘ
ｓｅおよびＱｌ４の双差動増幅回路で構成される第３段
目の乗算回路と、仁のコレクタ電流ＩＣｌ１およびＩｃ
５ｔ−出力端子ａおよびｂＫＪｆｉ力電圧として与える
負荷抵抗Ｒ１およびＲ，と、復調信号ＰおよびＱの入力
電圧、仁の和および差信号の発生に与かるトランジスタ
Ｑｌ＠〜Ｑｓｏ、定電流源３〜５．エミッタ抵抗Ｒ３〜
ＲＩＯおよび負荷抵抗Ｒ［〜Ｒ１ｍからなる３個の差動
増幅回路と、これらをバイアスする直流電源Ｅ馳１〜Ｂ
ｍｍ＋抵抗１３．１４からなるバイアス回路と、直流電
源Ｅ Ｉｍ”” Ｅ Ｂｌとから構成される周辺回路を
含む。″ 、同相の復調信号Ｐが結合コン
デンサｃ１．−’を介して入力した場合を考えると、ト
ランジスタＱｓｉおよびＱｘｔの各ペースはバイアス抵
抗Ｒｕ５ｔ−介し、またトランジスタＱｌ−およびＱｌ
・の各ペースは直接にそれぞれバイアス電源Ｅ１１でバ
イアスされて−るので、２つのバイアス抵抗Ｒｓと８４
の和およびＲＩとＲｙｔ−それぞれ負荷抵抗Ｒ＋、およ
びＲ，の抵抗値に等しく選ぶことによって、負荷抵抗Ｒ
，およびＲＩには同相の復調信号Ｐと同相且つほぼ等勢
いレベルの信号電流がそれぞれ流れる。一方、直交の復
調信号Ｑが結合コンデンサＣｗ を介して入力した場合
には、トランジスタＱｘｅおよびＱｚ。
の負荷抵抗Ｒ１１およびＲｉｓには全く同様にして復調
信号Ｑと同相および逆相の信号電流がそれぞれ流れる。
信号Ｑと同相および逆相の信号電流がそれぞれ流れる。
第１段目乗算回路のトランジスタＱｓのペースには同相
の復調信号Ｐが入力しトランジスタものペースは直流電
源Ｅ１．でバイアスされ、共通接続されたエミッタは定
電流源２により定電流ＩＯで引り張られているので、コ
レクタには復調信号Ｐと同相および逆相の電流Ｉｏ、お
よび工φがそれぞれ流れる。また双差動増幅回路のトラ
ンジスタＱ１およびＱ４のペースは直流電源ＥＢＢによ
りそれぞれバイアスされ、トランジスタＱｓおよびＱｓ
のペースには直交の復調信号Ｑがそれぞれ入力し、共通
接続された工ばツタは上記復調信号Ｐと同相および逆相
の電流Ｉｃ＠＞よびＩｃ、 でそれぞれ制御されるの
で、トランジスタＱ１とＱｓのコレクタ電流の和および
トランジスタＱ！とＱ４のコレクタ電流の和は、それぞ
れ２つの復調信号の乗算出力Ｐ×Ｑおよびその逆相出力
に相当する電流ＩＣＩおよびＩ、となる。
の復調信号Ｐが入力しトランジスタものペースは直流電
源Ｅ１．でバイアスされ、共通接続されたエミッタは定
電流源２により定電流ＩＯで引り張られているので、コ
レクタには復調信号Ｐと同相および逆相の電流Ｉｏ、お
よび工φがそれぞれ流れる。また双差動増幅回路のトラ
ンジスタＱ１およびＱ４のペースは直流電源ＥＢＢによ
りそれぞれバイアスされ、トランジスタＱｓおよびＱｓ
のペースには直交の復調信号Ｑがそれぞれ入力し、共通
接続された工ばツタは上記復調信号Ｐと同相および逆相
の電流Ｉｃ＠＞よびＩｃ、 でそれぞれ制御されるの
で、トランジスタＱ１とＱｓのコレクタ電流の和および
トランジスタＱ！とＱ４のコレクタ電流の和は、それぞ
れ２つの復調信号の乗算出力Ｐ×Ｑおよびその逆相出力
に相当する電流ＩＣＩおよびＩ、となる。
ついでこの復調信号Ｐ、 Ｑの乗算出力電流ＩＣＩシよ
びＩｃｅは、第２段目乗算回路を構成する双差動増幅回
路のそれ七れの共通工はツ・り電流となる。
びＩｃｅは、第２段目乗算回路を構成する双差動増幅回
路のそれ七れの共通工はツ・り電流となる。
第２段目乗算回路の双差動増幅回路のトランジスタＱ７
およびＱｓの各ペースには負荷抵抗ＲＪＩ を介して復
゛調信号Ｐの同相信号が、また、トランジスタＱ・およ
びＱＩＯの各ペースには負荷抵抗Ｒ１１を介して同じく
復調信号Ｑの同相信号がそれぞれ差動的に与えられるの
で、そのコレクタ出力電流Ｉ ｃｓおよびＩＣ４はそれ
ぞれ２つの復調信号Ｐ、 Ｑの乗算出力ＰｘＱにその差
信号（Ｐ−Ｑ）を乗じたものに比例したものとなる。
およびＱｓの各ペースには負荷抵抗ＲＪＩ を介して復
゛調信号Ｐの同相信号が、また、トランジスタＱ・およ
びＱＩＯの各ペースには負荷抵抗Ｒ１１を介して同じく
復調信号Ｑの同相信号がそれぞれ差動的に与えられるの
で、そのコレクタ出力電流Ｉ ｃｓおよびＩＣ４はそれ
ぞれ２つの復調信号Ｐ、 Ｑの乗算出力ＰｘＱにその差
信号（Ｐ−Ｑ）を乗じたものに比例したものとなる。
全く同様にして、この２つのコレクタ出力電流！−およ
びＩｃ４は第３段目乗算回路を構成する双差動増幅回路
それぞれの共°通エミッタ電流となる。
びＩｃ４は第３段目乗算回路を構成する双差動増幅回路
それぞれの共°通エミッタ電流となる。
第３段目乗算口路の双差動−幅回路のトランジスタＱｌ
ｌ〜Ｑ１４ の各ペースには、負荷抵抗ＲｓおよびＲｌ
ｍを介し、復調信号Ｐと同相および復調信号Ｑと逆相の
各信号が差動的に与えられているので、そのコレクタ出
力電流ＩｃｌおよびＩｃｓは、それぞれ第２段目乗算回
路の出力に信号（Ｐ−（−Ｑ） ）、。
ｌ〜Ｑ１４ の各ペースには、負荷抵抗ＲｓおよびＲｌ
ｍを介し、復調信号Ｐと同相および復調信号Ｑと逆相の
各信号が差動的に与えられているので、そのコレクタ出
力電流ＩｃｌおよびＩｃｓは、それぞれ第２段目乗算回
路の出力に信号（Ｐ−（−Ｑ） ）、。
すなわち、和信号（Ｐ＋Ｑ）を乗じたものに相当する電
流となる。従って、負荷抵抗Ｒ，およびＲ１の両端には
第１段目から第３段目までの乗算結果として、復調信号
Ｐ、 Ｑ、その和信号（Ｐ＋Ｑ）および差信号ＣＰ−Ｑ
）の４信号を全て乗算した電流に比例する電圧が得られ
、出力端子１およびｂから出力される。
〜 本構成例では負荷抵抗はＲ１およびＲ，０１組しかなく
、且つタンデム接続されてレベルのシフト回路も必要な
いので、従来回路に比べ回路素子数も少なく、また高速
に動作する。更に必要とする電流は定電流源２によるだ
けであり、従来回路６はぼ１／３ですむ。
流となる。従って、負荷抵抗Ｒ，およびＲ１の両端には
第１段目から第３段目までの乗算結果として、復調信号
Ｐ、 Ｑ、その和信号（Ｐ＋Ｑ）および差信号ＣＰ−Ｑ
）の４信号を全て乗算した電流に比例する電圧が得られ
、出力端子１およびｂから出力される。
〜 本構成例では負荷抵抗はＲ１およびＲ，０１組しかなく
、且つタンデム接続されてレベルのシフト回路も必要な
いので、従来回路に比べ回路素子数も少なく、また高速
に動作する。更に必要とする電流は定電流源２によるだ
けであり、従来回路６はぼ１／３ですむ。
第２図は本発明復調装置における４信号゛乗算回路の他
の構成例を示す接続回路図である。本構成例では乗算順
序を異にした゛場合を示し、また和および差信号の発生
に与かゐ周辺回路構成も異なる。
の構成例を示す接続回路図である。本構成例では乗算順
序を異にした゛場合を示し、また和および差信号の発生
に与かゐ周辺回路構成も異なる。
すなわち、この構成例の４信号乗算回路１０は、第１因
と同一符号を付されたトランジメタＱ１−Ｑ１４からな
る３個の双差動増幅器と、トランジス゛りＱｌｌｌ〜Ｑ
ｕと２つの定電流源１１１Ｐよび１２とからなる和信号
ＣＰ＋Ｑ）を作る双差動増幅回路とで第１段目から第３
段目までを構成するタンデム接続の乗算回路と、抵抗′
Ｅ！＆１！およびＲ１６でそれぞれペース・バイアスさ
れたエンツタ・ホロワ構成のトランジスタＱゎ、 Ｑｍ
、そのエミッタに接続されたレベル・シフト用ダイオー
ドＤ１〜Ｄ１ｇ、定電流源１３゜１４からなる復調信号
成分発生回路および・抵抗Ｒ１？を介しペースをバイア
ス電源Ｅ１・に接続口たトランジスタＱｓｔそのエミッ
タに接続され九レベル・シフト用ダイオードＤ１１”’
Ｄｌｌｌ定電流ｌ［１５からなるバイアス回路ならびに
直流電源１１丁とから構成される周辺回路とを含む。
と同一符号を付されたトランジメタＱ１−Ｑ１４からな
る３個の双差動増幅器と、トランジス゛りＱｌｌｌ〜Ｑ
ｕと２つの定電流源１１１Ｐよび１２とからなる和信号
ＣＰ＋Ｑ）を作る双差動増幅回路とで第１段目から第３
段目までを構成するタンデム接続の乗算回路と、抵抗′
Ｅ！＆１！およびＲ１６でそれぞれペース・バイアスさ
れたエンツタ・ホロワ構成のトランジスタＱゎ、 Ｑｍ
、そのエミッタに接続されたレベル・シフト用ダイオー
ドＤ１〜Ｄ１ｇ、定電流源１３゜１４からなる復調信号
成分発生回路および・抵抗Ｒ１？を介しペースをバイア
ス電源Ｅ１・に接続口たトランジスタＱｓｔそのエミッ
タに接続され九レベル・シフト用ダイオードＤ１１”’
Ｄｌｌｌ定電流ｌ［１５からなるバイアス回路ならびに
直流電源１１丁とから構成される周辺回路とを含む。
本構成例では、同相の復調信号Ｐはエイツタ・ホロワの
トランジスタＱｕ″のペースに入力され、その同相のエ
イツタ出力信号がダイオードＤ１〜Ｄ６で一一的に約０
．７ｖづつの電位差でレベル・、シフトされる。同様−
直交の復調信号ＱもダイオードＤ１〜Ｄｔｓでレベル・
シフトされる。ここで、第１段目乗算回路の双差動増幅
回路のトランジスタＱｓｘ 。
トランジスタＱｕ″のペースに入力され、その同相のエ
イツタ出力信号がダイオードＤ１〜Ｄ６で一一的に約０
．７ｖづつの電位差でレベル・、シフトされる。同様−
直交の復調信号ＱもダイオードＤ１〜Ｄｔｓでレベル・
シフトされる。ここで、第１段目乗算回路の双差動増幅
回路のトランジスタＱｓｘ 。
およびＱｕの各ペースには、復調信号Ｐの同相信号およ
びバイアス電圧がそれぞれ加えられ、またトランジスタ
ＱｓｓシよびＱＵの各ペースには、復調信号Ｑの同相信
号およびバイアス電圧がそれぞれ加えられる。従って、
このコレクタ電流Ｉｃ１およびＩＣは、それぞれ復調信
号の和信号（Ｐ＋Ｑ）およびその逆相信号の電流に相当
する。前述の構 。
びバイアス電圧がそれぞれ加えられ、またトランジスタ
ＱｓｓシよびＱＵの各ペースには、復調信号Ｑの同相信
号およびバイアス電圧がそれぞれ加えられる。従って、
このコレクタ電流Ｉｃ１およびＩＣは、それぞれ復調信
号の和信号（Ｐ＋Ｑ）およびその逆相信号の電流に相当
する。前述の構 。
成例の場合と同様にこの２つの電流はトランジスタＱ１
〜Ｑ４からなる双差動増幅器の共通エミッタ電流となり
、トランジスタＱ１およびＱ４のベースに入力されてい
る復調信号Ｑの同相信号と乗算される。すなわち、この
第１段目乗算回路は信号Ｑと和信号ＣＰ＋Ｑ）の乗算を
行ない、全く同様にして第２段目乗算回路では第１段目
乗算ｉ力に復調信号Ｐの同相信号を乗算し、更に３段目
乗算回路では第２段目乗算出力に差信号ＣＰ−Ｑ）を乗
算することによって、出力端子ａおよびｂがらはこれら
４信号の全乗算信号が出力される。
〜Ｑ４からなる双差動増幅器の共通エミッタ電流となり
、トランジスタＱ１およびＱ４のベースに入力されてい
る復調信号Ｑの同相信号と乗算される。すなわち、この
第１段目乗算回路は信号Ｑと和信号ＣＰ＋Ｑ）の乗算を
行ない、全く同様にして第２段目乗算回路では第１段目
乗算ｉ力に復調信号Ｐの同相信号を乗算し、更に３段目
乗算回路では第２段目乗算出力に差信号ＣＰ−Ｑ）を乗
算することによって、出力端子ａおよびｂがらはこれら
４信号の全乗算信号が出力される。
本構成例は、和および差信号の発生に与かる周辺回路に
負荷抵抗を持たないので、乗算速度は更に改善される。
負荷抵抗を持たないので、乗算速度は更に改善される。
債
第３図は本発明復調装置の一実施例を示すコスタス・ル
ープ搬送波再生回路のブロック図で６る。
ープ搬送波再生回路のブロック図で６る。
本実施例では、４相位相変調信号Ｓの同相および直交の
各成分をそれぞれ位相検波する検波器２０および２）と
、これから復調信号ＰおよびＱを取り出す低域ろ波器２
２および２３と、４信号□乗算回路Ｍと、低域ろ波器２
４と、電圧制御発振器２５と、π／２移相器２６とを含
む。ここで、４信号乗算回路Ｍは本発明にかかるタンデ
ム接続の双差動増幅回路からなる３段乗算回路である。
各成分をそれぞれ位相検波する検波器２０および２）と
、これから復調信号ＰおよびＱを取り出す低域ろ波器２
２および２３と、４信号□乗算回路Ｍと、低域ろ波器２
４と、電圧制御発振器２５と、π／２移相器２６とを含
む。ここで、４信号乗算回路Ｍは本発明にかかるタンデ
ム接続の双差動増幅回路からなる３段乗算回路である。
この乗算回路は既にあげた２つの構成を持つものでもよ
いし、他の乗算順序に回路構成を変えたものでも良い。
いし、他の乗算順序に回路構成を変えたものでも良い。
本実施例回路の復調動作は、コスタス・ループ搬送波再
生回路を用いた通常の同期検波方式によるもので従来と
異なるところはない。しかしながら、搬送波再生ループ
回路の応答速度はきわめて迅速であり、また、消費電力
も少なくてすむ。。
生回路を用いた通常の同期検波方式によるもので従来と
異なるところはない。しかしながら、搬送波再生ループ
回路の応答速度はきわめて迅速であり、また、消費電力
も少なくてすむ。。
（発明の効果）
本発明４相位相変調波の復調装置は、コスタス・ループ
搬送波再生回路の４信号乗算回路が、タンデム接続の双
差動増幅回路からなる３段乗算回路で構成され、従来の
レベル・シフト回路による段間接続の乗算回路に比し、
乗算速度がきわめて高速化されているので、コスタス・
ループ回路の搬送波再生回路動作を著しく安定化せしめ
ることができる。また電流の消費量の多い定電流源の所
要数も少なく、段間接続のレベル・シフト回路が不要と
なり使用素子数も大幅に減少せしめ得るので、比較的小
電力で効率的に動作することが可能である。
搬送波再生回路の４信号乗算回路が、タンデム接続の双
差動増幅回路からなる３段乗算回路で構成され、従来の
レベル・シフト回路による段間接続の乗算回路に比し、
乗算速度がきわめて高速化されているので、コスタス・
ループ回路の搬送波再生回路動作を著しく安定化せしめ
ることができる。また電流の消費量の多い定電流源の所
要数も少なく、段間接続のレベル・シフト回路が不要と
なり使用素子数も大幅に減少せしめ得るので、比較的小
電力で効率的に動作することが可能である。
第１図は本発明復調装置における４信号乗算回路の一構
成例を示す接続回路図、第２図は本発明復調装置におけ
る４信号乗算回路の他の構成例を示す接続回路図、第３
図は本発明復調装置の一実施例を示すコスタス・ループ
搬送波再生回路のブロック図である。 １、 １０． Ｍ−・・・・・４信号乗算回路、２．
３． ４゜５．１１，１２，１３，１４．１５・・・・
・・定電流源、２０．２）・・・・・・位相検波器、２
２． ２３． ２４・曲・低域ろ波器、２５・・・・・
・電圧制御発振器（ＶＣＯ）、２６・・・・・・π／２
移相器、Ｓ・・・・・・４相位相変調波信号、Ｐ、 Ｑ
・・・・・・復調信号、ＣＩ、 Ｃ，・・・・・・結合
コンデンサ、Ｑｌ−Ｑｕ・・・・・・差動増幅器のトラ
ン−ジスタｓ ＱｓｉｅＱ３６・・・・・・エミッタ・
ホロワ構成のトラレジスタ、ｌＣｏ〜ニー ・・・・・
・コレクタ出力電流、Ｒｉ、Ｒ，ｎ、。 ＲＩ＋ Ｒｉｌ＋ Ｒ１雪・・・…負荷抵抗、ＩＲｓ〜
ＲＩＯ・・・・・・工Ｓツタ抵抗、Ｒ錦〜ＢＩＺｔ ・
・・・・・バイアス抵抗、Ｄ１〜Ｉ）ｔｓ・・・−・レ
ベル・シフト用ダイオード、Ｅ、ｌ、 １社。 ＥＬＳ・・・・・・バイアス直流電源、Ｅ１ｍ〜Ｅｍｍ
、 ＥＢｔ・・・・・・直流電源、ａ、 ｂ・・・・
・・出力端子。
成例を示す接続回路図、第２図は本発明復調装置におけ
る４信号乗算回路の他の構成例を示す接続回路図、第３
図は本発明復調装置の一実施例を示すコスタス・ループ
搬送波再生回路のブロック図である。 １、 １０． Ｍ−・・・・・４信号乗算回路、２．
３． ４゜５．１１，１２，１３，１４．１５・・・・
・・定電流源、２０．２）・・・・・・位相検波器、２
２． ２３． ２４・曲・低域ろ波器、２５・・・・・
・電圧制御発振器（ＶＣＯ）、２６・・・・・・π／２
移相器、Ｓ・・・・・・４相位相変調波信号、Ｐ、 Ｑ
・・・・・・復調信号、ＣＩ、 Ｃ，・・・・・・結合
コンデンサ、Ｑｌ−Ｑｕ・・・・・・差動増幅器のトラ
ン−ジスタｓ ＱｓｉｅＱ３６・・・・・・エミッタ・
ホロワ構成のトラレジスタ、ｌＣｏ〜ニー ・・・・・
・コレクタ出力電流、Ｒｉ、Ｒ，ｎ、。 ＲＩ＋ Ｒｉｌ＋ Ｒ１雪・・・…負荷抵抗、ＩＲｓ〜
ＲＩＯ・・・・・・工Ｓツタ抵抗、Ｒ錦〜ＢＩＺｔ ・
・・・・・バイアス抵抗、Ｄ１〜Ｉ）ｔｓ・・・−・レ
ベル・シフト用ダイオード、Ｅ、ｌ、 １社。 ＥＬＳ・・・・・・バイアス直流電源、Ｅ１ｍ〜Ｅｍｍ
、 ＥＢｔ・・・・・・直流電源、ａ、 ｂ・・・・
・・出力端子。
Claims (4)
- （１）入力する４相位相変調波の同相および直交の各成
分を基準位相搬送波で同期検波する位相検波手段と、前
記位相検波手段が出力する同相および直交の２つの復調
信号とこれらの和および差の２つの信号からなる４つの
信号に対し、任意の２つを乗算する第１の双差動増幅回
路および前記第１の双差動増幅回路の出力を直接信号入
力として前記４つの信号の残る２つの一つと乗算する第
２の双差動増幅回路並びに前記第２の双差動増幅回路の
出力を直接信号入力として残る一つの信号と、乗算する
第３の双差動増幅回路からなるタンデム接続の４信号乗
算回路を備え、前記４信号乗算回路の低域ろ波出力で電
圧制御発振器を制御し前記検波回路手段に同相および直
交の各基準位相搬送波を帰還せしめるコスタス・ループ
搬送波再生手段とを含むことを特徴とする４相位相変調
波の復調装置。 - （２）前記双差動増幅回路のベースのそれぞれに異なる
信号が差動的に入力され、その差動増幅出力とエミッタ
入力との乗算電流をコレクタ出力する乗算回路を含むこ
とを特徴とする特許請求の範囲第（１）項記載の４相位
相変調波の復調装置。 - （３）前記双差動増幅回路の差動入力信号が復調信号に
より制御される独立の差動増幅器の負荷抵抗から供給さ
れることを特徴とする特許請求の範囲第（２）項記載の
４相位相変調波の復調装置。 - （４）前記双差動増幅回路の差動入力が、復調信号のレ
ベル・シフトにより供給されることを特徴とする特許請
求の範囲（２）項記載の４相位相変調波の復調装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59164434A JPS6143049A (ja) | 1984-08-06 | 1984-08-06 | ４相位相変調波の復調装置 |
| US06/706,597 US4694204A (en) | 1984-02-29 | 1985-02-28 | Transistor circuit for signal multiplier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59164434A JPS6143049A (ja) | 1984-08-06 | 1984-08-06 | ４相位相変調波の復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6143049A true JPS6143049A (ja) | 1986-03-01 |
| JPH0230219B2 JPH0230219B2 (ja) | 1990-07-05 |
Family
ID=15793086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59164434A Granted JPS6143049A (ja) | 1984-02-29 | 1984-08-06 | ４相位相変調波の復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6143049A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2623351A1 (fr) * | 1987-11-18 | 1989-05-19 | Stc Plc | Circuit de modulation de phase, repeteur le comportant, et ensemble de telecommunications comportant des repeteurs |
| US5982200A (en) * | 1996-08-30 | 1999-11-09 | Nec Corporation | Costas loop carrier recovery circuit using square-law circuits |
-
1984
- 1984-08-06 JP JP59164434A patent/JPS6143049A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2623351A1 (fr) * | 1987-11-18 | 1989-05-19 | Stc Plc | Circuit de modulation de phase, repeteur le comportant, et ensemble de telecommunications comportant des repeteurs |
| US5982200A (en) * | 1996-08-30 | 1999-11-09 | Nec Corporation | Costas loop carrier recovery circuit using square-law circuits |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0230219B2 (ja) | 1990-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0478265B1 (en) | Phase based vector modulator | |
| US4806880A (en) | High speed integrator for data recovery and a costas phase-locked-loop circuit incorporating same | |
| JPH0423862B2 (ja) | ||
| US4221005A (en) | Pseudonoise code tracking loop | |
| US5896053A (en) | Single ended to differential converter and 50% duty cycle signal generator and method | |
| US3753114A (en) | Method and apparatus for the recovery of synchronous carrier in a digital communication system | |
| Ransijn et al. | A PLL-based 2.5-Gb/s GaAs clock and data regenerator IC | |
| US6917791B2 (en) | Polar loop transmitter | |
| US4193034A (en) | Radio receiver for FSK signals | |
| US4870382A (en) | High frequency lock detecting circuit | |
| JPS6143049A (ja) | ４相位相変調波の復調装置 | |
| JP2964573B2 (ja) | コスタスループ搬送波再生回路 | |
| JPS60186104A (ja) | 周波数変調検波装置 | |
| EP0083236B1 (en) | Carrier recovery circuit | |
| JP2950189B2 (ja) | ９０゜移相器 | |
| GB2172158A (en) | Phase corrector for zero-if radio receiver | |
| US4404428A (en) | Detector for sub signal of modulated AM stereophonic signal | |
| WO1985004536A1 (en) | Circuit and method for linearizing the output signal of a fm detector | |
| JP2513321B2 (ja) | ８相位相変調波の位相信号発生回路 | |
| KR950016112A (ko) | 디지탈 변복조기에 있어서 디지탈 주파수 에러검출/보정방법 및 회로 | |
| JP3291896B2 (ja) | 直交変復調回路 | |
| US4410979A (en) | Multiplexed signal receiver | |
| US4766391A (en) | Video demodulator system | |
| Gustrau et al. | Reducing the PLL noise bandwidth by a digital split-loop | |
| JPH0119282B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |