JPH0537239A - 信号検波回路 - Google Patents
信号検波回路Info
- Publication number
- JPH0537239A JPH0537239A JP18853991A JP18853991A JPH0537239A JP H0537239 A JPH0537239 A JP H0537239A JP 18853991 A JP18853991 A JP 18853991A JP 18853991 A JP18853991 A JP 18853991A JP H0537239 A JPH0537239 A JP H0537239A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- group
- generating means
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 部品のばらつきに強く容易にフィルタのＱを
高くでき、被検波信号中の所望の信号の周波数変動にも
追従可能な信号検波回路を提供することを目的とする。 【構成】 被検波信号中の所望の信号を、乗算器群３、
差動出力低域通過フィルタ群４、最大値検出手段５によ
り検出して取り出す信号検波回路。
高くでき、被検波信号中の所望の信号の周波数変動にも
追従可能な信号検波回路を提供することを目的とする。 【構成】 被検波信号中の所望の信号を、乗算器群３、
差動出力低域通過フィルタ群４、最大値検出手段５によ
り検出して取り出す信号検波回路。
Description
【０００１】
【産業上の利用分野】本発明は信号中の所望の周波数成
分を取り出す信号検波回路に関するものである。
分を取り出す信号検波回路に関するものである。
【０００２】
【従来の技術】多くの周波数成分が混在する信号中から
所望の周波数の信号を検波する従来の技術の一例を図面
を参照しながら説明する。
所望の周波数の信号を検波する従来の技術の一例を図面
を参照しながら説明する。
【０００３】（図１１）は従来の信号検波回路の基本構
成図を示すものである。（図１１）において、１１０１
は帯域通過フィルタ、１１０２は振幅検波回路である。
成図を示すものである。（図１１）において、１１０１
は帯域通過フィルタ、１１０２は振幅検波回路である。
【０００４】（図１１）において、帯域通過フィルタ１
１０１は、被検波信号中の所望の周波数の信号に同調し
てその信号を抽出する働きをし、振幅検波回路は抽出し
た信号のレベルを出力する働きをする。
１０１は、被検波信号中の所望の周波数の信号に同調し
てその信号を抽出する働きをし、振幅検波回路は抽出し
た信号のレベルを出力する働きをする。
【０００５】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、帯域通過フィルタの帯域Ｑを上げにく
く、フィルタのばらつきが大きくなってしまい、何らか
の要因によって被検波信号中の所望の信号の周波数が変
化した場合に対応できず、ＩＣ化しにくいという問題点
を有していた。
うな構成では、帯域通過フィルタの帯域Ｑを上げにく
く、フィルタのばらつきが大きくなってしまい、何らか
の要因によって被検波信号中の所望の信号の周波数が変
化した場合に対応できず、ＩＣ化しにくいという問題点
を有していた。
【０００６】本発明は上記問題点に鑑み、部品のばらつ
きにつよく、容易にフィルタのＱを高くすることがで
き、所望の信号周波数の変動にも追従可能な信号検波回
路を提供することを目的とする。
きにつよく、容易にフィルタのＱを高くすることがで
き、所望の信号周波数の変動にも追従可能な信号検波回
路を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の信号検波回路は、クロック発生手段と、該
クロック発生手段の出力信号から被検波信号中の所望の
信号の周波数のｎ相の信号を発生するｎ相信号発生手段
と、該ｎ相信号発生手段からのｎ個の出力信号と被検波
信号との間で乗算演算を行う乗算器群と、該乗算器群か
らのｎ個の出力信号のそれぞれの低域成分を抜き出す差
動出力低域通過フィルタ群と、該差動出力低域通過フィ
ルタ群からの正相逆相ｎ組の出力の最大値を検出する最
大値検出手段とを有して構成したものである。
めに本発明の信号検波回路は、クロック発生手段と、該
クロック発生手段の出力信号から被検波信号中の所望の
信号の周波数のｎ相の信号を発生するｎ相信号発生手段
と、該ｎ相信号発生手段からのｎ個の出力信号と被検波
信号との間で乗算演算を行う乗算器群と、該乗算器群か
らのｎ個の出力信号のそれぞれの低域成分を抜き出す差
動出力低域通過フィルタ群と、該差動出力低域通過フィ
ルタ群からの正相逆相ｎ組の出力の最大値を検出する最
大値検出手段とを有して構成したものである。
【０００８】
【作用】本発明は上記した構成によって、従来の共振回
路よりなされる帯域通過フィルタをなくすことが可能
で、ばらつきに強く、また出力の低域通過フィルタで自
由に等価Ｑをあげられる。また、クロック発生手段を被
検波信号より被検波信号に同期したクロックを生成する
ＰＬＬ回路より構成することにより被検波信号中の所望
の信号の周波数の変動にも追従可能な信号検波回路とす
ることができる。また、エミッタ結合型トランジスタで
最大値を検出する構成にすることにより、さらにリップ
ル分を低減することができる。
路よりなされる帯域通過フィルタをなくすことが可能
で、ばらつきに強く、また出力の低域通過フィルタで自
由に等価Ｑをあげられる。また、クロック発生手段を被
検波信号より被検波信号に同期したクロックを生成する
ＰＬＬ回路より構成することにより被検波信号中の所望
の信号の周波数の変動にも追従可能な信号検波回路とす
ることができる。また、エミッタ結合型トランジスタで
最大値を検出する構成にすることにより、さらにリップ
ル分を低減することができる。
【０００９】
【実施例】以下本発明の第１の実施例の信号検波回路に
ついて、図面を参照しながら説明する。
ついて、図面を参照しながら説明する。
【００１０】（図１）は本発明の第１の実施例における
信号検波回路の構成図を示すものである。（図１）にお
いて、１はクロック発生手段、２はｎ相信号発生手段、
３は乗算器群、４は差動出力低域通過フィルタ群、５は
最大値検出手段である。
信号検波回路の構成図を示すものである。（図１）にお
いて、１はクロック発生手段、２はｎ相信号発生手段、
３は乗算器群、４は差動出力低域通過フィルタ群、５は
最大値検出手段である。
【００１１】以上のように構成された信号検波回路につ
いて、以下（図１）及び（図２）を用いてその動作を説
明する。
いて、以下（図１）及び（図２）を用いてその動作を説
明する。
【００１２】クロック発生手段１の出力からｎ相信号発
生手段２は被検波信号と略同じ周波数のｎ相の信号を出
力する。今、被検波信号の内、所望の信号の成分を、Ａ
1ＳＩＮ（ω1ｔ＋θ）、ｎ相信号発生手段の出力のひと
つをＳＩＮ（ω1ｔ＋φ）とすると、乗算回路群の対応
する乗算回路の出力は Ａ1ＳＩＮ（ω1ｔ＋θ）×ＳＩＮ（ω1ｔ＋φ） ＝−０．５Ａ1｛ＣＯＳ（２ω1ｔ＋θ＋φ）−ＣＯＳ（θーφ）｝ となる。このうち第１項は高い信号成分であり、次に接
続される差動出力低域通過フィルタ群４の対応する差動
出力低域通過フィルタで減衰される。したがって出力に
は被検波信号中の所望の信号成分の振幅Ａ1に比例し
た、±０．５Ａ1ＣＯＳ（θーφ）の直流信号が得られ
る。しかし、この信号は被検波信号中の所望の信号の位
相によってもレベルが変化してしまう為、所望の信号の
振幅を検出したことにはならない。しかし、各差動出力
低域通過フィルタの出力はｎ相信号発生手段２の出力の
位相に応じてそれぞれずれているので、そこでこの差動
出力低域通過フィルタの出力を最大値検出手段５に入力
することにより所望の信号の位相によるレベルの変動を
抑えることができる。
生手段２は被検波信号と略同じ周波数のｎ相の信号を出
力する。今、被検波信号の内、所望の信号の成分を、Ａ
1ＳＩＮ（ω1ｔ＋θ）、ｎ相信号発生手段の出力のひと
つをＳＩＮ（ω1ｔ＋φ）とすると、乗算回路群の対応
する乗算回路の出力は Ａ1ＳＩＮ（ω1ｔ＋θ）×ＳＩＮ（ω1ｔ＋φ） ＝−０．５Ａ1｛ＣＯＳ（２ω1ｔ＋θ＋φ）−ＣＯＳ（θーφ）｝ となる。このうち第１項は高い信号成分であり、次に接
続される差動出力低域通過フィルタ群４の対応する差動
出力低域通過フィルタで減衰される。したがって出力に
は被検波信号中の所望の信号成分の振幅Ａ1に比例し
た、±０．５Ａ1ＣＯＳ（θーφ）の直流信号が得られ
る。しかし、この信号は被検波信号中の所望の信号の位
相によってもレベルが変化してしまう為、所望の信号の
振幅を検出したことにはならない。しかし、各差動出力
低域通過フィルタの出力はｎ相信号発生手段２の出力の
位相に応じてそれぞれずれているので、そこでこの差動
出力低域通過フィルタの出力を最大値検出手段５に入力
することにより所望の信号の位相によるレベルの変動を
抑えることができる。
【００１３】（図２）は（図１）の動作波形図で、ｎ＝
３の場合の被検波信号中の所望の信号の位相に対する各
点の信号の様子を示す。２０１〜２０６は差動出力低域
通過フィルタ群４の正相逆相の出力、２０７は最大値検
出回路５の出力であり、この出力がすなわち所望の信号
の検波信号になる。この振幅出力はリップル変動分を持
つが、ｎ＝３の場合は約１．１ｄＢの出力変動、ｎ＝４
の場合は約０．７ｄＢの出力変動に抑えることができ、
要求される仕様に応じて、ｎを選択すればよい。
３の場合の被検波信号中の所望の信号の位相に対する各
点の信号の様子を示す。２０１〜２０６は差動出力低域
通過フィルタ群４の正相逆相の出力、２０７は最大値検
出回路５の出力であり、この出力がすなわち所望の信号
の検波信号になる。この振幅出力はリップル変動分を持
つが、ｎ＝３の場合は約１．１ｄＢの出力変動、ｎ＝４
の場合は約０．７ｄＢの出力変動に抑えることができ、
要求される仕様に応じて、ｎを選択すればよい。
【００１４】以上のように本実施例によれば、クロック
発生手段と、該クロック発生手段の出力信号から被検波
信号中の所望の信号の周波数のｎ相の信号を発生するｎ
相信号発生手段と、該ｎ相信号発生手段からのｎ個の出
力信号と再生信号との間で乗算演算を行う乗算器群と、
該乗算器群からのｎ個の出力信号のそれぞれの低域成分
を抜き出す差動出力低域通過フィルタ群と、該差動出力
低域通過フィルタ群からの正相逆相ｎ組の出力の最大値
を検出する最大値検出手段を具備することにより、差動
出力低域通過フィルタのカットオフ周波数により決まる
等価な帯域通過フィルタを実現しているため、フィルタ
のばらつきが少なく、また回路のＱを上げ易く、ＩＣ化
しやすくすることができる。
発生手段と、該クロック発生手段の出力信号から被検波
信号中の所望の信号の周波数のｎ相の信号を発生するｎ
相信号発生手段と、該ｎ相信号発生手段からのｎ個の出
力信号と再生信号との間で乗算演算を行う乗算器群と、
該乗算器群からのｎ個の出力信号のそれぞれの低域成分
を抜き出す差動出力低域通過フィルタ群と、該差動出力
低域通過フィルタ群からの正相逆相ｎ組の出力の最大値
を検出する最大値検出手段を具備することにより、差動
出力低域通過フィルタのカットオフ周波数により決まる
等価な帯域通過フィルタを実現しているため、フィルタ
のばらつきが少なく、また回路のＱを上げ易く、ＩＣ化
しやすくすることができる。
【００１５】以下本発明の第２の実施例について図面を
参照しながら説明する。（図３）は本発明の第２の実施
例における信号検波回路の構成図である。（図３）にお
いて、３０１は低域通過フィルタ群、３０２は絶対値回
路群である。本実施例は、第１の実施例において差動出
力していた低域通過フィルタ群４を、通常の低域通過フ
ィルタ群３０１に変更し、この低域通過フィルタ群３０
１からｎ個の出力を取り出し、各信号の絶対値を絶対値
回路群３０２によって生成し、それらの信号の最大値を
検波信号とする構成である。
参照しながら説明する。（図３）は本発明の第２の実施
例における信号検波回路の構成図である。（図３）にお
いて、３０１は低域通過フィルタ群、３０２は絶対値回
路群である。本実施例は、第１の実施例において差動出
力していた低域通過フィルタ群４を、通常の低域通過フ
ィルタ群３０１に変更し、この低域通過フィルタ群３０
１からｎ個の出力を取り出し、各信号の絶対値を絶対値
回路群３０２によって生成し、それらの信号の最大値を
検波信号とする構成である。
【００１６】（図４）は（図３）の動作波形図で、ｎ＝
３の場合の被検波信号中の所望の信号の位相に対する各
点の信号の様子を示す。４０１〜４０３は低域通過フィ
ルタ群３０１の出力が絶対値回路群３０２を通った後の
信号レベル、４０４は最大値検出手段５の出力である。
そしてこの出力がすなわち所望の信号の検波信号にな
る。第２の実施例の構成において得られる検波信号は、
第１の実施例の場合とまったく同じであり、本実施例の
特徴も第１の実施例の場合と同様になる。
３の場合の被検波信号中の所望の信号の位相に対する各
点の信号の様子を示す。４０１〜４０３は低域通過フィ
ルタ群３０１の出力が絶対値回路群３０２を通った後の
信号レベル、４０４は最大値検出手段５の出力である。
そしてこの出力がすなわち所望の信号の検波信号にな
る。第２の実施例の構成において得られる検波信号は、
第１の実施例の場合とまったく同じであり、本実施例の
特徴も第１の実施例の場合と同様になる。
【００１７】（図５）は本発明の第３の実施例を示す信
号検波回路の構成図である。（図５）において、５０１
は最大値回路群である。本実施例は、第１の実施例にお
いて差動出力低域通過フィルタ群４からｎ組の正相逆相
の出力を取り出し、各信号組での最大値を最大値回路群
５０１で生成し、それらの信号の総和を検波信号とする
構成である。
号検波回路の構成図である。（図５）において、５０１
は最大値回路群である。本実施例は、第１の実施例にお
いて差動出力低域通過フィルタ群４からｎ組の正相逆相
の出力を取り出し、各信号組での最大値を最大値回路群
５０１で生成し、それらの信号の総和を検波信号とする
構成である。
【００１８】（図６）は（図５）の動作波形図で、ｎ＝
３の場合の被検波信号中の所望の信号の位相に対する各
点の信号の様子を示す。６０１〜６０３は最大値回路群
５０１の出力、６０４は加算器５０２の出力であり、こ
の出力がすなわち所望の信号の検波信号になる。この振
幅出力もリップル変動分を持つが、その量は（図２）に
示す第１の実施例の動作波形図における量と同じにな
る。
３の場合の被検波信号中の所望の信号の位相に対する各
点の信号の様子を示す。６０１〜６０３は最大値回路群
５０１の出力、６０４は加算器５０２の出力であり、こ
の出力がすなわち所望の信号の検波信号になる。この振
幅出力もリップル変動分を持つが、その量は（図２）に
示す第１の実施例の動作波形図における量と同じにな
る。
【００１９】（図７）は本発明の第４の実施例を示す信
号検波回路の構成図である。これは第２の実施例におい
て最大値検出手段５を加算器５０２に置き換えた構成で
ある。本実施例における動作波形図は、（図６）に示す
ものと同様になる。
号検波回路の構成図である。これは第２の実施例におい
て最大値検出手段５を加算器５０２に置き換えた構成で
ある。本実施例における動作波形図は、（図６）に示す
ものと同様になる。
【００２０】（図８）は本発明の第５の実施例を示す信
号検波回路の構成図である。（図８）において、８０１
はＰＬＬ回路である。本実施例は、ｎ相信号発生手段２
に被検波信号中の所望の信号に同期した信号を送る為に
ＰＬＬ回路を用いたもので、同期検波における中心周波
数が所望の信号の周波数の変動に応じて追従する。した
がって、等価Ｑをより高く設定可能で、所望の信号の周
波数変動時にも安定な信号検波回路とすることができ
る。
号検波回路の構成図である。（図８）において、８０１
はＰＬＬ回路である。本実施例は、ｎ相信号発生手段２
に被検波信号中の所望の信号に同期した信号を送る為に
ＰＬＬ回路を用いたもので、同期検波における中心周波
数が所望の信号の周波数の変動に応じて追従する。した
がって、等価Ｑをより高く設定可能で、所望の信号の周
波数変動時にも安定な信号検波回路とすることができ
る。
【００２１】なお本実施例は、ＰＬＬ回路を（図１）に
示す第１の実施例の構成に組み込んだものであるが、第
２の実施例乃至第４の実施例の構成にも同様に組み込む
ことができる。
示す第１の実施例の構成に組み込んだものであるが、第
２の実施例乃至第４の実施例の構成にも同様に組み込む
ことができる。
【００２２】（図９）は本発明の第１の実施例における
信号検波回路の最大値検出手段５の一実施例を示す構成
図である。９０１はエミッタ結合型のＮＰＮトランジス
タ群、９０２は定電流源、９０３はトランジスタの駆動
電圧、９０４は入力端子群、９０５は出力端子である。
（図１０）はｎ＝２のときの動作を説明するための波形
図である。以下に（図９）及び（図１０）を参照してそ
の動作を説明する。
信号検波回路の最大値検出手段５の一実施例を示す構成
図である。９０１はエミッタ結合型のＮＰＮトランジス
タ群、９０２は定電流源、９０３はトランジスタの駆動
電圧、９０４は入力端子群、９０５は出力端子である。
（図１０）はｎ＝２のときの動作を説明するための波形
図である。以下に（図９）及び（図１０）を参照してそ
の動作を説明する。
【００２３】ＮＰＮトランジスタ＝９１１，９１２，９
１３，９１４にそれぞれＶ1+，Ｖ1-，Ｖ2+，Ｖ2-が入力
されている場合を考える。
１３，９１４にそれぞれＶ1+，Ｖ1-，Ｖ2+，Ｖ2-が入力
されている場合を考える。
【００２４】θ＝θ1のときは、ＮＰＮトランジスタ９
１１だけが導通状態である。したがってそのときの出力
ＶOはＶ1−ｋＴ／ｑ・ｌｎ（ＩO／ＩS）となる。具体的
に定数 ｋＴ／ｑ＝０．０２６［Ｖ］、ＩO＝５０［μ
Ａ］、ＩS＝２．２×１０-16［Ａ］を代入すると、ＶO
＝Ｖ1−０．６７９９［Ｖ］である。
１１だけが導通状態である。したがってそのときの出力
ＶOはＶ1−ｋＴ／ｑ・ｌｎ（ＩO／ＩS）となる。具体的
に定数 ｋＴ／ｑ＝０．０２６［Ｖ］、ＩO＝５０［μ
Ａ］、ＩS＝２．２×１０-16［Ａ］を代入すると、ＶO
＝Ｖ1−０．６７９９［Ｖ］である。
【００２５】またθ＝θ3のときは、ＮＰＮトランジス
タ９１３だけが導通状態である。したがってそのときの
出力ＶOはＶ2−ｋＴ／ｑ・ｌｎ（Ｉ0／ＩS）となる。同
様に定数を代入すると、ＶO＝Ｖ2−０．６７９９［Ｖ］
である。
タ９１３だけが導通状態である。したがってそのときの
出力ＶOはＶ2−ｋＴ／ｑ・ｌｎ（Ｉ0／ＩS）となる。同
様に定数を代入すると、ＶO＝Ｖ2−０．６７９９［Ｖ］
である。
【００２６】一方、θ＝θ2のときはＶ1＝Ｖ2で、ＮＰ
Ｎトランジスタ９１１，９１３が導通状態となり、それ
ぞれのエミッタ電流がＩ0／２になる。そのときの出力
ＶOはＶ1−ｋＴ／ｑ・ｌｎ（Ｉ0／２／ＩS）またはＶ2
−ｋＴ／ｑ・ｌｎ（Ｉ0／２／ＩS）であり、θ＝θ1、
θ3のときに比べ、ＶBEがΔＶだけ下がる。θ1＜θ＜θ
3ではＩ0がそれぞれＮＰＮトランジスタ９１１，９１３
のエミッタ電流として分配され、ＶBEがθ＝θ1＝θ3の
ときに比べ小さくなる。結果として出力ＶOは（図１
０）の実線で示されるようにリップル分が改善された波
形となる。ここで実際にΔＶを求めると、ΔＶ＝ｋＴ／
ｑ・ｌｎ（Ｉ0／ＩS）−ｋＴ／ｑ・ｌｎ（Ｉ 0／２／
ＩS）＝１８．０ｍＶとなる。この例では、最大値検出
回路をエミッタ結合したＮＰＮトランジスタで構成する
ことにより、出力信号リップル分のｐｐ値を１８．０ｍ
Ｖ低減することができるを示している。
Ｎトランジスタ９１１，９１３が導通状態となり、それ
ぞれのエミッタ電流がＩ0／２になる。そのときの出力
ＶOはＶ1−ｋＴ／ｑ・ｌｎ（Ｉ0／２／ＩS）またはＶ2
−ｋＴ／ｑ・ｌｎ（Ｉ0／２／ＩS）であり、θ＝θ1、
θ3のときに比べ、ＶBEがΔＶだけ下がる。θ1＜θ＜θ
3ではＩ0がそれぞれＮＰＮトランジスタ９１１，９１３
のエミッタ電流として分配され、ＶBEがθ＝θ1＝θ3の
ときに比べ小さくなる。結果として出力ＶOは（図１
０）の実線で示されるようにリップル分が改善された波
形となる。ここで実際にΔＶを求めると、ΔＶ＝ｋＴ／
ｑ・ｌｎ（Ｉ0／ＩS）−ｋＴ／ｑ・ｌｎ（Ｉ 0／２／
ＩS）＝１８．０ｍＶとなる。この例では、最大値検出
回路をエミッタ結合したＮＰＮトランジスタで構成する
ことにより、出力信号リップル分のｐｐ値を１８．０ｍ
Ｖ低減することができるを示している。
【００２７】なお（図９）に示す実施例は、第２の実施
例における最大値検出手段５にもそのまま適用すること
ができ、この最大値検出手段における動作も、（図１
０）で述べたものと同様になる。
例における最大値検出手段５にもそのまま適用すること
ができ、この最大値検出手段における動作も、（図１
０）で述べたものと同様になる。
【００２８】なお、第１乃至第４の実施例において、各
相間の位相は正確に等間隔である必要はない。
相間の位相は正確に等間隔である必要はない。
【００２９】また、第１の実施例及び第３の実施例では
低域通過フィルタ４を差動出力するように構成したが、
もちろん乗算器群を差動出力するように構成してもよ
い。
低域通過フィルタ４を差動出力するように構成したが、
もちろん乗算器群を差動出力するように構成してもよ
い。
【００３０】また、第１の実施例及び第２の実施例の最
大値検出手段５において、入力信号中の最大値を求める
過程、構成についてはどのようなものでも良い。
大値検出手段５において、入力信号中の最大値を求める
過程、構成についてはどのようなものでも良い。
【００３１】また第５の実施例において、ＰＬＬ回路の
出力信号は、その周波数のみが被検波信号中の所望の信
号と一致しておればよく、位相は異なっていてもよいの
で、被検波信号中に他の同期信号があれば、その同期信
号を逓倍あるいは分周することによって所望の信号の周
波数と一致する信号が得られれば良い。
出力信号は、その周波数のみが被検波信号中の所望の信
号と一致しておればよく、位相は異なっていてもよいの
で、被検波信号中に他の同期信号があれば、その同期信
号を逓倍あるいは分周することによって所望の信号の周
波数と一致する信号が得られれば良い。
【００３２】
【発明の効果】以上のように本発明は、クロック発生手
段と、該クロック発生手段の出力信号から被検波信号中
の所望の信号周波数のｎ相の信号を発生するｎ相信号発
生手段と、該ｎ相信号発生手段からのｎ個の出力信号と
被検波信号との間で乗算演算を行う乗算器群と、該乗算
器群からのｎ個の出力信号のそれぞれの低域成分を抜き
出す差動出力低域通過フィルタ群と、該差動出力低域通
過フィルタ群からの正相逆相ｎ組の出力の最大値を検出
する最大値検出手段とを備えることにより、従来の共振
回路よりなされる帯域通過フィルタをなくすことが可能
で、ばらつきに強く、また出力の低域通過フィルタで自
由に等価Ｑをあげることができる。
段と、該クロック発生手段の出力信号から被検波信号中
の所望の信号周波数のｎ相の信号を発生するｎ相信号発
生手段と、該ｎ相信号発生手段からのｎ個の出力信号と
被検波信号との間で乗算演算を行う乗算器群と、該乗算
器群からのｎ個の出力信号のそれぞれの低域成分を抜き
出す差動出力低域通過フィルタ群と、該差動出力低域通
過フィルタ群からの正相逆相ｎ組の出力の最大値を検出
する最大値検出手段とを備えることにより、従来の共振
回路よりなされる帯域通過フィルタをなくすことが可能
で、ばらつきに強く、また出力の低域通過フィルタで自
由に等価Ｑをあげることができる。
【図１】本発明の第１の実施例における信号検波回路の
構成図である。
構成図である。
【図２】第１の実施例における動作波形図である。
【図３】本発明の第２の実施例における信号検波回路の
構成図である。
構成図である。
【図４】第２の実施例における動作波形図である。
【図５】本発明の第３の実施例を示す信号検波回路の構
成図である。
成図である。
【図６】第３の実施例における動作波形図である。
【図７】本発明の第４の実施例を示す信号検波回路の構
成図である。
成図である。
【図８】本発明の第５の実施例を示す信号検波回路の構
成図である。
成図である。
【図９】本発明の第１の実施例の信号検波回路における
最大値検出手段の実施例の構成図である。
最大値検出手段の実施例の構成図である。
【図１０】本発明の第１の実施例の信号検波回路におけ
る最大値検出手段の実施例の動作波形図である。
る最大値検出手段の実施例の動作波形図である。
【図１１】従来の信号検波回路の基本構成図を示すもの
である。
である。
１ クロック発生手段
２ ｎ相信号発生手段
３ 乗算器群
４ 差動出力低域通過フィルタ群
５ 最大値検出手段
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 後藤 誠
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
Claims (7)
- 【請求項１】 クロック発生手段と、該クロック発生手
段の出力信号から被検波信号中の所望の信号の周波数の
ｎ相の信号を発生するｎ相信号発生手段と、該ｎ相信号
発生手段からのｎ個の出力信号と該被検波信号との間で
乗算演算を行う乗算器群と、該乗算器群からのｎ個の出
力信号のそれぞれの低域成分を抜き出す差動出力低域通
過フィルタ群と、該差動出力低域通過フィルタ群からの
正相逆相ｎ組の出力の最大値を検出する最大値検出手段
とを具備したことを特徴とする信号検波回路。 - 【請求項２】 クロック発生手段と、該クロック発生手
段の出力信号から被検波信号中の所望の信号の周波数の
ｎ相の信号を発生するｎ相信号発生手段と、該ｎ相信号
発生手段からのｎ個の出力信号と該被検波信号との間で
乗算演算を行う乗算器群と、該乗算器群からのｎ個の出
力信号のそれぞれの低域成分を抜き出す低域通過フィル
タ群と、該低域通過フィルタ群からのｎ個の出力のそれ
ぞれの絶対値を検出する絶対値回路群と、該絶対値回路
群の出力の最大値を検出する最大値検出手段とを具備し
たことを特徴とする信号検波回路。 - 【請求項３】 クロック発生手段と、該クロック発生手
段の出力信号から被検波信号中の所望の信号の周波数の
ｎ相の信号を発生するｎ相信号発生手段と、該ｎ相信号
発生手段からのｎ個の出力信号と該被検波信号との間で
乗算演算を行う乗算器群と、該乗算器群からのｎ個の出
力信号のそれぞれの低域成分を抜き出す差動出力低域通
過フィルタ群と、該差動出力低域通過フィルタ群からの
正相逆相ｎ組の出力の各組の最大値を検出する最大値回
路群と、該最大値回路群からのｎ個の信号の総和を求め
る加算器とを具備したことを特徴とする信号検波回路。 - 【請求項４】 クロック発生手段と、該クロック発生手
段の出力信号から被検波信号中の所望の信号の周波数の
ｎ相の信号を発生するｎ相信号発生手段と、該ｎ相信号
発生手段からのｎ個の出力信号と該被検波信号との間で
乗算演算を行う乗算器群と、該乗算器群からのｎ個の出
力信号のそれぞれの低域成分を抜き出す低域通過フィル
タ群と、該低域通過フィルタ群からのｎ個の出力信号の
それぞれの絶対値を検出する絶対値回路群と、該絶対値
回路群からの出力の総和を求める加算器とを具備したこ
とを特徴とする信号検波回路。 - 【請求項５】 クロック発生手段は被検波信号より該被
検波信号中の所望の信号に同期したクロックを生成する
ＰＬＬ回路よりなることを特徴とする請求項１から請求
項４のいずれかに記載の信号検波回路。 - 【請求項６】 最大値検出手段は、差動出力低域通過フ
ィルタ群からの正相逆相ｎ組の出力を、エミッタを共通
接続された２ｎ個のＮＰＮトランジスタ群の各ベースに
入力し出力を該エミッタ側から取り出すことを特徴とす
る請求項１記載の信号検波回路。 - 【請求項７】 最大値検出手段は、絶対値回路群からの
ｎ個の出力を、エミッタを共通接続されたｎ個のＮＰＮ
トランジスタ群の各ベースに入力し出力を該エミッタ側
から取り出すことを特徴とする請求項２記載の信号検波
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18853991A JPH0537239A (ja) | 1991-07-29 | 1991-07-29 | 信号検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18853991A JPH0537239A (ja) | 1991-07-29 | 1991-07-29 | 信号検波回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0537239A true JPH0537239A (ja) | 1993-02-12 |
Family
ID=16225478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18853991A Pending JPH0537239A (ja) | 1991-07-29 | 1991-07-29 | 信号検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0537239A (ja) |
-
1991
- 1991-07-29 JP JP18853991A patent/JPH0537239A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1992011704A1 (en) | Apparatus and method for generating quadrature signals | |
| US6714025B2 (en) | Method and apparatus for synchronous demodulation of multiply modulated signals | |
| JPS6113644B2 (ja) | ||
| KR960012797B1 (ko) | 스테레오 디코더 장치 | |
| US4054839A (en) | Balanced synchronous detector circuit | |
| JPH0537239A (ja) | 信号検波回路 | |
| JPH0537238A (ja) | 信号検波回路 | |
| JPH0557781B2 (ja) | ||
| US4429239A (en) | Combined phase detector and low pass filter | |
| JPH0158893B2 (ja) | ||
| JP2808927B2 (ja) | 周波数ディスクリミネータ | |
| JPH0583311A (ja) | 位相同期検出回路 | |
| JPS643084B2 (ja) | ||
| JP2602484Y2 (ja) | Ｆｍステレオ復調用ｐｌｌ回路 | |
| JP2752812B2 (ja) | ステレオ復調装置 | |
| JPH0323708Y2 (ja) | ||
| JPH0998067A (ja) | ９０度移相器 | |
| JP2752813B2 (ja) | ステレオ復調装置 | |
| JPS643083B2 (ja) | ||
| JP2711343B2 (ja) | パイロット信号除去回路 | |
| JPS5816652B2 (ja) | ジユシンキ | |
| JPS6121856Y2 (ja) | ||
| JPS6250905B2 (ja) | ||
| JPH02192208A (ja) | Ｆｍ検波回路 | |
| JPS6271319A (ja) | 電圧制御発振器 |