JPH0537238A - 信号検波回路 - Google Patents
信号検波回路Info
- Publication number
- JPH0537238A JPH0537238A JP18853891A JP18853891A JPH0537238A JP H0537238 A JPH0537238 A JP H0537238A JP 18853891 A JP18853891 A JP 18853891A JP 18853891 A JP18853891 A JP 18853891A JP H0537238 A JPH0537238 A JP H0537238A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- maximum value
- phase
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 部品のばらつきに強く容易にフィルタのＱを
高くでき、被検波信号中の所望の信号の周波数変動にも
追従可能な信号検波回路を提供することを目的とする。 【構成】 被検波信号中の所望の信号を乗算器群３、差
動出力低域通過フィルタ群４、最大値回路群５、加算器
６、アッテネータ７、最大値検出手段８により検出して
取り出す信号検波回路。
高くでき、被検波信号中の所望の信号の周波数変動にも
追従可能な信号検波回路を提供することを目的とする。 【構成】 被検波信号中の所望の信号を乗算器群３、差
動出力低域通過フィルタ群４、最大値回路群５、加算器
６、アッテネータ７、最大値検出手段８により検出して
取り出す信号検波回路。
Description
【０００１】
【産業上の利用分野】本発明は、信号中の所望の周波数
成分を取り出す信号検波回路に関するものである。
成分を取り出す信号検波回路に関するものである。
【０００２】
【従来の技術】多くの周波数成分が混在する信号中から
所望の周波数の信号を検波する従来の技術の一例を図面
を参照しながら説明する。
所望の周波数の信号を検波する従来の技術の一例を図面
を参照しながら説明する。
【０００３】（図１２）は従来の信号検波回路の基本構
成図を示すものである。（図１２）において、１２０１
は帯域通過フィルタ、１２０２は振幅検波回路である。
成図を示すものである。（図１２）において、１２０１
は帯域通過フィルタ、１２０２は振幅検波回路である。
【０００４】（図１２）において、帯域通過フィルタ
は、被検波信号中の所望の周波数の信号に同調してその
信号を抽出する働きをし、振幅検波回路は抽出した信号
のレベルを出力する働きをする。
は、被検波信号中の所望の周波数の信号に同調してその
信号を抽出する働きをし、振幅検波回路は抽出した信号
のレベルを出力する働きをする。
【０００５】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、帯域通過フィルタの帯域Ｑを上げにく
く、フィルタのばらつきが大きくなってしまい、何らか
の要因によって被検波信号中の所望の信号の周波数が変
化した場合に対応できず、ＩＣ化しにくいという問題点
を有していた。
うな構成では、帯域通過フィルタの帯域Ｑを上げにく
く、フィルタのばらつきが大きくなってしまい、何らか
の要因によって被検波信号中の所望の信号の周波数が変
化した場合に対応できず、ＩＣ化しにくいという問題点
を有していた。
【０００６】本発明は上記問題点に鑑み、部品のばらつ
きにつよく、容易にフィルタのＱを高くすることがで
き、所望の信号周波数の変動にも追従可能な信号検波回
路を提供することを目的とする。
きにつよく、容易にフィルタのＱを高くすることがで
き、所望の信号周波数の変動にも追従可能な信号検波回
路を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の信号検波回路は、クロック発生手段と、該
クロック発生手段の出力信号から被検波信号中の所望の
信号の周波数のｎ相（ただしｎは偶整数）の信号を発生
するｎ相信号発生手段と、該ｎ相信号発生手段からのｎ
個の出力信号と該被検波信号との間で乗算演算を行う乗
算器群と、該乗算器群からのｎ個の出力信号のそれぞれ
の低域成分を抜き出す差動出力低域通過フィルタ群と、
該差動出力低域通過フィルタ群からの正相逆相ｎ組の出
力の各組の最大値を検出する最大値回路群と、該最大値
回路群からの出力の総和を求める加算器と、該加算器の
出力を１／Ａ倍するアッテネータと、該最大値回路群と
該アッテネータの出力の内の最大値を求める最大値検出
手段とを備えたものである。
めに本発明の信号検波回路は、クロック発生手段と、該
クロック発生手段の出力信号から被検波信号中の所望の
信号の周波数のｎ相（ただしｎは偶整数）の信号を発生
するｎ相信号発生手段と、該ｎ相信号発生手段からのｎ
個の出力信号と該被検波信号との間で乗算演算を行う乗
算器群と、該乗算器群からのｎ個の出力信号のそれぞれ
の低域成分を抜き出す差動出力低域通過フィルタ群と、
該差動出力低域通過フィルタ群からの正相逆相ｎ組の出
力の各組の最大値を検出する最大値回路群と、該最大値
回路群からの出力の総和を求める加算器と、該加算器の
出力を１／Ａ倍するアッテネータと、該最大値回路群と
該アッテネータの出力の内の最大値を求める最大値検出
手段とを備えたものである。
【０００８】
【作用】本発明は上記した構成によって、従来の共振回
路よりなされる帯域通過フィルタをなくすことが可能
で、ばらつきに強く、また出力の低域通過フィルタで自
由に等価Ｑをあげることができる。また、クロック発生
手段を被検波信号より被検波信号に同期したクロックを
生成するＰＬＬ回路より構成することにより、被検波信
号中の所望の信号の周波数の変動にも追従可能な信号検
波回路とすることができる。また、エミッタ結合型トラ
ンジスタで最大値を検出する構成にすることにより、さ
らにリップル分を低減することができる。
路よりなされる帯域通過フィルタをなくすことが可能
で、ばらつきに強く、また出力の低域通過フィルタで自
由に等価Ｑをあげることができる。また、クロック発生
手段を被検波信号より被検波信号に同期したクロックを
生成するＰＬＬ回路より構成することにより、被検波信
号中の所望の信号の周波数の変動にも追従可能な信号検
波回路とすることができる。また、エミッタ結合型トラ
ンジスタで最大値を検出する構成にすることにより、さ
らにリップル分を低減することができる。
【０００９】
【実施例】以下本発明の第１の実施例の信号検波回路に
ついて、図面を参照しながら説明する。
ついて、図面を参照しながら説明する。
【００１０】（図１）は本発明の第１の実施例における
信号検波回路の構成図を示すものである。（図１）にお
いて、１はクロック発生手段、２はｎ相信号発生手段、
３は乗算器群、４は差動出力低域通過フィルタ群、５は
最大値回路群、６は加算器、７はアッテネータ、８は最
大値検出手段である。
信号検波回路の構成図を示すものである。（図１）にお
いて、１はクロック発生手段、２はｎ相信号発生手段、
３は乗算器群、４は差動出力低域通過フィルタ群、５は
最大値回路群、６は加算器、７はアッテネータ、８は最
大値検出手段である。
【００１１】以上のように構成された信号検波回路につ
いて、以下（図１）及び（図２）を用いてその動作を説
明する。
いて、以下（図１）及び（図２）を用いてその動作を説
明する。
【００１２】クロック発生手段１の出力からｎ相信号発
生手段２は被検波信号と略同じ周波数のｎ相の信号を出
力する。今、被検波信号の内、所望の信号の成分をＡ1
ＳＩＮ（ω1ｔ＋θ）、ｎ相信号発生手段２の出力のひ
とつをＳＩＮ（ω1ｔ＋φ）とすると、乗算器群３の対
応する乗算回路の出力は Ａ1ＳＩＮ（ω1ｔ＋θ）×ＳＩＮ（ω1ｔ＋φ） ＝ー０．５Ａ1｛ＣＯＳ（２ω1ｔ＋θ＋φ）ーＣＯＳ（θーφ）｝ となる。このうち第１項は高い信号成分であり、次に接
続される差動出力低域通過フィルタ群４の対応する差動
出力低域通過フィルタで減衰される。したがって出力に
は被検波信号中の所望の信号成分の振幅Ａ1に比例した
±０．５Ａ1ＣＯＳ（θーφ）の直流信号が得られ
る。
生手段２は被検波信号と略同じ周波数のｎ相の信号を出
力する。今、被検波信号の内、所望の信号の成分をＡ1
ＳＩＮ（ω1ｔ＋θ）、ｎ相信号発生手段２の出力のひ
とつをＳＩＮ（ω1ｔ＋φ）とすると、乗算器群３の対
応する乗算回路の出力は Ａ1ＳＩＮ（ω1ｔ＋θ）×ＳＩＮ（ω1ｔ＋φ） ＝ー０．５Ａ1｛ＣＯＳ（２ω1ｔ＋θ＋φ）ーＣＯＳ（θーφ）｝ となる。このうち第１項は高い信号成分であり、次に接
続される差動出力低域通過フィルタ群４の対応する差動
出力低域通過フィルタで減衰される。したがって出力に
は被検波信号中の所望の信号成分の振幅Ａ1に比例した
±０．５Ａ1ＣＯＳ（θーφ）の直流信号が得られ
る。
【００１３】しかし、この信号は被検波信号中の所望の
信号の位相によってもレベルが変化してしまう為、所望
の信号の振幅を検出したことにはならない。しかし、各
差動出力低域通過フィルタの出力はｎ相信号発生手段２
の出力の位相に応じてそれぞれずれているので、まずこ
の差動出力低域通過フィルタのｎ組の出力の各組の最大
値を最大値回路群５によって求める。次にこの最大値回
路群５の出力の総和を加算器６によって求め、その出力
の１／Ａ倍をアッテネータ７によって出力する。そして
このアッテネータ７の出力と最大値回路群５の出力の内
の最大値を最大値検出手段８によって求めることにより
所望の信号の位相によるレベルの変動を抑えることがで
きる。
信号の位相によってもレベルが変化してしまう為、所望
の信号の振幅を検出したことにはならない。しかし、各
差動出力低域通過フィルタの出力はｎ相信号発生手段２
の出力の位相に応じてそれぞれずれているので、まずこ
の差動出力低域通過フィルタのｎ組の出力の各組の最大
値を最大値回路群５によって求める。次にこの最大値回
路群５の出力の総和を加算器６によって求め、その出力
の１／Ａ倍をアッテネータ７によって出力する。そして
このアッテネータ７の出力と最大値回路群５の出力の内
の最大値を最大値検出手段８によって求めることにより
所望の信号の位相によるレベルの変動を抑えることがで
きる。
【００１４】（図２）は（図１）の動作波形図で、ｎ＝
２の場合の被検波信号中の所望の信号の位相に対する各
点の信号の様子を示す。２０１，２０２は最大値回路群
５の出力、２０３は最大値回路群５の出力の総和を求め
たものを１／Ａ倍した信号である。最終の検波出力のリ
ップル変動を最小にするためには、２０１，２０２，２
０３の信号レベルを同じにする必要があり、そのためｎ
＝２の場合には、アッテネータの定数Ａを２の平方根と
すればよい。２０４は、この２０１〜２０３までの信号
レベルの最大値を求めたものであり、この出力がすなわ
ち所望の信号の検波信号になる。この振幅出力はリップ
ル変動分を持つが、ｎ＝２の場合は約０．７ｄＢの出力
変動に抑えることができ、要求される仕様に応じて、ｎ
を選択すればよい。
２の場合の被検波信号中の所望の信号の位相に対する各
点の信号の様子を示す。２０１，２０２は最大値回路群
５の出力、２０３は最大値回路群５の出力の総和を求め
たものを１／Ａ倍した信号である。最終の検波出力のリ
ップル変動を最小にするためには、２０１，２０２，２
０３の信号レベルを同じにする必要があり、そのためｎ
＝２の場合には、アッテネータの定数Ａを２の平方根と
すればよい。２０４は、この２０１〜２０３までの信号
レベルの最大値を求めたものであり、この出力がすなわ
ち所望の信号の検波信号になる。この振幅出力はリップ
ル変動分を持つが、ｎ＝２の場合は約０．７ｄＢの出力
変動に抑えることができ、要求される仕様に応じて、ｎ
を選択すればよい。
【００１５】以上のように本実施例によれば、クロック
発生手段と、該クロック発生手段の出力信号から被検波
信号中の所望の信号の周波数のｎ相（ただしｎは偶整
数）の信号を発生するｎ相信号発生手段と、該ｎ相信号
発生手段からのｎ個の出力信号と該被検波信号との間で
乗算演算を行う乗算器群と、該乗算器群からのｎ個の出
力信号のそれぞれの低域成分を抜き出す差動出力低域通
過フィルタ群と、該差動出力低域通過フィルタ群からの
正相逆相ｎ組の出力の各組の最大値を検出する最大値回
路群と、該最大値回路群からの出力の総和を求める加算
器と、該加算器の出力を１／Ａ倍するアッテネータと、
該最大値回路群と該アッテネータの出力の内の最大値を
求める最大値検出手段を具備することにより、差動出力
低域通過フィルタのカットオフ周波数により決まる等価
な帯域通過フィルタを実現しているため、フィルタのば
らつきが少なく、また回路のＱを上げ易く、ＩＣ化しや
すくすることができる。
発生手段と、該クロック発生手段の出力信号から被検波
信号中の所望の信号の周波数のｎ相（ただしｎは偶整
数）の信号を発生するｎ相信号発生手段と、該ｎ相信号
発生手段からのｎ個の出力信号と該被検波信号との間で
乗算演算を行う乗算器群と、該乗算器群からのｎ個の出
力信号のそれぞれの低域成分を抜き出す差動出力低域通
過フィルタ群と、該差動出力低域通過フィルタ群からの
正相逆相ｎ組の出力の各組の最大値を検出する最大値回
路群と、該最大値回路群からの出力の総和を求める加算
器と、該加算器の出力を１／Ａ倍するアッテネータと、
該最大値回路群と該アッテネータの出力の内の最大値を
求める最大値検出手段を具備することにより、差動出力
低域通過フィルタのカットオフ周波数により決まる等価
な帯域通過フィルタを実現しているため、フィルタのば
らつきが少なく、また回路のＱを上げ易く、ＩＣ化しや
すくすることができる。
【００１６】以下本発明の第２の実施例について図面を
参照しながら説明する。（図３）は本発明の第２の実施
例における信号検波回路の構成図である。これは第１の
実施例において最大値検出手段８に、差動出力低域通過
フィルタ群４の出力とアッテネータ７の出力を入力する
構成である。
参照しながら説明する。（図３）は本発明の第２の実施
例における信号検波回路の構成図である。これは第１の
実施例において最大値検出手段８に、差動出力低域通過
フィルタ群４の出力とアッテネータ７の出力を入力する
構成である。
【００１７】本実施例における動作波形図は（図２）と
同様になる。（図４）は本発明の第３の実施例を示す信
号検波回路の構成図である。（図４）において、４０１
は低域通過フィルタ群、４０２は絶対値回路群である。
本実施例は第１の実施例において差動出力低域通過フィ
ルタ群４を通常の低域通過フィルタ群に、最大値回路群
５を絶対値回路群４０２に置き換えた構成であり、その
動作は第１の実施例とほぼ同様である。
同様になる。（図４）は本発明の第３の実施例を示す信
号検波回路の構成図である。（図４）において、４０１
は低域通過フィルタ群、４０２は絶対値回路群である。
本実施例は第１の実施例において差動出力低域通過フィ
ルタ群４を通常の低域通過フィルタ群に、最大値回路群
５を絶対値回路群４０２に置き換えた構成であり、その
動作は第１の実施例とほぼ同様である。
【００１８】本実施例における動作波形図も（図２）と
同様になる。（図５）は本発明の第４の実施例を示す信
号検波回路の構成図である。（図５）において、５０１
は第１の加算器、５０２は第２の加算器である。本実施
例は、第１の実施例において最大値回路群５の出力の最
大値と、最大値回路群５の出力の総和の１／Ａ倍（Ａ＝
２の平方根）との和を第２の加算器５０２でとることに
よって、検波信号の位相による変動を抑える構成であ
る。
同様になる。（図５）は本発明の第４の実施例を示す信
号検波回路の構成図である。（図５）において、５０１
は第１の加算器、５０２は第２の加算器である。本実施
例は、第１の実施例において最大値回路群５の出力の最
大値と、最大値回路群５の出力の総和の１／Ａ倍（Ａ＝
２の平方根）との和を第２の加算器５０２でとることに
よって、検波信号の位相による変動を抑える構成であ
る。
【００１９】（図６）は（図５）の動作波形図で、ｎ＝
２の場合の被検波信号中の所望の信号の位相に対する各
点の信号の様子を示す。（図６）において、６０１〜６
０２は最大値回路群５の出力、６０３は最大値検出手段
８の出力であり、６０４はアッテネータ７の出力であ
り、６０５は６０３と６０４の和である。この出力６０
５がすなわち所望の信号の検波信号になる。この振幅出
力もリップル変動分を持つが、その量は（図２）に示す
第１の実施例の動作波形図における量と同じになる。
２の場合の被検波信号中の所望の信号の位相に対する各
点の信号の様子を示す。（図６）において、６０１〜６
０２は最大値回路群５の出力、６０３は最大値検出手段
８の出力であり、６０４はアッテネータ７の出力であ
り、６０５は６０３と６０４の和である。この出力６０
５がすなわち所望の信号の検波信号になる。この振幅出
力もリップル変動分を持つが、その量は（図２）に示す
第１の実施例の動作波形図における量と同じになる。
【００２０】（図７）は本発明の第５の実施例を示す信
号検波回路の構成図である。これは第４の実施例におい
て最大値検出手段８に、差動出力低域フィルタ群４の出
力を入力する構成である。
号検波回路の構成図である。これは第４の実施例におい
て最大値検出手段８に、差動出力低域フィルタ群４の出
力を入力する構成である。
【００２１】本実施例における動作波形図は、（図６）
に示すものと同様になる。（図８）は本発明の第６の実
施例を示す信号検波回路の構成図である。本実施例は、
実施例４において差動出力低域通過フィルタ群４を低域
通過フィルタ群４０１に、最大値回路群５を絶対値回路
群４０２に置き換えた構成になっている。
に示すものと同様になる。（図８）は本発明の第６の実
施例を示す信号検波回路の構成図である。本実施例は、
実施例４において差動出力低域通過フィルタ群４を低域
通過フィルタ群４０１に、最大値回路群５を絶対値回路
群４０２に置き換えた構成になっている。
【００２２】本実施例における動作波形図は、（図６）
に示すものと同様になる。（図９）は本発明の第７の実
施例を示す信号検波回路の構成図である。（図９）にお
いて、９０１はＰＬＬ回路である。本実施例は、ｎ相信
号発生手段２に被検波信号中の所望の信号に同期した信
号を送る為にＰＬＬ回路を用いたもので、同期検波にお
ける中心周波数が所望の信号の周波数の変動に応じて追
従する。したがって、等価Ｑをより高く設定可能で、所
望の信号の周波数変動時にも安定な信号検波回路とする
ことができる。
に示すものと同様になる。（図９）は本発明の第７の実
施例を示す信号検波回路の構成図である。（図９）にお
いて、９０１はＰＬＬ回路である。本実施例は、ｎ相信
号発生手段２に被検波信号中の所望の信号に同期した信
号を送る為にＰＬＬ回路を用いたもので、同期検波にお
ける中心周波数が所望の信号の周波数の変動に応じて追
従する。したがって、等価Ｑをより高く設定可能で、所
望の信号の周波数変動時にも安定な信号検波回路とする
ことができる。
【００２３】なおこの例は、ＰＬＬ回路を（図１）に示
す第１の実施例の構成に組み込んだものであるが、第１
の実施例乃至第６の構成にも同様に組み込むことができ
る。
す第１の実施例の構成に組み込んだものであるが、第１
の実施例乃至第６の構成にも同様に組み込むことができ
る。
【００２４】（図１０）は本発明の第１の実施例におけ
る信号検波回路の最大値検出手段の実施例を示す構成図
である（ｎ＝２の場合）。（図１０）において、１００
１〜１００３は入力端子、１００４〜１００６はエミッ
タ結合型のＮＰＮトランジスタ、１００７は出力端子、
１００８は定電流源である。（図１１）はこの動作を説
明するための波形図である。（図１１）において、１１
０１は出力端子の信号（ＶOとする）、１１０２は本実
施例において改善されるリップル成分の量を示す。
る信号検波回路の最大値検出手段の実施例を示す構成図
である（ｎ＝２の場合）。（図１０）において、１００
１〜１００３は入力端子、１００４〜１００６はエミッ
タ結合型のＮＰＮトランジスタ、１００７は出力端子、
１００８は定電流源である。（図１１）はこの動作を説
明するための波形図である。（図１１）において、１１
０１は出力端子の信号（ＶOとする）、１１０２は本実
施例において改善されるリップル成分の量を示す。
【００２５】以下に（図１０）及び（図１１）を参照し
てその動作を説明する。ＮＰＮトランジスタ＝１００
４，１００５，１００６にそれぞれ（図２）に示す信号
２０１，２０２，２０３（各々をＶ1，Ｖ2，Ｖ3とす
る）が入力されている場合を考える。
てその動作を説明する。ＮＰＮトランジスタ＝１００
４，１００５，１００６にそれぞれ（図２）に示す信号
２０１，２０２，２０３（各々をＶ1，Ｖ2，Ｖ3とす
る）が入力されている場合を考える。
【００２６】θ＝θ1のときは、ＮＰＮトランジスタ１
００６だけが導通状態である。したがってそのときの出
力ＶOはＶ3−ｋＴ／ｑ・ｌｎ（ＩO／ＩS）となる。具体
的に定数 ｋＴ／ｑ＝０．０２６［Ｖ］、ＩO＝５０
［μＡ］、ＩS＝２．２×１０-1 6［Ａ］を代入すると、
ＶO＝Ｖ3−０．６７９９［Ｖ］である。
００６だけが導通状態である。したがってそのときの出
力ＶOはＶ3−ｋＴ／ｑ・ｌｎ（ＩO／ＩS）となる。具体
的に定数 ｋＴ／ｑ＝０．０２６［Ｖ］、ＩO＝５０
［μＡ］、ＩS＝２．２×１０-1 6［Ａ］を代入すると、
ＶO＝Ｖ3−０．６７９９［Ｖ］である。
【００２７】またθ＝θ3のときは、ＮＰＮトランジス
タ１００５だけが導通状態である。したがってそのとき
の出力ＶOはＶ2−ｋＴ／ｑ・ｌｎ（Ｉ0／ＩS）となる。
同様に定数を代入すると、ＶO＝Ｖ2−０．６７９９
［Ｖ］である。
タ１００５だけが導通状態である。したがってそのとき
の出力ＶOはＶ2−ｋＴ／ｑ・ｌｎ（Ｉ0／ＩS）となる。
同様に定数を代入すると、ＶO＝Ｖ2−０．６７９９
［Ｖ］である。
【００２８】一方θ＝θ2のときは、Ｖ2＝Ｖ3で、ＮＰ
Ｎトランジスタ１００５，１００６が導通状態となり、
それぞれのエミッタ電流がＩ0／２になる。そのときの
出力ＶOはＶ2−ｋＴ／ｑ・ｌｎ（Ｉ0／２／ＩS）または
Ｖ3−ｋＴ／ｑ・ｌｎ（Ｉ0／２／ＩS）であり、θ＝
θ1，θ3のときに比べ、ＶBEがΔＶだけ下がる。θ1＜
θ＜θ3ではＩ0がそれぞれＮＰＮトランジスタ１００
５，１００６のエミッタ電流として分配され、ＶBEがθ
＝θ1＝θ3のときに比べ小さくなる。結果として出力Ｖ
Oは（図１１）の実線で示されるようにリップル分が改
善された波形となる。ここで実際にΔＶを求めると、Δ
Ｖ＝ｋＴ／ｑ・ｌｎ（Ｉ0／ＩS）−ｋＴ／ｑ・ｌｎ（Ｉ
0／２／ＩS）＝１８．０ｍＶとなる。この例では、最大
値検出回路をエミッタ結合したＮＰＮトランジスタで構
成することにより、出力信号リップル分のｐｐ値を１
８．０ｍＶ低減することができるを示している。
Ｎトランジスタ１００５，１００６が導通状態となり、
それぞれのエミッタ電流がＩ0／２になる。そのときの
出力ＶOはＶ2−ｋＴ／ｑ・ｌｎ（Ｉ0／２／ＩS）または
Ｖ3−ｋＴ／ｑ・ｌｎ（Ｉ0／２／ＩS）であり、θ＝
θ1，θ3のときに比べ、ＶBEがΔＶだけ下がる。θ1＜
θ＜θ3ではＩ0がそれぞれＮＰＮトランジスタ１００
５，１００６のエミッタ電流として分配され、ＶBEがθ
＝θ1＝θ3のときに比べ小さくなる。結果として出力Ｖ
Oは（図１１）の実線で示されるようにリップル分が改
善された波形となる。ここで実際にΔＶを求めると、Δ
Ｖ＝ｋＴ／ｑ・ｌｎ（Ｉ0／ＩS）−ｋＴ／ｑ・ｌｎ（Ｉ
0／２／ＩS）＝１８．０ｍＶとなる。この例では、最大
値検出回路をエミッタ結合したＮＰＮトランジスタで構
成することにより、出力信号リップル分のｐｐ値を１
８．０ｍＶ低減することができるを示している。
【００２９】なお（図１０）に示す実施例は、第２の実
施例乃至第６の実施例における最大値検出手段にもそれ
ぞれの入力信号の数だけのＮＰＮトランジスタを（図１
０）に示すような構成で用いれば適用することができ
る。
施例乃至第６の実施例における最大値検出手段にもそれ
ぞれの入力信号の数だけのＮＰＮトランジスタを（図１
０）に示すような構成で用いれば適用することができ
る。
【００３０】なお、第１乃至第６の実施例において、各
相間の位相は正確に等間隔である必要はない。
相間の位相は正確に等間隔である必要はない。
【００３１】また、第１，第２，第４，第５の実施例で
は低域通過フィルタを差動出力するように構成したが、
もちろん乗算器群を差動出力するように構成してもよ
い。
は低域通過フィルタを差動出力するように構成したが、
もちろん乗算器群を差動出力するように構成してもよ
い。
【００３２】また、第１の実施例乃至第６の実施例の最
大値検出手段において、入力信号中の最大値を求める過
程、構成についてはどのようなものでも良い。
大値検出手段において、入力信号中の最大値を求める過
程、構成についてはどのようなものでも良い。
【００３３】また、第４の実施例４乃至第６の実施例に
おいて、第１の加算器の後のアッテネータを取り去っ
て、最大値検出手段の後に最大値検出手段の出力をＡ倍
するアンプを組み込む構成にしてもよい。
おいて、第１の加算器の後のアッテネータを取り去っ
て、最大値検出手段の後に最大値検出手段の出力をＡ倍
するアンプを組み込む構成にしてもよい。
【００３４】また第５の実施例において、ＰＬＬ回路の
出力信号は、その周波数のみが被検波信号中の所望の信
号と一致しておればよく、位相は異なっていてもよいの
で、被検波信号中に他の同期信号があれば、その同期信
号を逓倍あるいは分周することによって所望の信号の周
波数と一致する信号が得られれば良い。
出力信号は、その周波数のみが被検波信号中の所望の信
号と一致しておればよく、位相は異なっていてもよいの
で、被検波信号中に他の同期信号があれば、その同期信
号を逓倍あるいは分周することによって所望の信号の周
波数と一致する信号が得られれば良い。
【００３５】
【発明の効果】以上のように本発明は、クロック発生手
段と、該クロック発生手段の出力信号から被検波信号中
の所望の信号の周波数のｎ相（ただしｎは偶整数）の信
号を発生するｎ相信号発生手段と、該ｎ相信号発生手段
からのｎ個の出力信号と該被検波信号との間で乗算演算
を行う乗算器群と、該乗算器群からのｎ個の出力信号の
それぞれの低域成分を抜き出す差動出力低域通過フィル
タ群と、該差動出力低域通過フィルタ群からの正相逆相
ｎ組の出力の各組の最大値を検出する最大値回路群と、
該最大値回路群からの出力の総和を求める加算器と、該
加算器の出力を１／Ａ倍するアッテネータと、該最大値
回路群と該アッテネータの出力の内の最大値を求める最
大値検出手段という構成を備えることにより、従来の共
振回路よりなされる帯域通過フィルタをなくすことが可
能で、ばらつきに強く、また出力の低域通過フィルタで
自由に等価Ｑをあげることができる。
段と、該クロック発生手段の出力信号から被検波信号中
の所望の信号の周波数のｎ相（ただしｎは偶整数）の信
号を発生するｎ相信号発生手段と、該ｎ相信号発生手段
からのｎ個の出力信号と該被検波信号との間で乗算演算
を行う乗算器群と、該乗算器群からのｎ個の出力信号の
それぞれの低域成分を抜き出す差動出力低域通過フィル
タ群と、該差動出力低域通過フィルタ群からの正相逆相
ｎ組の出力の各組の最大値を検出する最大値回路群と、
該最大値回路群からの出力の総和を求める加算器と、該
加算器の出力を１／Ａ倍するアッテネータと、該最大値
回路群と該アッテネータの出力の内の最大値を求める最
大値検出手段という構成を備えることにより、従来の共
振回路よりなされる帯域通過フィルタをなくすことが可
能で、ばらつきに強く、また出力の低域通過フィルタで
自由に等価Ｑをあげることができる。
【図１】本発明の第１の実施例における信号検波回路の
構成図である。
構成図である。
【図２】第１の実施例における動作波形図である。
【図３】本発明の第２の実施例における信号検波回路の
構成図である。
構成図である。
【図４】本発明の第３の実施例における信号検波回路の
構成図である。
構成図である。
【図５】本発明の第４の実施例における信号検波回路の
構成図である。
構成図である。
【図６】第４の実施例における動作波形図である。
【図７】本発明の第５の実施例における信号検波回路の
構成図である。
構成図である。
【図８】本発明の第６の実施例における信号検波回路の
構成図である。
構成図である。
【図９】本発明の第７の実施例における信号検波回路の
構成図である。
構成図である。
【図１０】本発明の第１の実施例の信号検波回路におけ
る最大値検出手段の実施例を示すの構成図である。
る最大値検出手段の実施例を示すの構成図である。
【図１１】本発明の第１の実施例の信号検波回路におけ
る最大値検出手段の実施例の動作波形図である。
る最大値検出手段の実施例の動作波形図である。
【図１２】従来の信号検波回路の基本構成図を示すもの
である。
である。
１ クロック発生手段
２ ｎ相信号発生手段
３ 乗算器群
４ 差動出力低域通過フィルタ群
５ 最大値回路群
６ 加算器
７ アッテネータ
８ 最大値検出手段
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 後藤 誠
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
Claims (8)
- 【請求項１】 クロック発生手段と、該クロック発生手
段の出力信号から被検波信号中の所望の信号の周波数の
ｎ相（ただしｎは偶整数）の信号を発生するｎ相信号発
生手段と、該ｎ相信号発生手段からのｎ個の出力信号と
該被検波信号との間で乗算演算を行う乗算器群と、該乗
算器群からのｎ個の出力信号のそれぞれの低域成分を抜
き出す差動出力低域通過フィルタ群と、該差動出力低域
通過フィルタ群からの正相逆相ｎ組の出力の各組の最大
値を検出する最大値回路群と、該最大値回路群からの出
力の総和を求める加算器と、該加算器の出力を１／Ａ倍
するアッテネータと、該最大値回路群と該アッテネータ
の出力の内の最大値を求める最大値検出手段を具備した
ことを特徴とする信号検波回路。 - 【請求項２】 クロック発生手段と、該クロック発生手
段の出力信号から被検波信号中の所望の信号の周波数の
ｎ相（ただしｎは偶整数）の信号を発生するｎ相信号発
生手段と、該ｎ相信号発生手段からのｎ個の出力信号と
該被検波信号との間で乗算演算を行う乗算器群と、該乗
算器群からのｎ個の出力信号のそれぞれの低域成分を抜
き出す差動出力低域通過フィルタ群と、該差動出力低域
通過フィルタ群からの正相逆相ｎ組の出力の各組の最大
値を検出する最大値回路群と、該最大値回路群からの出
力の総和を求める加算器と、該加算器の出力を１／Ａ倍
するアッテネータと、該差動出力低域通過フィルタ群と
該アッテネータの出力の内の最大値を求める最大値検出
手段を具備したことを特徴とする信号検波回路。 - 【請求項３】 クロック発生手段と、該クロック発生手
段の出力信号から被検波信号中の所望の信号の周波数の
ｎ相（ただしｎは偶整数）の信号を発生するｎ相信号発
生手段と、該ｎ相信号発生手段からのｎ個の出力信号と
該被検波信号との間で乗算演算を行う乗算器群と、該乗
算器群からのｎ個の出力信号のそれぞれの低域成分を抜
き出す低域通過フィルタ群と、該低域通過フィルタ群か
らのｎ個の出力のそれぞれの絶対値を検出する絶対値回
路群と、該絶対値回路群の出力の総和を求める加算器
と、該加算器の出力を１／Ａ倍するアッテネータと、該
アッテネータの出力と該絶対値回路群の出力の内の最大
値を求める最大値検出手段を具備したことを特徴とする
信号検波回路。 - 【請求項４】 クロック発生手段と、該クロック発生手
段の出力信号から被検波信号中の所望の信号の周波数の
ｎ相（ただしｎは偶整数）の信号を発生するｎ相信号発
生手段と、該ｎ相信号発生手段からのｎ個の出力信号と
該被検波信号との間で乗算演算を行う乗算器群と、該乗
算器群からのｎ個の出力信号のそれぞれの低域成分を抜
き出す差動出力低域通過フィルタ群と、該差動出力低域
通過フィルタ群からの正相逆相ｎ組の出力の各組の最大
値を検出する最大値回路群と、該最大値回路群の出力の
最大値を求める最大値検出手段と、該最大値回路群の出
力の総和を求める第１の加算器と、該第１の加算器の出
力を１／Ａ倍するアッテネータと、該アッテネータの出
力と該最大値検出手段の出力の和を求める第２の加算器
を具備したことを特徴とする信号検波回路。 - 【請求項５】 クロック発生手段と、該クロック発生手
段の出力信号から被検波信号中の所望の信号の周波数の
ｎ相（ただしｎは偶整数）の信号を発生するｎ相信号発
生手段と、該ｎ相信号発生手段からのｎ個の出力信号と
該被検波信号との間で乗算演算を行う乗算器群と、該乗
算器群からのｎ個の出力信号のそれぞれの低域成分を抜
き出す差動出力低域通過フィルタ群と、該差動出力低域
通過フィルタ群からの正相逆相ｎ組の出力の最大値を検
出する最大値検出手段と、該正相逆相ｎ組の出力の各組
の最大値を検出する最大値回路群と、該最大値回路群の
出力の総和を求める第１の加算器と、該第１の加算器の
出力を１／Ａ倍するアッテネータと、該アッテネータの
出力と該最大値検出手段の出力の和を求める第２の加算
器を具備したことを特徴とする信号検波回路。 - 【請求項６】 クロック発生手段と、該クロック発生手
段の出力信号から被検波信号中の所望の信号の周波数の
ｎ相（ただしｎは偶整数）の信号を発生するｎ相信号発
生手段と、該ｎ相信号発生手段からのｎ個の出力信号と
該被検波信号との間で乗算演算を行う乗算器群と、該乗
算器群からのｎ個の出力信号のそれぞれの低域成分を抜
き出す低域通過フィルタ群と、該低域通過フィルタ群か
らのｎ個の出力のそれぞれの絶対値を検出する絶対値回
路群と、該絶対値回路群の出力の最大値を検出する最大
値検出手段と、該絶対値回路群の出力の総和を求める第
１の加算器と、該第１の加算器の出力を１／Ａ倍するア
ッテネータと、該アッテネータの出力と該最大値検出手
段の出力の和を求める第２の加算器を具備したことを特
徴とする信号検波回路。 - 【請求項７】 クロック発生手段は被検波信号より該被
検波信号中の所望の信号に同期したクロックを生成する
ＰＬＬ回路よりなることを特徴とする請求項１から請求
項６のいずれかに記載の信号検波回路。 - 【請求項８】 最大値検出手段は、エミッタを共通接続
されたＮＰＮトランジスタ群からなり、該ＮＰＮトラン
ジスタの各ベースを入力とし出力は該エミッタ側から取
り出す構成になっていることを特徴とする請求項１から
請求項６のいずれかに記載の信号検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18853891A JPH0537238A (ja) | 1991-07-29 | 1991-07-29 | 信号検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18853891A JPH0537238A (ja) | 1991-07-29 | 1991-07-29 | 信号検波回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0537238A true JPH0537238A (ja) | 1993-02-12 |
Family
ID=16225461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18853891A Pending JPH0537238A (ja) | 1991-07-29 | 1991-07-29 | 信号検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0537238A (ja) |
-
1991
- 1991-07-29 JP JP18853891A patent/JPH0537238A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5200716A (en) | Cut-off frequency automatic adjusting filter | |
| EP0499238A2 (en) | Tracking error detecting circuit of magnetic recording and reproducing apparatus | |
| US4395703A (en) | Precision digital random data generator | |
| JPS6159002B2 (ja) | ||
| EP0217457A1 (en) | Angle demodulator | |
| JPH0537238A (ja) | 信号検波回路 | |
| US4429239A (en) | Combined phase detector and low pass filter | |
| JPH0537239A (ja) | 信号検波回路 | |
| JPH0879013A (ja) | パイロット信号検出用のスイッチドキャパシタ帯域通過フィルタ | |
| US6867654B2 (en) | Additive phase detector and its use in high speed phase-locked loops | |
| EP1064720B1 (en) | Demodulator circuits | |
| US6804306B2 (en) | Stable in-phase/quadrature (I/Q) generator method and apparatus | |
| US3130266A (en) | Differential demodulator | |
| JPH0229039A (ja) | パイロット信号除去回路 | |
| JP2754636B2 (ja) | Ｆｍ復調器 | |
| JPS643083B2 (ja) | ||
| JPH07106927A (ja) | デューティ補正回路 | |
| JPH0323708Y2 (ja) | ||
| JPH02192208A (ja) | Ｆｍ検波回路 | |
| JPH0240993B2 (ja) | Koryuchokuryubunrikenshutsusochi | |
| JPH0434850B2 (ja) | ||
| JPS6245202A (ja) | 周波数逓倍回路 | |
| JPH0998067A (ja) | ９０度移相器 | |
| JPH05327682A (ja) | タイミング回路装置 | |
| JPH06252695A (ja) | フィルタ自動調整回路および基準電流発生回路 |