JP2752813B2 - ステレオ復調装置 - Google Patents
ステレオ復調装置Info
- Publication number
- JP2752813B2 JP2752813B2 JP23526691A JP23526691A JP2752813B2 JP 2752813 B2 JP2752813 B2 JP 2752813B2 JP 23526691 A JP23526691 A JP 23526691A JP 23526691 A JP23526691 A JP 23526691A JP 2752813 B2 JP2752813 B2 JP 2752813B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- input
- output signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stereo-Broadcasting Methods (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はステレオ復調装置に関す
る。
る。
【０００２】
【従来の技術】従来、ステレオ復調装置においては、パ
イロット信号を使用する位相同期系が用いられており、
ステレオ別となるパイロット信号の有無の判定には、前
記位相同期系に含まれる同期検波回路が使用されてい
る。
イロット信号を使用する位相同期系が用いられており、
ステレオ別となるパイロット信号の有無の判定には、前
記位相同期系に含まれる同期検波回路が使用されてい
る。
【０００３】図４に示されるのは、前記ステレオ復調器
を示すブロック図である。入力端子７７より入力される
パイロット信号は、位相比較器４１において分周回路４
５の出力信号との位相比較が行われ、位相差信号が出力
されて、ループフィルタ４２を経由してＶＣＯ（電圧制
御発振器）４３に入力され、その発振周波数を制御す
る。ＶＣＯ４３の発振出力信号は分周回路４４および４
５により分周されて、分周回路４４の出力信号は復調回
路４９に入力され、分周回路４５の出力は前述のように
位相比較回路４１に送られるとともに、同期検波回路４
６に入力される。なお、本例においては、一例として、
ＶＣＯ４３の発振周波数は、入力端子７７より入力され
るパイロット信号の周波数の６倍の周波数にとられてお
り、分周回路４４および４５の分周数は、それぞれ１／
３および１／２であるものとする。
を示すブロック図である。入力端子７７より入力される
パイロット信号は、位相比較器４１において分周回路４
５の出力信号との位相比較が行われ、位相差信号が出力
されて、ループフィルタ４２を経由してＶＣＯ（電圧制
御発振器）４３に入力され、その発振周波数を制御す
る。ＶＣＯ４３の発振出力信号は分周回路４４および４
５により分周されて、分周回路４４の出力信号は復調回
路４９に入力され、分周回路４５の出力は前述のように
位相比較回路４１に送られるとともに、同期検波回路４
６に入力される。なお、本例においては、一例として、
ＶＣＯ４３の発振周波数は、入力端子７７より入力され
るパイロット信号の周波数の６倍の周波数にとられてお
り、分周回路４４および４５の分周数は、それぞれ１／
３および１／２であるものとする。
【０００４】よく知られているように、位相比較器４
１、ループフィルタ４２、ＶＣＯ４３、分周回路４４お
よび４５は位相同期系を形成しており、定常状態におい
ては、分周回路４５から出力されて位相検波器４１に入
力される出力信号は、入力端子７７から入力されるパイ
ロット信号と同一の周波数で、位相差がπ／２ずれた位
相の信号となっており、また、分周回路４５から出力さ
れて同期検波回路４６に送られる信号は、パイロット信
号と同位相の信号として出力される。従って、同期検波
回路４６からは同期検波された信号が出力され、ＬＰＦ
（低域フィルタ）４７を経由してコンパレータ４８に入
力される。また、分周回路４４から出力される出力信号
は復調回路４９に入力され、復調回路４９においては、
入力端子７７から入力されるパイロット信号が復調され
て端子７８より出力される。
１、ループフィルタ４２、ＶＣＯ４３、分周回路４４お
よび４５は位相同期系を形成しており、定常状態におい
ては、分周回路４５から出力されて位相検波器４１に入
力される出力信号は、入力端子７７から入力されるパイ
ロット信号と同一の周波数で、位相差がπ／２ずれた位
相の信号となっており、また、分周回路４５から出力さ
れて同期検波回路４６に送られる信号は、パイロット信
号と同位相の信号として出力される。従って、同期検波
回路４６からは同期検波された信号が出力され、ＬＰＦ
（低域フィルタ）４７を経由してコンパレータ４８に入
力される。また、分周回路４４から出力される出力信号
は復調回路４９に入力され、復調回路４９においては、
入力端子７７から入力されるパイロット信号が復調され
て端子７８より出力される。
【０００５】図５には、前記同期検波回路４６の従来例
を示す。この回路はアナログマルチプライヤと呼ばれて
いる回路である。図５において、図４における分周回路
４５の出力信号は入力端子７９に入力され、同じく図４
の入力端子７７より入力されるパイロット信号は、入力
端子８０に入力される。入力端子７９より入力される分
周回路４５の出力信号により、ＮＰＮトランジスタ５０
〜５３においてはスイッチング動作が行われ、これによ
り、入力端子８０に入力されるパイロット信号は同期検
波されて出力端子８１に出力され、図４に示されるＬＰ
Ｆ４７を経由してコンパレータ４８に入力される。
を示す。この回路はアナログマルチプライヤと呼ばれて
いる回路である。図５において、図４における分周回路
４５の出力信号は入力端子７９に入力され、同じく図４
の入力端子７７より入力されるパイロット信号は、入力
端子８０に入力される。入力端子７９より入力される分
周回路４５の出力信号により、ＮＰＮトランジスタ５０
〜５３においてはスイッチング動作が行われ、これによ
り、入力端子８０に入力されるパイロット信号は同期検
波されて出力端子８１に出力され、図４に示されるＬＰ
Ｆ４７を経由してコンパレータ４８に入力される。
【０００６】なお、図６（ａ）、（ｂ）、（ｃ）、
（ｄ）および（ｅ）に示されるのは、図５において、そ
れぞれ、入力端子８０に入力されるパイロット信号、入
力端子７９に入力される分周回路４５の出力信号、出力
端子８１における出力信号、入力端子８０に入力される
３次高調波信号、および当該３次高調波信号の入力に対
応する出力端子８１における高調波出力信号の波形図で
ある。図６（ｄ）および（ｅ）に示されるように、入力
端子８０にパイロット信号の３次高調波信号が入力され
ると、出力端子８１からは、パイロット信号の１周期ご
とに位相反転された形の高調波信号が出力される。
（ｄ）および（ｅ）に示されるのは、図５において、そ
れぞれ、入力端子８０に入力されるパイロット信号、入
力端子７９に入力される分周回路４５の出力信号、出力
端子８１における出力信号、入力端子８０に入力される
３次高調波信号、および当該３次高調波信号の入力に対
応する出力端子８１における高調波出力信号の波形図で
ある。図６（ｄ）および（ｅ）に示されるように、入力
端子８０にパイロット信号の３次高調波信号が入力され
ると、出力端子８１からは、パイロット信号の１周期ご
とに位相反転された形の高調波信号が出力される。
【０００７】
【発明が解決しようとする課題】上述した従来のステレ
オ復調装置においては、上述にように、同期検波回路４
６における、入力端子８０よりパイロット信号の奇数次
の高調波信号が入力される場合には、図６（ｅ）に示さ
れるように、パイロット信号の１周期ごとに位相反転さ
れた形で出力端子８１より高調波信号が出力されるた
め、この高調波信号が図４におけるＬＰＦ（低域フィル
タ）４７において直流成分が抽出されると、図６（ｅ）
に示される３次の高調波信号波形を参照して明らかなよ
うに、プラス側の直流成分の方がマイナス側の直流成分
よりも１．５倍大きくなるために、同期検波回路出力と
して直流成分が生成されて出力され、同期検波作用にお
ける誤判定につながるという欠点がある。
オ復調装置においては、上述にように、同期検波回路４
６における、入力端子８０よりパイロット信号の奇数次
の高調波信号が入力される場合には、図６（ｅ）に示さ
れるように、パイロット信号の１周期ごとに位相反転さ
れた形で出力端子８１より高調波信号が出力されるた
め、この高調波信号が図４におけるＬＰＦ（低域フィル
タ）４７において直流成分が抽出されると、図６（ｅ）
に示される３次の高調波信号波形を参照して明らかなよ
うに、プラス側の直流成分の方がマイナス側の直流成分
よりも１．５倍大きくなるために、同期検波回路出力と
して直流成分が生成されて出力され、同期検波作用にお
ける誤判定につながるという欠点がある。
【０００８】
【課題を解決するための手段】本発明のステレオ復調装
置は、所定のパイロット信号入力に対応して形成される
位相同期系を含むステレオ復調装置において、前記位相
同期系に含まれる電圧制御発振器（ＶＣＯ）の出力信号
を入力して、当該出力信号の周波数をＮ1 分周する第１
の分周回路と、前記位相同期系の１構成要素として包含
され、且つ前記電圧制御発振器の出力信号を入力して、
当該出力信号の周波数をＮ2 分周する第２の分周回路
と、前記位相同期系の１構成要素として包含され、且つ
前記第２の分周回路の出力信号を入力して、当該出力信
号の周波数をＮ3 分周する第３の分周回路と、前記第１
の分周回路の出力信号と、前記第３の分周回路の出力信
号との排他的論理和をとって出力するＥＸＯＲ回路と、
前記第３の分周回路の出力信号と前記ＥＸＯＲ回路の出
力信号とを介して、前記パイロット信号の有無を判定出
力する同期検波回路と、前記第２の分周回路の出力信号
を介して、前記パイロット信号を復調する復調回路とを
少なくとも備え、且つ、前記同期検波回路において、前
記パイロット信号の入力に対応するアナログマルチプラ
イヤとして、当該パイロット信号が直接入力される第１
のアナログマルチプライヤと、当該パイロット信号が所
定の増幅器を経由して入力される第２のアナログマルチ
プライヤとを備え、前記第１および第２のアナログマル
チプライヤを切替えるための切替制御信号として、前記
ＥＸＯＲ回路の出力信号を用いることを特徴としてい
る。
置は、所定のパイロット信号入力に対応して形成される
位相同期系を含むステレオ復調装置において、前記位相
同期系に含まれる電圧制御発振器（ＶＣＯ）の出力信号
を入力して、当該出力信号の周波数をＮ1 分周する第１
の分周回路と、前記位相同期系の１構成要素として包含
され、且つ前記電圧制御発振器の出力信号を入力して、
当該出力信号の周波数をＮ2 分周する第２の分周回路
と、前記位相同期系の１構成要素として包含され、且つ
前記第２の分周回路の出力信号を入力して、当該出力信
号の周波数をＮ3 分周する第３の分周回路と、前記第１
の分周回路の出力信号と、前記第３の分周回路の出力信
号との排他的論理和をとって出力するＥＸＯＲ回路と、
前記第３の分周回路の出力信号と前記ＥＸＯＲ回路の出
力信号とを介して、前記パイロット信号の有無を判定出
力する同期検波回路と、前記第２の分周回路の出力信号
を介して、前記パイロット信号を復調する復調回路とを
少なくとも備え、且つ、前記同期検波回路において、前
記パイロット信号の入力に対応するアナログマルチプラ
イヤとして、当該パイロット信号が直接入力される第１
のアナログマルチプライヤと、当該パイロット信号が所
定の増幅器を経由して入力される第２のアナログマルチ
プライヤとを備え、前記第１および第２のアナログマル
チプライヤを切替えるための切替制御信号として、前記
ＥＸＯＲ回路の出力信号を用いることを特徴としてい
る。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１０】図１は本発明の一実施例を示すブロック図
である。図１に示されるように、本実施例は、パイロッ
ト信号の入力端子７１および復調信号の出力端子７２に
対応して、位相比較器１と、ループフィルタ２と、ＶＣ
Ｏ３と、分周回路４、５および６と、ＥＸＯＲ回路７
と、同期検波回路８と、ＬＰＦ（低域フィルタ）９と、
コンパレータ１０と、復調回路１１とを備えて構成され
る。また、図２に示されるのは、本実施例における同期
検波回路８の内部構成を示す回路図であり、ＮＰＮトラ
ンジスタ１２〜２５と、ＰＮＰトランジスタ２６および
２７と、増幅器２８と、抵抗２９〜３３と、定電流源３
４および３５と、電圧源３６〜４０とを備えて構成され
ている。
である。図１に示されるように、本実施例は、パイロッ
ト信号の入力端子７１および復調信号の出力端子７２に
対応して、位相比較器１と、ループフィルタ２と、ＶＣ
Ｏ３と、分周回路４、５および６と、ＥＸＯＲ回路７
と、同期検波回路８と、ＬＰＦ（低域フィルタ）９と、
コンパレータ１０と、復調回路１１とを備えて構成され
る。また、図２に示されるのは、本実施例における同期
検波回路８の内部構成を示す回路図であり、ＮＰＮトラ
ンジスタ１２〜２５と、ＰＮＰトランジスタ２６および
２７と、増幅器２８と、抵抗２９〜３３と、定電流源３
４および３５と、電圧源３６〜４０とを備えて構成され
ている。
【００１１】図１において、入力端子７１より入力され
るパイロット信号は、位相比較器１において分周回路６
の出力信号と位相比較され、位相差信号が出力されて、
ループフィルタ２を経由してＶＣＯ（電圧制御発振器）
３に入力される。ＶＣＯ３の発振出力信号は分周回路４
および５により分周されて、分周回路４の出力信号はＥ
ＸＯＲ回路７に入力される。分周回路５の出力信号は分
周回路６に入力されるとともに復調回路１１に送られ
る。分周回路６においては、分周回路５の出力信号が更
に分周されて出力され、前述のように位相比較器１に送
られるとともに、ＥＸＯＲ回路７および同期検波回路８
にも送出される。なお、本例においては、従来例の場合
と同様に、一例として、ＶＣＯ３の発振周波数は、入力
端子６１より入力されるパイロット信号の周波数の６倍
の周波数にとられており、分周回路４、５および６の分
周数は、それぞれ１／２、１／３および１／２であるも
のとする。従来例の場合と同様に、位相比較器１、ルー
プフィルタ２、ＶＣＯ３、分周回路５および６により形
成される位相同期系を介して、同期検波回路８からは同
期検波された信号が出力され、ＬＰＦ（低域フィルタ）
９を経由してコンパレータ１０に入力される。また、分
周回路５から出力されて復調回路１１に入力される信号
により、復調回路１１においては、入力端子７１から入
力されるパイロット信号が復調されて端子７２より出力
される。
るパイロット信号は、位相比較器１において分周回路６
の出力信号と位相比較され、位相差信号が出力されて、
ループフィルタ２を経由してＶＣＯ（電圧制御発振器）
３に入力される。ＶＣＯ３の発振出力信号は分周回路４
および５により分周されて、分周回路４の出力信号はＥ
ＸＯＲ回路７に入力される。分周回路５の出力信号は分
周回路６に入力されるとともに復調回路１１に送られ
る。分周回路６においては、分周回路５の出力信号が更
に分周されて出力され、前述のように位相比較器１に送
られるとともに、ＥＸＯＲ回路７および同期検波回路８
にも送出される。なお、本例においては、従来例の場合
と同様に、一例として、ＶＣＯ３の発振周波数は、入力
端子６１より入力されるパイロット信号の周波数の６倍
の周波数にとられており、分周回路４、５および６の分
周数は、それぞれ１／２、１／３および１／２であるも
のとする。従来例の場合と同様に、位相比較器１、ルー
プフィルタ２、ＶＣＯ３、分周回路５および６により形
成される位相同期系を介して、同期検波回路８からは同
期検波された信号が出力され、ＬＰＦ（低域フィルタ）
９を経由してコンパレータ１０に入力される。また、分
周回路５から出力されて復調回路１１に入力される信号
により、復調回路１１においては、入力端子７１から入
力されるパイロット信号が復調されて端子７２より出力
される。
【００１２】本発明の従来例との相違点は、図１に示さ
れるブロック図において明らかなように、新たに分周回
路４とＥＸＯＲ回路７とが付加されたことであり、ま
た、これに伴なって、同期検波回路８の内部構成を改善
したことである。
れるブロック図において明らかなように、新たに分周回
路４とＥＸＯＲ回路７とが付加されたことであり、ま
た、これに伴なって、同期検波回路８の内部構成を改善
したことである。
【００１３】図２に示される同期検波回路と、図５に示
される従来例における同期検波回路との対比により明ら
かなように、本発明の従来例との相違点は、入力端子７
３および７４に対応して、ＮＰＮトランジスタ１２〜１
７を含む第１のアナログマルチプライヤと、ＮＰＮトラ
ンジスタ１９〜３２を含む第２のアナログマルチプライ
ヤの２組のアナログマルチプライヤが設けられており、
この２組のアナログマルチプライヤを切替えるために、
入力端子７５より入力される切替制御信号に対応して、
ＮＰＮトランジスタ１８を含む切替回路が付加されてい
ることである。それ以外の基本的な回路動作について
は、従来例の場合と同様である。
される従来例における同期検波回路との対比により明ら
かなように、本発明の従来例との相違点は、入力端子７
３および７４に対応して、ＮＰＮトランジスタ１２〜１
７を含む第１のアナログマルチプライヤと、ＮＰＮトラ
ンジスタ１９〜３２を含む第２のアナログマルチプライ
ヤの２組のアナログマルチプライヤが設けられており、
この２組のアナログマルチプライヤを切替えるために、
入力端子７５より入力される切替制御信号に対応して、
ＮＰＮトランジスタ１８を含む切替回路が付加されてい
ることである。それ以外の基本的な回路動作について
は、従来例の場合と同様である。
【００１４】また、図３（ａ）、（ｂ）、（ｃ）、
（ｄ）および（ｅ）は、それぞれ、本実施例の同期検波
回路における、入力端子７４におけるパイロット信号の
３次高調波信号の入力波形、増幅器２８の出力における
３次高調波信号波形、前記切替回路に対する切替制御信
号、入力端子７３における分周回路６の出力信号の入力
波形、および出力端子７６における前記３次高調波信号
に対応する出力信号の波形を示す図である。
（ｄ）および（ｅ）は、それぞれ、本実施例の同期検波
回路における、入力端子７４におけるパイロット信号の
３次高調波信号の入力波形、増幅器２８の出力における
３次高調波信号波形、前記切替回路に対する切替制御信
号、入力端子７３における分周回路６の出力信号の入力
波形、および出力端子７６における前記３次高調波信号
に対応する出力信号の波形を示す図である。
【００１５】図２において、入力端子７４より入力され
るパイロット信号は、一方は、ＮＰＮトランジスタ１２
〜１７により構成される第１のアナログマルチプライヤ
に入力され、他方は、増幅器２８を経由して、ＮＰＮト
ランジスタ１９〜２４により構成される第２のアナログ
マルチプライヤに入力される。ここで、一例として、増
幅器２８の利得を２倍とし、入力端子７５よりスイッチ
回路を形成するＮＰＮトランジスタ１８のゲートに入力
される切替制御信号を、上述の図３（ｃ）に示されるよ
うなタイミング関係において切替作用が行われるように
設定する。なお、この切替制御信号は、図１において、
分周回路４の出力信号および分周回路６の出力信号をＥ
ＸＯＲ回路７に入力して、これらの両信号の排他的論理
和をとることにより生成される。
るパイロット信号は、一方は、ＮＰＮトランジスタ１２
〜１７により構成される第１のアナログマルチプライヤ
に入力され、他方は、増幅器２８を経由して、ＮＰＮト
ランジスタ１９〜２４により構成される第２のアナログ
マルチプライヤに入力される。ここで、一例として、増
幅器２８の利得を２倍とし、入力端子７５よりスイッチ
回路を形成するＮＰＮトランジスタ１８のゲートに入力
される切替制御信号を、上述の図３（ｃ）に示されるよ
うなタイミング関係において切替作用が行われるように
設定する。なお、この切替制御信号は、図１において、
分周回路４の出力信号および分周回路６の出力信号をＥ
ＸＯＲ回路７に入力して、これらの両信号の排他的論理
和をとることにより生成される。
【００１６】このように、ＮＰＮトランジスタ１８のゲ
ートに入力される切替制御信号を介して、図３（ｃ）に
示されるタイミングにおいてＮＰＮトランジスタ１８を
オン・オフ制御することにより、切替制御信号がハイレ
ベルの時には、主として、入力端子７４より直接入力さ
れるパイロット信号に対応する第１のアナログマルチプ
ライヤが作動し、また切替制御信号がロウレベルの時に
は、入力端子７４より、増幅器２８を経由して増幅され
て入力されるパイロット信号に対応する第２のアナログ
マルチプライヤが作動する状態となり、出力端子７６か
ら出力される高調波信号は、図３（ｅ）に示されるよう
に、プラス側の直流成分とマイナス側の直流成分とは等
しくなる。この結果、図１における同期検波回路８の出
力として直流成分が排除され、同期検波作用における誤
判定が防止される。
ートに入力される切替制御信号を介して、図３（ｃ）に
示されるタイミングにおいてＮＰＮトランジスタ１８を
オン・オフ制御することにより、切替制御信号がハイレ
ベルの時には、主として、入力端子７４より直接入力さ
れるパイロット信号に対応する第１のアナログマルチプ
ライヤが作動し、また切替制御信号がロウレベルの時に
は、入力端子７４より、増幅器２８を経由して増幅され
て入力されるパイロット信号に対応する第２のアナログ
マルチプライヤが作動する状態となり、出力端子７６か
ら出力される高調波信号は、図３（ｅ）に示されるよう
に、プラス側の直流成分とマイナス側の直流成分とは等
しくなる。この結果、図１における同期検波回路８の出
力として直流成分が排除され、同期検波作用における誤
判定が防止される。
【００１７】なお、本実施例における同期検波回路とし
ての動作については、第１および第２のアナログマルチ
プライヤそれぞれの動作を含めて、従来例の場合と同様
であるため、その動作説明を省略している。
ての動作については、第１および第２のアナログマルチ
プライヤそれぞれの動作を含めて、従来例の場合と同様
であるため、その動作説明を省略している。
【００１８】
【発明の効果】以上説明したように、本発明は、パイロ
ット信号の奇数次の高調波信号が入力された状況におい
ても、出力端子における直流成分を排除することによ
り、同期検波における誤判定を防止することができると
いう効果がある。
ット信号の奇数次の高調波信号が入力された状況におい
ても、出力端子における直流成分を排除することによ
り、同期検波における誤判定を防止することができると
いう効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】本実施例における同期検波回路の一実施例を示
す回路図である。
す回路図である。
【図３】前記同期検波回路の一実施例おける動作波形を
示す図である。
示す図である。
【図４】従来例を示すブロック図である。
【図５】従来例における同期検波回路を示す回路図であ
る。
る。
【図６】従来例の同期検波回路における動作波形を示す
図である。
図である。
１、４１ 位相比較器 ２、４２ ループフィルタ ３、４３ ＶＣＯ ４、５、６、４４、４５ 分周回路 ７ ＥＸＯＲ回路 ８、４６ 同期検波回路 ９、４７ ＬＰＦ １０、４８ コンパレータ １１、４９ 復調回路 １２〜２５、５０〜５５ ＮＰＮトランジスタ ２６、２７、５６、５７ ＰＮＰトランジスタ ２８ 増幅器 ２９〜３３、５８〜６０ 抵抗 ３４、３５、６１、６２ 定電流源 ３６〜４０、６３〜６６ 電圧源
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04H 5/00 - 5/00 303 H03D 3/00 - 3/34
Claims (1)
- 【請求項１】 所定のパイロット信号入力に対応して形
成される位相同期系を含むステレオ復調装置において、 前記位相同期系に含まれる電圧制御発振器（ＶＣＯ）の
出力信号を入力して、当該出力信号の周波数をＮ1 分周
する第１の分周回路と、 前記位相同期系の１構成要素として包含され、且つ前記
電圧制御発振器の出力信号を入力して、当該出力信号の
周波数をＮ2 分周する第２の分周回路と、 前記位相同期系の１構成要素として包含され、且つ前記
第２の分周回路の出力信号を入力して、当該出力信号の
周波数をＮ3 分周する第３の分周回路と、 前記第１の分周回路の出力信号と、前記第３の分周回路
の出力信号との排他的論理和をとって出力するＥＸＯＲ
回路と、 前記第３の分周回路の出力信号と前記ＥＸＯＲ回路の出
力信号とを介して、前記パイロット信号の有無を判定出
力する同期検波回路と、 前記第２の分周回路の出力信号を介して、前記パイロッ
ト信号を復調する復調回路と、 を少なくとも備え、 且つ、前記同期検波回路において、前記パイロット信号
の入力に対応するアナログマルチプライヤとして、当該
パイロット信号が直接入力される第１のアナログマルチ
プライヤと、当該パイロット信号が所定の増幅器を経由
して入力される第２のアナログマルチプライヤとを備
え、前記第１および第２のアナログマルチプライヤを切
替えるための切替制御信号として、前記ＥＸＯＲ回路の
出力信号を用いることを特徴とするステレオ復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23526691A JP2752813B2 (ja) | 1991-09-17 | 1991-09-17 | ステレオ復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23526691A JP2752813B2 (ja) | 1991-09-17 | 1991-09-17 | ステレオ復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0575557A JPH0575557A (ja) | 1993-03-26 |
| JP2752813B2 true JP2752813B2 (ja) | 1998-05-18 |
Family
ID=16983548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23526691A Expired - Fee Related JP2752813B2 (ja) | 1991-09-17 | 1991-09-17 | ステレオ復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2752813B2 (ja) |
-
1991
- 1991-09-17 JP JP23526691A patent/JP2752813B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0575557A (ja) | 1993-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3714595A (en) | Demodulator using a phase locked loop | |
| KR970002948B1 (ko) | 비트 클럭 재생 장치 | |
| JP2752813B2 (ja) | ステレオ復調装置 | |
| US6154511A (en) | Clock extraction circuit | |
| KR960012797B1 (ko) | 스테레오 디코더 장치 | |
| JP2752812B2 (ja) | ステレオ復調装置 | |
| JPH06303133A (ja) | 発振回路、周波数電圧変換回路、位相同期ループ回路及びクロック抽出回路 | |
| US6462593B2 (en) | Compensation circuit for low phase offset for phase-locked loops | |
| JP3417734B2 (ja) | 周波数シンセサイザ及び周波数シンセサイズ方法 | |
| JPS59827Y2 (ja) | 位相同期回路 | |
| JPH0749870Y2 (ja) | Ｐｌｌ回路 | |
| JPH05110428A (ja) | 位相同期回路 | |
| JPH0734540Y2 (ja) | 発振停止回路付デジタル・オ−ディオ・インタ−フェ−ス回路 | |
| JP2795008B2 (ja) | 位相同期発振回路の耐入力クロック断回路方式 | |
| JP2000261820A5 (ja) | ||
| JPH08288838A (ja) | 位相同期回路 | |
| JPS632425A (ja) | Ｐｌｌ回路 | |
| JPS5917562B2 (ja) | 同期検波回路 | |
| JP2000341116A (ja) | 位相同期回路 | |
| KR930004859B1 (ko) | 위상 고정 루프 회로의 위상 검출장치 | |
| JP2536959Y2 (ja) | 基準クロック信号生成装置 | |
| JPH04207320A (ja) | チャージポンプ回路 | |
| JPH05152947A (ja) | 位相同期回路 | |
| JPS6178206A (ja) | 位相同期回路装置 | |
| JPH06311030A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980203 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |