JPH05265594A - 無停止型コンピュータ - Google Patents
無停止型コンピュータInfo
- Publication number
- JPH05265594A JPH05265594A JP4058637A JP5863792A JPH05265594A JP H05265594 A JPH05265594 A JP H05265594A JP 4058637 A JP4058637 A JP 4058637A JP 5863792 A JP5863792 A JP 5863792A JP H05265594 A JPH05265594 A JP H05265594A
- Authority
- JP
- Japan
- Prior art keywords
- board
- connection control
- bus connection
- bus
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】無停止型コンピュータの構成基板に障害が発生
した際、動作を停止させずに故障基板を交換する。更に
動作中に基板が不用意に抜かれるのを防止する。 【構成】コネクタ４でマザーボード１と結合されるＣＰ
Ｕ基板１０及び１１は、ＣＰＵバス接続制御部２を介し
てバス５に接続され、メモリ基板１２，１３及びＩ／Ｏ
基板１４，１５は、バス接続制御部３を介してバス５に
接続されている。ＣＰＵバス接続制御部２及びバス接続
制御部３には、それぞれにバス５との接続を制御するス
リーステートバッファと基板への供給電源を開閉するリ
レーとが内蔵されており、バス接続制御信号線６Ａ，６
Ｂを介してＣＰＵ基板１０，１１の双方から制御でき
る。又、ＣＰＵバス接続制御部２及びバス接続制御部３
の状態は表示パネル９に表示され、各基板が動作中に不
用意に引き抜かれるのをロック機構７により防止してい
る。
した際、動作を停止させずに故障基板を交換する。更に
動作中に基板が不用意に抜かれるのを防止する。 【構成】コネクタ４でマザーボード１と結合されるＣＰ
Ｕ基板１０及び１１は、ＣＰＵバス接続制御部２を介し
てバス５に接続され、メモリ基板１２，１３及びＩ／Ｏ
基板１４，１５は、バス接続制御部３を介してバス５に
接続されている。ＣＰＵバス接続制御部２及びバス接続
制御部３には、それぞれにバス５との接続を制御するス
リーステートバッファと基板への供給電源を開閉するリ
レーとが内蔵されており、バス接続制御信号線６Ａ，６
Ｂを介してＣＰＵ基板１０，１１の双方から制御でき
る。又、ＣＰＵバス接続制御部２及びバス接続制御部３
の状態は表示パネル９に表示され、各基板が動作中に不
用意に引き抜かれるのをロック機構７により防止してい
る。
Description
【０００１】
【産業上の利用分野】本発明は無停止型コンピュータに
関し、特に複数の基板が共通のマザーボードにより相互
に接続されて構成される無停止型コンピュータに関す
る。
関し、特に複数の基板が共通のマザーボードにより相互
に接続されて構成される無停止型コンピュータに関す
る。
【０００２】
【従来の技術】従来のこの種の無停止型コンピュータ
は、例えば図４に示すように、それぞれ２枚のＣＰＵ基
板１０ａ，１１ａと、メモリ基板１２ａ，１３ａと、Ｉ
／Ｏ基板１４ａ，１５ａとが、それぞれコネクタ４を介
して共通のマザーボード１ａ上のバス５ａに接続され、
すべてが二重化された構成となっている。従って、例え
ばＩ／Ｏ基板１４ａが故障した場合でも、コンピュータ
はＩ／Ｏ基板１５ａにより動作し続けることができる。
同様にＣＰＵ基板またはメモリ基板の一方が故障した場
合にも、コンピュータは動作を中断することなく継続す
ることができる。なお、図４では省略してあるが、各基
板を動作させるための電源もコネクタ４を介してマザー
ボード１ａから供給されている。
は、例えば図４に示すように、それぞれ２枚のＣＰＵ基
板１０ａ，１１ａと、メモリ基板１２ａ，１３ａと、Ｉ
／Ｏ基板１４ａ，１５ａとが、それぞれコネクタ４を介
して共通のマザーボード１ａ上のバス５ａに接続され、
すべてが二重化された構成となっている。従って、例え
ばＩ／Ｏ基板１４ａが故障した場合でも、コンピュータ
はＩ／Ｏ基板１５ａにより動作し続けることができる。
同様にＣＰＵ基板またはメモリ基板の一方が故障した場
合にも、コンピュータは動作を中断することなく継続す
ることができる。なお、図４では省略してあるが、各基
板を動作させるための電源もコネクタ４を介してマザー
ボード１ａから供給されている。
【０００３】
【発明が解決しようとする課題】上述した従来の無停止
型コンピュータは、二重化されている各基板の一方が故
障した場合でも、中断することなく動作し続けることが
できるが、各基板がコネクタを介して直接マザーボード
のバス及び電源に接続されているため、故障した基板を
交換するためには、時機をみて運用を中断し、すべての
基板に接続されているバスをディスエーブル状態とする
か、電源を落とすかしてから交換するしか方法がなかっ
た。
型コンピュータは、二重化されている各基板の一方が故
障した場合でも、中断することなく動作し続けることが
できるが、各基板がコネクタを介して直接マザーボード
のバス及び電源に接続されているため、故障した基板を
交換するためには、時機をみて運用を中断し、すべての
基板に接続されているバスをディスエーブル状態とする
か、電源を落とすかしてから交換するしか方法がなかっ
た。
【０００４】本発明の目的は、運用を中断することなく
故障した基板の交換が可能な無停止型コンピュータを提
供することにある。
故障した基板の交換が可能な無停止型コンピュータを提
供することにある。
【０００５】
【課題を解決するための手段】本発明の無停止型コンピ
ュータは、複数の基板がコネクタを介してマザーボード
上のバスにより相互に接続されて構成されている無停止
型コンピュータにおいて、前記各コネクタとバスとの間
に、信号の伝送を外部から制御できるスリーステートバ
ッファと電源の供給を遮断できるリレーとを内蔵し、前
記スリーステートバッファ及びリレーの状態を前記マザ
ーボードに接続されている複数のＣＰＵ基板から制御で
きるように構成されている。
ュータは、複数の基板がコネクタを介してマザーボード
上のバスにより相互に接続されて構成されている無停止
型コンピュータにおいて、前記各コネクタとバスとの間
に、信号の伝送を外部から制御できるスリーステートバ
ッファと電源の供給を遮断できるリレーとを内蔵し、前
記スリーステートバッファ及びリレーの状態を前記マザ
ーボードに接続されている複数のＣＰＵ基板から制御で
きるように構成されている。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００７】図１は本発明の一実施例の構成を示すブロ
ック図である。
ック図である。
【０００８】本実施例の無停止型コンピュータは、図１
に示すように、マザーボード１に接続されるＣＰＵ基板
１０，１１は、コネクタ４及びＣＰＵバス接続制御部２
を介してバス５に接続され、メモリ基板１２，１３及び
Ｉ／Ｏ基板１４，１５は、それぞれコネクタ４，バス接
続制御部３を介してバス５に接続されている。ＣＰＵバ
ス接続制御部２及びバス接続制御部３には、それぞれに
バス５との接続を制御するスリーステートバッファとマ
ザーボード１から各基板へ供給される電源を開閉するた
めのリレーとが内蔵されており、バス接続制御信号線６
Ａ，６Ｂを介してＣＰＵ基板１０，１１の双方から各バ
ス接続制御部３及び相手側のＣＰＵバス接続制御部２を
制御できるように構成されている。又、各基板はそれぞ
れロック機構７によって動作中に不用意に引き抜かれる
ないように構成されており、ロック機構７の制御回路は
各ＣＰＵバス接続制御部２及びバス接続制御部３に含ま
れている。更に、各ＣＰＵバス接続制御部２及びバス接
続制御部３の状態はパネル制御線８を経て表示パネル９
に表示されるようになっている。
に示すように、マザーボード１に接続されるＣＰＵ基板
１０，１１は、コネクタ４及びＣＰＵバス接続制御部２
を介してバス５に接続され、メモリ基板１２，１３及び
Ｉ／Ｏ基板１４，１５は、それぞれコネクタ４，バス接
続制御部３を介してバス５に接続されている。ＣＰＵバ
ス接続制御部２及びバス接続制御部３には、それぞれに
バス５との接続を制御するスリーステートバッファとマ
ザーボード１から各基板へ供給される電源を開閉するた
めのリレーとが内蔵されており、バス接続制御信号線６
Ａ，６Ｂを介してＣＰＵ基板１０，１１の双方から各バ
ス接続制御部３及び相手側のＣＰＵバス接続制御部２を
制御できるように構成されている。又、各基板はそれぞ
れロック機構７によって動作中に不用意に引き抜かれる
ないように構成されており、ロック機構７の制御回路は
各ＣＰＵバス接続制御部２及びバス接続制御部３に含ま
れている。更に、各ＣＰＵバス接続制御部２及びバス接
続制御部３の状態はパネル制御線８を経て表示パネル９
に表示されるようになっている。
【０００９】図２は図１中のＣＰＵバス接続制御部２の
詳細を示す回路図である。
詳細を示す回路図である。
【００１０】コネクタ４を介しＣＰＵ基板１０（又は１
１）と接続されるデータバス２０１とＣＰＵから制御信
号を送出するための制御出力線２０２、及びＣＰＵから
バス接続制御信号を送出するためのバス接続制御出力線
２０３には、それぞれスリーステートバッファ２０４が
挿入されており、前二者はバス５と、後者はバス接続制
御信号線６Ａ（又は６Ｂ）とそれぞれ接続されている。
１）と接続されるデータバス２０１とＣＰＵから制御信
号を送出するための制御出力線２０２、及びＣＰＵから
バス接続制御信号を送出するためのバス接続制御出力線
２０３には、それぞれスリーステートバッファ２０４が
挿入されており、前二者はバス５と、後者はバス接続制
御信号線６Ａ（又は６Ｂ）とそれぞれ接続されている。
【００１１】又、バス５から応答信号などの制御信号を
受信するための制御入力線２０５にはバッファ２０６が
挿入され、プルアップの必要な信号はプルアップ用抵抗
アレイ２０７を介して＋５Ｖの電源に接続されている。
マザーボードからの電源供給線２０８には、開閉用のリ
レー２０９が挿入されている。
受信するための制御入力線２０５にはバッファ２０６が
挿入され、プルアップの必要な信号はプルアップ用抵抗
アレイ２０７を介して＋５Ｖの電源に接続されている。
マザーボードからの電源供給線２０８には、開閉用のリ
レー２０９が挿入されている。
【００１２】データバス２０１を経由するＣＰＵへの入
力データはＣＰＵからの入力制御信号２１０により、デ
ータバス２０１を経由するＣＰＵからの出力データは、
ＯＲゲート２１１を介してＣＰＵからの出力制御信号２
１２により制御され、入出力の切り換えが行われる。Ｏ
Ｒゲート２１１のもう一方の入力端子には、バス接続制
御信号線６Ｂ（又は６Ａ）から入力される出力許可信号
２１３が接続されており、プルアップ抵抗とＮＯＴゲー
トとにより正常時は“Ｌ”レベルであり、出力制御信号
２１２はＯＲゲート２１１を無条件で通過するが、出力
許可信号２１３を“Ｈ”レベルとすることにより、デー
タバス２０１，制御出力線２０２及びバス接続制御出力
線２０３からの出力をすべてディスエーブル状態とする
ことができるように構成されている。
力データはＣＰＵからの入力制御信号２１０により、デ
ータバス２０１を経由するＣＰＵからの出力データは、
ＯＲゲート２１１を介してＣＰＵからの出力制御信号２
１２により制御され、入出力の切り換えが行われる。Ｏ
Ｒゲート２１１のもう一方の入力端子には、バス接続制
御信号線６Ｂ（又は６Ａ）から入力される出力許可信号
２１３が接続されており、プルアップ抵抗とＮＯＴゲー
トとにより正常時は“Ｌ”レベルであり、出力制御信号
２１２はＯＲゲート２１１を無条件で通過するが、出力
許可信号２１３を“Ｈ”レベルとすることにより、デー
タバス２０１，制御出力線２０２及びバス接続制御出力
線２０３からの出力をすべてディスエーブル状態とする
ことができるように構成されている。
【００１３】電源供給線２０８に挿入されているリレー
２０９は、制御コイルに接続される電源制御信号２１４
が“Ｈ”レベルのときに接点が開くタイプであり、プル
アップ抵抗とＮＯＴゲートとにより正常時は“Ｌ”レベ
ルで接点が閉じているが、バス接続制御信号線６Ｂ（又
は６Ａ）を介して電源を遮断することができる。
２０９は、制御コイルに接続される電源制御信号２１４
が“Ｈ”レベルのときに接点が開くタイプであり、プル
アップ抵抗とＮＯＴゲートとにより正常時は“Ｌ”レベ
ルで接点が閉じているが、バス接続制御信号線６Ｂ（又
は６Ａ）を介して電源を遮断することができる。
【００１４】バス接続制御出力線２０３からは、もう一
方のＣＰＵバス接続制御部２及び４個のバス接続制御部
３を制御するバス接続制御信号が送信されるが、このバ
ス接続制御信号は、各基板からのデータ出力を制御する
出力許可信号と、電源の供給を制御する電源制御信号
と、表示パネル９の表示を制御するエラーＬＥＤ制御信
号と、ロック機構７を制御するロック機構制御信号とか
ら成る。
方のＣＰＵバス接続制御部２及び４個のバス接続制御部
３を制御するバス接続制御信号が送信されるが、このバ
ス接続制御信号は、各基板からのデータ出力を制御する
出力許可信号と、電源の供給を制御する電源制御信号
と、表示パネル９の表示を制御するエラーＬＥＤ制御信
号と、ロック機構７を制御するロック機構制御信号とか
ら成る。
【００１５】バス接続制御信号線６Ｂ（又は６Ａ）から
入力される他のＣＰＵ基板１１（又は１０）からのエラ
ーＬＥＤ制御信号２１５及びロック機構制御信号２１６
は、それぞれＮＡＮＤゲート２１７を介して表示パネル
９及びロック機構７に接続されており、プルアップ抵抗
でプルアップされているため正常時は“Ｈ”レベルであ
るが、“Ｌ”レベルになると表示パネル９内のエラーＬ
ＥＤ２１８を点灯し、ロック機構７のロックを解除す
る。各ＮＡＮＤゲート２１７のもう一方の入力端子に
は、それぞれコネクタ４からの自ＣＰＵ基板１０（又は
１１）の制御信号が入力され、２枚のＣＰＵ基板１０，
１１の双方から制御できるように構成されている。
入力される他のＣＰＵ基板１１（又は１０）からのエラ
ーＬＥＤ制御信号２１５及びロック機構制御信号２１６
は、それぞれＮＡＮＤゲート２１７を介して表示パネル
９及びロック機構７に接続されており、プルアップ抵抗
でプルアップされているため正常時は“Ｈ”レベルであ
るが、“Ｌ”レベルになると表示パネル９内のエラーＬ
ＥＤ２１８を点灯し、ロック機構７のロックを解除す
る。各ＮＡＮＤゲート２１７のもう一方の入力端子に
は、それぞれコネクタ４からの自ＣＰＵ基板１０（又は
１１）の制御信号が入力され、２枚のＣＰＵ基板１０，
１１の双方から制御できるように構成されている。
【００１６】又、表示パネル９には、保守員が基板を抜
き挿しするときに操作するロック解除の要求スイッチ２
１９が設けられている。要求スイッチ２１９の一端はチ
ャタリング防止用フィルタ２２０に接続され、シュミッ
トトリガバッファ２２１を経て要求信号がコネクタ４及
びバス接続制御信号線６Ａ（又は６Ｂ）を介して双方の
ＣＰＵ基板１０，１１に送られる。
き挿しするときに操作するロック解除の要求スイッチ２
１９が設けられている。要求スイッチ２１９の一端はチ
ャタリング防止用フィルタ２２０に接続され、シュミッ
トトリガバッファ２２１を経て要求信号がコネクタ４及
びバス接続制御信号線６Ａ（又は６Ｂ）を介して双方の
ＣＰＵ基板１０，１１に送られる。
【００１７】図３は図１中のバス接続機構３の詳細を示
す回路図である。
す回路図である。
【００１８】バス接続制御部３は、ＣＰＵ基板以外の各
基板との接続に用いられるもので、ＣＰＵバス接続制御
部２との主な相違は、バス接続制御信号を出力せず、双
方のＣＰＵから対等に制御されることである。
基板との接続に用いられるもので、ＣＰＵバス接続制御
部２との主な相違は、バス接続制御信号を出力せず、双
方のＣＰＵから対等に制御されることである。
【００１９】コネクタ４とバス５との間のデータバス３
０１と応答信号などを送出する制御出力線３０２とには
スリーステートバッファ３０３が、制御信号を受信する
制御入力線３０４にはバッファ３０５がそれぞれ挿入さ
れており、電源供給線３０６にはリレー３０７が挿入さ
れている。
０１と応答信号などを送出する制御出力線３０２とには
スリーステートバッファ３０３が、制御信号を受信する
制御入力線３０４にはバッファ３０５がそれぞれ挿入さ
れており、電源供給線３０６にはリレー３０７が挿入さ
れている。
【００２０】これらのスリーステートバッファ３０３及
びリレー３０７は、バス接続制御信号線６Ａ及び６Ｂか
ら入力され、ＮＡＮＤゲート３０８を介して出力される
出力許可信号３０９及び電源制御信号３１０により、Ｃ
ＰＵバス接続制御部２の場合と同様な制御が行われ、Ｃ
ＰＵ基板１０，１１の双方から信号出力のディスエーブ
ル化および電源の遮断が可能となっている。
びリレー３０７は、バス接続制御信号線６Ａ及び６Ｂか
ら入力され、ＮＡＮＤゲート３０８を介して出力される
出力許可信号３０９及び電源制御信号３１０により、Ｃ
ＰＵバス接続制御部２の場合と同様な制御が行われ、Ｃ
ＰＵ基板１０，１１の双方から信号出力のディスエーブ
ル化および電源の遮断が可能となっている。
【００２１】表示パネル９及びロック機構７の制御につ
いても同様であり、バス接続制御信号線６Ａ及び６Ｂか
ら入力される制御信号は、それぞれＮＡＮＤゲート３１
１を介して表示パネル９及びロック機構７に接続されて
おり、ＣＰＵ基板１０，１１の双方からエラーＬＥＤ３
１３を点灯し、ロックを解除することができる。
いても同様であり、バス接続制御信号線６Ａ及び６Ｂか
ら入力される制御信号は、それぞれＮＡＮＤゲート３１
１を介して表示パネル９及びロック機構７に接続されて
おり、ＣＰＵ基板１０，１１の双方からエラーＬＥＤ３
１３を点灯し、ロックを解除することができる。
【００２２】なお、保守員がロック解除を要求するため
表示パネル９の要求スイッチ３１４を操作したときの要
求信号は、バス接続制御信号線６Ａ及び６Ｂを介してＣ
ＰＵ基板１０，１１の双方に送られる。
表示パネル９の要求スイッチ３１４を操作したときの要
求信号は、バス接続制御信号線６Ａ及び６Ｂを介してＣ
ＰＵ基板１０，１１の双方に送られる。
【００２３】次に、図１の無停止型コンピュータの動作
を図１〜図３を用いて説明する。
を図１〜図３を用いて説明する。
【００２４】マザーボード１に接続されているメモリ基
板１２，１３又はＩ／Ｏ基板１４，１５の中の一つが、
動作中に何等かの故障を起こして動作しなくなったとす
る。この故障をマザーボード１に接続されているＣＰＵ
基板１０，１１のいずれかのＣＰＵが検出すると、その
ＣＰＵがバス接続制御信号を送信して故障基板のバス接
続制御部３を制御し、故障した基板をバス５から切り離
す。このとき、バス接続制御部３のＮＡＮＤゲート３０
８の一入力がバス接続制御信号線６Ａ又は６Ｂを介して
接地されて“Ｌ”レベルとなり、出力許可信号３０９が
“Ｈ”レベルとなり、基板の出力がバス５に影響を与え
ないようになる。同時にエラーＬＥＤ制御信号３１２を
“Ｈ”レベルにし、表示パネル９のエラーＬＥＤ３１３
を点灯させる。引き続いて、電源制御信号３１０を
“Ｈ”レベルとすると、リレー３０７が作動して基板へ
の供給電源を切断する。
板１２，１３又はＩ／Ｏ基板１４，１５の中の一つが、
動作中に何等かの故障を起こして動作しなくなったとす
る。この故障をマザーボード１に接続されているＣＰＵ
基板１０，１１のいずれかのＣＰＵが検出すると、その
ＣＰＵがバス接続制御信号を送信して故障基板のバス接
続制御部３を制御し、故障した基板をバス５から切り離
す。このとき、バス接続制御部３のＮＡＮＤゲート３０
８の一入力がバス接続制御信号線６Ａ又は６Ｂを介して
接地されて“Ｌ”レベルとなり、出力許可信号３０９が
“Ｈ”レベルとなり、基板の出力がバス５に影響を与え
ないようになる。同時にエラーＬＥＤ制御信号３１２を
“Ｈ”レベルにし、表示パネル９のエラーＬＥＤ３１３
を点灯させる。引き続いて、電源制御信号３１０を
“Ｈ”レベルとすると、リレー３０７が作動して基板へ
の供給電源を切断する。
【００２５】以上の動作により、故障を起こした基板は
バス５から切り離され、無停止型コンピュータの動作に
影響を与えることなく、故障基板をコネクタ４から抜き
取ることが可能な状態となる。ここで、保守員が要求ス
イッチ３１４を操作してオン状態として要求信号を送出
すると、故障を検出してエラーＬＥＤ３１３を点灯させ
たＣＰＵがこの要求信号を検出し、ロック機構制御信号
３１５を“Ｈ”レベルにしてロック機構７のロックを解
除する。これにより保守員は動作中の他の基板に影響を
与えることなく故障を起こした基板を抜くことができ
る。
バス５から切り離され、無停止型コンピュータの動作に
影響を与えることなく、故障基板をコネクタ４から抜き
取ることが可能な状態となる。ここで、保守員が要求ス
イッチ３１４を操作してオン状態として要求信号を送出
すると、故障を検出してエラーＬＥＤ３１３を点灯させ
たＣＰＵがこの要求信号を検出し、ロック機構制御信号
３１５を“Ｈ”レベルにしてロック機構７のロックを解
除する。これにより保守員は動作中の他の基板に影響を
与えることなく故障を起こした基板を抜くことができ
る。
【００２６】又、基板をマザーボードに挿入する場合
も、この状態からマザーボードのコネクタに基板を挿入
し、要求スイッチ３１４を保守員がオフ状態に戻するこ
とにより、バス接続制御信号を送信して制御したＣＰＵ
がエラーＬＥＤ制御信号３１２を“Ｌ”レベルに戻し、
ロック機構制御信号３１５を“Ｌ”レベルにすることに
より基板をロックし、電源制御信号３１０を“Ｌ”レベ
ルにした後に出力許可信号３０９を“Ｌ”レベルに戻す
ことにより、他の基板を動作させたままでマザーボード
に基板を挿入することができる。
も、この状態からマザーボードのコネクタに基板を挿入
し、要求スイッチ３１４を保守員がオフ状態に戻するこ
とにより、バス接続制御信号を送信して制御したＣＰＵ
がエラーＬＥＤ制御信号３１２を“Ｌ”レベルに戻し、
ロック機構制御信号３１５を“Ｌ”レベルにすることに
より基板をロックし、電源制御信号３１０を“Ｌ”レベ
ルにした後に出力許可信号３０９を“Ｌ”レベルに戻す
ことにより、他の基板を動作させたままでマザーボード
に基板を挿入することができる。
【００２７】以上の実施例では、各基板ごとに表示パネ
ル９とロック機構７が設けられている場合について説明
したが、これらはマザーボード上に取り付けられている
ものではなく、基板を挿入するケージ部に各基板ごとに
設けられており、保守員による不用意な誤操作を防止す
るものであり、無くても差し支えないものである。すな
わち、ＣＰＵバス接続制御部およびバス接続制御部をマ
ザーボード上に設けることにより、無停止型コンピュー
タを動作させたまま、動作に影響を与えることなく基板
をコネクタから抜き取ったり挿し込んだりすることが可
能となる。
ル９とロック機構７が設けられている場合について説明
したが、これらはマザーボード上に取り付けられている
ものではなく、基板を挿入するケージ部に各基板ごとに
設けられており、保守員による不用意な誤操作を防止す
るものであり、無くても差し支えないものである。すな
わち、ＣＰＵバス接続制御部およびバス接続制御部をマ
ザーボード上に設けることにより、無停止型コンピュー
タを動作させたまま、動作に影響を与えることなく基板
をコネクタから抜き取ったり挿し込んだりすることが可
能となる。
【００２８】
【発明の効果】以上説明したように、本発明の無停止型
コンピュータは、基板が結合される各コネクタのマザー
ボード側に、バスとの接続を制御するスリーステートバ
ッファと電源を開閉するリレーとを実装し、それらをそ
のマザーボードに実装されている２枚のＣＰＵ基板の双
方から制御できるようにしたので、ある基板が故障して
交換の必要が生じた場合でも、装置の動作を停止させる
ことなく故障した基板を交換できる効果がある。
コンピュータは、基板が結合される各コネクタのマザー
ボード側に、バスとの接続を制御するスリーステートバ
ッファと電源を開閉するリレーとを実装し、それらをそ
のマザーボードに実装されている２枚のＣＰＵ基板の双
方から制御できるようにしたので、ある基板が故障して
交換の必要が生じた場合でも、装置の動作を停止させる
ことなく故障した基板を交換できる効果がある。
【００２９】又、基板を収納するケージに各基板ごとに
故障を表示する表示パネルとロック機構とを付加し、双
方のＣＰＵ基板から制御できるようにしたため、動作中
に不用意に基板が抜かれるのを防止することができる。
故障を表示する表示パネルとロック機構とを付加し、双
方のＣＰＵ基板から制御できるようにしたため、動作中
に不用意に基板が抜かれるのを防止することができる。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】図１中のＣＰＵバス接続制御部の詳細を示す回
路図である。
路図である。
【図３】図１中のバス接続制御部の詳細を示す回路図で
ある。
ある。
【図４】従来の無停止型コンピュータの構成の一例を示
すブロック図である。
すブロック図である。
１，１ａ マザーボード ２ ＣＰＵバス接続制御部 ３ バス接続制御部 ４ コネクタ ５，５ａ バス ６Ａ，６Ｂ バス接続制御信号線 ７ ロック機構 ８ パネル制御線 ９ 表示パネル １０，１０ａ，１１，１１ａ ＣＰＵ基板 １２，１２ａ，１３，１３ａ メモリ基板 １４，１４ａ，１５，１５ａ Ｉ／Ｏ基板 ２０１，３０１ データバス ２０２，３０２ 制御出力線 ２０３ バス接続制御出力線 ２０４，３０３ スリーステートバッファ ２０５，３０４ 制御入力線 ２０６，３０５ バッファ ２０７ プルアップ用抵抗アレイ ２０８，３０６ 電源供給線 ２０９，３０７ リレー ２２０ チャタリング防止用フィルタ ２２１ シュミットトリガバッファ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 15/16 ４７０ Ｈ 9190−5Ｌ Ｅ 9190−5Ｌ
Claims (2)
- 【請求項１】 複数の基板がコネクタを介してマザーボ
ード上のバスにより相互に接続されて構成されている無
停止型コンピュータにおいて、前記各コネクタとバスと
の間に、信号の伝送を外部から制御できるスリーステー
トバッファと電源の供給を遮断できるリレーとを内蔵
し、前記スリーステートバッファ及びリレーの状態を前
記マザーボードに接続されている複数のＣＰＵ基板から
制御できるように構成したことを特徴とする無停止型コ
ンピュータ。 - 【請求項２】 各基板を収納するケージに障害を表示す
る表示パネルと基板の抜き挿しを禁止するロック機構と
を各基板ごとに設け、そのケージに収納されている前記
複数のＣＰＵ基板から制御できるように構成したことを
特徴とする請求項１記載の無停止型コンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4058637A JP2978622B2 (ja) | 1992-03-17 | 1992-03-17 | 無停止型コンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4058637A JP2978622B2 (ja) | 1992-03-17 | 1992-03-17 | 無停止型コンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05265594A true JPH05265594A (ja) | 1993-10-15 |
| JP2978622B2 JP2978622B2 (ja) | 1999-11-15 |
Family
ID=13090102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4058637A Expired - Fee Related JP2978622B2 (ja) | 1992-03-17 | 1992-03-17 | 無停止型コンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2978622B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006164102A (ja) * | 2004-12-10 | 2006-06-22 | Fujitsu Support & Service Kk | 誤作業防止システムおよび誤作業防止方法 |
| JP2008225538A (ja) * | 2007-03-08 | 2008-09-25 | Nec Corp | クライアント端末、マザーボード |
| JP2017188085A (ja) * | 2016-02-17 | 2017-10-12 | 廣達電腦股▲ふん▼有限公司 | ロック機構を有するシャーシ |
-
1992
- 1992-03-17 JP JP4058637A patent/JP2978622B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006164102A (ja) * | 2004-12-10 | 2006-06-22 | Fujitsu Support & Service Kk | 誤作業防止システムおよび誤作業防止方法 |
| JP4526368B2 (ja) * | 2004-12-10 | 2010-08-18 | 株式会社富士通エフサス | 誤作業防止システムおよび誤作業防止方法 |
| JP2008225538A (ja) * | 2007-03-08 | 2008-09-25 | Nec Corp | クライアント端末、マザーボード |
| JP2017188085A (ja) * | 2016-02-17 | 2017-10-12 | 廣達電腦股▲ふん▼有限公司 | ロック機構を有するシャーシ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2978622B2 (ja) | 1999-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5579491A (en) | Local proactive hot swap request/acknowledge system | |
| JPS59106056A (ja) | フエイルセイフ式デ−タ処理システム | |
| JPH05265594A (ja) | 無停止型コンピュータ | |
| US6801973B2 (en) | Hot swap circuit module | |
| JP3813909B2 (ja) | 電子連動装置 | |
| KR20070016393A (ko) | 이중화 프로세서에서의 중재 처리 장치 | |
| JP3261014B2 (ja) | データ処理システムにおけるモジュール交換方法および自己診断方法 | |
| JP2856633B2 (ja) | 冗長装置 | |
| JP2861595B2 (ja) | 冗長化ｃｐｕユニットの切り替え制御装置 | |
| JP3022860B1 (ja) | 電子装置及びその活線挿抜制御方法 | |
| JPS60173602A (ja) | 分散型プロセス制御装置 | |
| JP2706027B2 (ja) | プログラマブルコントローラ | |
| JP3231743B2 (ja) | 電源制御装置の制御方式と方法 | |
| US20080192422A1 (en) | System management protection device for server | |
| KR20000021045A (ko) | 컴퓨터 제어의 이중화 방법 및 그 시스템 | |
| JPS58203561A (ja) | 外部記憶制御装置 | |
| JPH07152705A (ja) | フェール・セーフプロセッサを用いたデータ転送システム | |
| JP2003036127A (ja) | パッケージの閉塞方法 | |
| JP2005025325A (ja) | 冗長装置交換機構 | |
| JPH0594381A (ja) | 冗長回路システム | |
| JP2000209236A (ja) | インタ―フェ―ス機器 | |
| JPH0380303A (ja) | 二重化装置 | |
| JPS5979330A (ja) | 入出力制御装置の２重化システム | |
| JPS6055420A (ja) | 電源制御方式 | |
| JPS6134171B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990831 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |