JPS6134171B2 - - Google Patents

Info

Publication number
JPS6134171B2
JPS6134171B2 JP56041360A JP4136081A JPS6134171B2 JP S6134171 B2 JPS6134171 B2 JP S6134171B2 JP 56041360 A JP56041360 A JP 56041360A JP 4136081 A JP4136081 A JP 4136081A JP S6134171 B2 JPS6134171 B2 JP S6134171B2
Authority
JP
Japan
Prior art keywords
central processing
control device
function
main
processing system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56041360A
Other languages
English (en)
Other versions
JPS57155649A (en
Inventor
Hideji Yamashita
Toshio Kunigami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56041360A priority Critical patent/JPS57155649A/ja
Publication of JPS57155649A publication Critical patent/JPS57155649A/ja
Publication of JPS6134171B2 publication Critical patent/JPS6134171B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

【発明の詳細な説明】 本発明は集中管理方式、特に冗長構成を有する
中央処理系装置における集中管理方式に関す。
電子交換機あるいはデータ処理システム等の高
信頼性を要求されるシステムにおいては、中心的
役割を果す中央処理系装置は二重化その他の冗長
構成を採り、信頼性の維持に努める例が少なくな
い。これ等中央処理系装置の初期設定・系切替等
の運転管理、運転状況の監視並びに障害診断等は
集中管理装置で一括管理される場合が少なくな
い。
然し従来あるこの種集中管理方式においては、
前記集中管理装置を二重化することは経済性を損
なう恐れがあり、実施されていなかつた。従つて
万一集中管理装置が障害等のために機能を停止す
ると、折角冗長構成を有する中央処理系装置も運
転不能に陥り、信頼性を低下させる結果となる。
本発明の目的は、前述の如き従来ある集中管理
方式の欠点を除去し、中央処理系装置の信頼性を
低下させぬ集中管理方式を経済的に実現させるこ
とにある。
この目的は、冗長構成を有する中央処理系装置
において、該中央処理系装置の運転に不可欠の初
期設定機能および障害対処機能と、前記中央処理
系装置の運用に有効な運転状態表示機能と、診断
機能とを具備する主集中管理装置と、前記中央処
理系装置の運転に不可欠の初期設定機能および障
害対処機能のみを具備する従集中管理装置と、前
記診断機能が前記主集中管理装置に具備される前
記初期設定機能または前記障害対処機能に生じた
障害を検出したときに駆動され、前記主集中管理
装置を前記従集中管理装置に切替える手段とを設
けることにより達成される。
以下、本発明の一実施例を第1図および第2図
により説明する。第1図は本発明の一実施例によ
る集中管理方式を適用した電子交換機の構成例を
示す図であり、第2図は、第1図における主集中
管理装置および従集中管理装置の構成例を示す図
である。第1図において、電子交換機に加はる呼
は、中央処理系装置CPにより制御される通話路
系装置SPを経由して処理される。該中央処理系
装置CPは、それぞれ入出力装置IOを有する中央
処理装置CPU0およびCPU1が待機冗長系を構
成することにより、高信頼化が図られている。
中央処理装置CPU0およびCPU1はそれぞれ
主集中管理装置SVP0に接続され、集中管理され
ている。別に従集中管理装置SVP1が設けられて
おり、主集中管理装置SVP0が切替リレーALを
駆動すると、中央処理装置CPU0およびCPU1
は従集中管理装置SVP1に接続替えされ、集中管
理される。主集中管理装置SVP0および従集中管
理装置SVP1の構成は第2図に示される。今中央
処理装置CPU0が現用として稼動し、中央処理
装置CPU1が予備として待機する様主集中管理
装置SVP0により設定されている。中央処理装置
CPU0の運転状況を示す各情報は主集中管理装
置SVP0に伝達され、該集中管理装置SVP0内の
保守パネルMP上に表示される。若し中央処理装
置CPU0に障害が発生すると、障害の発生を通
知する情報が主集中管理装置SVP0に伝達され、
タイプライタ装置TTYに出力される。該障害通
知出力を受けた保守者は、タイプライタ装置
TTYから所定の指令を入力し、待機中の中央処
理装置CPU1を初期設定して現用として稼動さ
せ、中央処理装置CPU0を運転停止させる。主
集中管理装置SVP0における前記動作は、プロセ
ツサMPUおよびメモリMEMが中心となつて実施
される。また主集中管理装置SVP0に存するコン
ソールCNSにより、プロセツサMPU、周辺アダ
プタACIA、入出力制御部IOC等の診断を実施す
ることが出来る。今主集中管理装置SVP0内の何
れかに障害が検出されると、プロセツサMPUは
周辺アダプタPIA、デコーダDECおよびラツチ
LTCHを介して切替リレーALを駆動する。その
結果、中央処理装置CPU0およびCPU1タイプ
ライタ装置TTYおよび集中管理用入出力装置SIO
は主集中管理装置SVP0から切離され、従集中管
理装置SVP1に切替接続される。従集中管理装置
SVP1はプロセツサMPU、メモリMEM、中央処
理装置CPU0およびCPU1と接続用の周辺アダ
プタPIA、タイプライタ装置TTYと接続用の非
同期アダプタACIAおよび初期設定のための集中
管理用入出力装置SIOの接続用入出力制御部IOC
のみを具備しており、保守パネルMPおよびコン
ソールCNS関係装置は含まれない。従つて従集
中管理装置SVP1の初期設定機能、および中央処
理系装置CPの初期設定・系切替等の運転管理に
不可欠な指令をタイプライタ装置TTYから入力
する機能、並びに中央処理系装置CPの罹障通知
情報等の不可欠な運転情報をタイプライタ装置
TTYに出力する機能は従集中管理装置SVP1に
より具備されるので、中央処理系装置CPの運転
には何等支障はない。一方、中央処理系装置CP
の運転状況を保守パネルMPにより表示する機
能、および従集中管理装置SVP1を構成する各部
を診断する機能は具備されていないが、中央処理
系装置CPの運転維持には必ずしも不可欠ではな
い。中央処理系装置CPの運転状況を詳細に表示
するためには、保守パネルMP関係装置の量も増
加し、例えば主集中管理装置SVP0の約90%を占
めることも想定される。従つて、従集中管理装置
SVP1の構成は主集中管理装置SVP0の構成の約
10程度で済む。
以上の説明から明らかな如く、本実施例によれ
ば、主集中管理装置SVP0に比べて極めて小規模
(例えば約10%)の従集中管理装置SVP1を設け
ることにより、主集中管理装置SVP0が罹障時も
中央処理系CPの運転は支障なく維持される。
なお、第1図および第2図はあく迄本発明の一
実施例に過ぎず、例えば主集中管理装置SVP0お
よび従集中管理装置SVP1の構成は第2図に示さ
れるものに限定されることは無く、他に幾多の変
形が考慮されるが、何れの場合にも本発明の効果
が変らない。また本発明の対象は電子交換機に限
定されぬことは言う迄もない。
以上、本発明によれば、冗長構成を有する中央
処理系装置を集中管理する主集中管理装置に小規
模の従集中管理装置を併設することにより、経済
的に中央処理系装置の高信頼性を維持することが
出来る。
【図面の簡単な説明】
第1図は本発明の一実施例による集中管理方式
を適用した電子交換機の構成例を示す図、第2図
は第1図における主集中管理装置および従集中管
理装置の構成例を示す図である。 図において、SPは通話路系装置、CPは中央処
理系装置、CPU0およびCPU1は中央処理装
置、IOは入出力装置、SVP0は主集中管理装
置、SVP1は従集中管理装置、ALは切替リレ
ー、SW0およびSW1は切替装置、TTYはタイ
プライタ装置、SIOは集中管理用入出力装置、
MPUはプロセツサ、MEMはメモリ、PIAは周辺
アダプタ、ACIAは非同期アダプタ、IOCは入出
力制御部、DECはデコーダ、LTCHはラツチ、
MPは保守パネル、CNSCはコンソール制御部、
CNSはコンソール、を示す。

Claims (1)

    【特許請求の範囲】
  1. 1 冗長構成を有する中央処理系装置において、
    該中央処理系装置の運転に不可欠の初期設定機能
    および障害対処機能と、前記中央処理系装置の運
    用に有効な運転状態表示機能と、診断機能とを具
    備する主集中管理装置と、前記中央処理系装置の
    運転に不可欠の初期設定機能および障害対処機能
    のみを具備する従集中管理装置と、前記診断機能
    が前記主集中管理装置に具備される前記初期設定
    機能または前期障害対処機能に生じた障害を検出
    したときに駆動され、前記主集中管理装置を前記
    従集中管理装置に切替える切替手段とを設けるこ
    とを特徴とする集中管理方式。
JP56041360A 1981-03-20 1981-03-20 Centralized controlling system Granted JPS57155649A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56041360A JPS57155649A (en) 1981-03-20 1981-03-20 Centralized controlling system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56041360A JPS57155649A (en) 1981-03-20 1981-03-20 Centralized controlling system

Publications (2)

Publication Number Publication Date
JPS57155649A JPS57155649A (en) 1982-09-25
JPS6134171B2 true JPS6134171B2 (ja) 1986-08-06

Family

ID=12606308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56041360A Granted JPS57155649A (en) 1981-03-20 1981-03-20 Centralized controlling system

Country Status (1)

Country Link
JP (1) JPS57155649A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4455601A (en) * 1981-12-31 1984-06-19 International Business Machines Corporation Cross checking among service processors in a multiprocessor system
JPS62174839A (ja) * 1986-01-28 1987-07-31 Nec Corp 二重化システムの予備系の正常性確認方式

Also Published As

Publication number Publication date
JPS57155649A (en) 1982-09-25

Similar Documents

Publication Publication Date Title
US3377623A (en) Process backup system
JPH07334382A (ja) マルチコントローラシステム
JPS6134171B2 (ja)
WO2022113345A1 (ja) 制御切替装置
JPS596735A (ja) 障害通知方式
JP2978622B2 (ja) 無停止型コンピュータ
JP3363579B2 (ja) 監視装置及び監視システム
JP4993577B2 (ja) プラント制御システム
JP2885224B2 (ja) 交換システムの冗長構成制御方法
JP3843388B2 (ja) プロセス制御装置
JPH01209564A (ja) 情報処理装置
JPH07152705A (ja) フェール・セーフプロセッサを用いたデータ転送システム
JPS6113627B2 (ja)
JPS6362780B2 (ja)
JPH02109144A (ja) 伝送ライン切り換え装置
JPS6239465Y2 (ja)
JPH0749599Y2 (ja) 警報システム
JPH03268035A (ja) 二重化システム監視方式
JPS5872267A (ja) 2重系状態監視計算機装置
JP2011022741A (ja) コンピュータシステム、サービスプロセッサ、及びその診断方法
JPH088997A (ja) 二重化制御装置
JPH0267038A (ja) 分散形交換システムの制御方式
JPS62186335A (ja) 電子計算装置
JPH0554288A (ja) マイコン制御形エレベータの保守装置
JPS63269234A (ja) 系統切替装置