JPH0526439B2 - - Google Patents
Info
- Publication number
- JPH0526439B2 JPH0526439B2 JP58007705A JP770583A JPH0526439B2 JP H0526439 B2 JPH0526439 B2 JP H0526439B2 JP 58007705 A JP58007705 A JP 58007705A JP 770583 A JP770583 A JP 770583A JP H0526439 B2 JPH0526439 B2 JP H0526439B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- motor
- timing
- final
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
- G05B19/416—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by control of velocity, acceleration or deceleration
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
- G05B19/19—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by positioning or contouring control systems, e.g. to control position from one programmed point to another or to control movement along a programmed continuous path
- G05B19/40—Open loop systems, e.g. using stepping motor
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
- H02P23/20—Controlling the acceleration or deceleration
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P8/00—Arrangements for controlling dynamo-electric motors rotating step by step
- H02P8/14—Arrangements for controlling speed or speed and torque
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/43—Speed, acceleration, deceleration control ADC
- G05B2219/43088—Select out of plurality of acceleration profiles
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/43—Speed, acceleration, deceleration control ADC
- G05B2219/43093—Speed pattern, table together with timing data in ram
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Human Computer Interaction (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Control Of Stepping Motors (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、例えばホイールプリンタのホイール
のように高精度に駆動する必要のある物体の回転
駆動用として用いられるステツプモータの駆動装
置に関する。
のように高精度に駆動する必要のある物体の回転
駆動用として用いられるステツプモータの駆動装
置に関する。
ホイールプリンタのホイールをステツプモータ
で駆動する場合、従来では例えば次のように行な
つている。すなわち、先ずメモリにステツプモー
タの速度増加パターンと速度減少パターンとをそ
れぞれ記憶しておく。そして、制御部からモータ
のステツプ数を指定する回転量情報が出力された
とき、先ず上記メモリの速度増加パターンが記憶
されているアドレスを指定してそのステツプデー
タを読出させ、このデータに従つてプログラマブ
ルタイマからステツプタイミング信号を発し、こ
の信号に同期してステツプモータをステツプ駆動
する。そして、ステツプモータのステツプ周波数
が所定値に到達すると、以後その周波数でモータ
を駆動し、残りのステツプ数が定められた一定の
値になつた時点で、前記メモリの速度減少パター
ンのステツプデータを読出させてステツプ周波数
を減少させ、前記制御部で指定されたステツプ数
（最終ステツプ数）に達した時点で停止させる。
第１図Ａ−Ｂ−Ｃ−Ｄ−X3は、このときのステ
ツプモータの回転速度変化を示すものである。な
お、モータの最終ステツプ数が比較的少ない場
合、つまり回転量が少ない場合には、第１図Ａ−
Ｂ−X1、あるいはＡ−Ｂ−Ｃ−X2のように、モ
ータが最終ステツプ数の半分まで駆動されたとき
に、速度増加パターンから速度減少パターンに移
行してモータを駆動する。
で駆動する場合、従来では例えば次のように行な
つている。すなわち、先ずメモリにステツプモー
タの速度増加パターンと速度減少パターンとをそ
れぞれ記憶しておく。そして、制御部からモータ
のステツプ数を指定する回転量情報が出力された
とき、先ず上記メモリの速度増加パターンが記憶
されているアドレスを指定してそのステツプデー
タを読出させ、このデータに従つてプログラマブ
ルタイマからステツプタイミング信号を発し、こ
の信号に同期してステツプモータをステツプ駆動
する。そして、ステツプモータのステツプ周波数
が所定値に到達すると、以後その周波数でモータ
を駆動し、残りのステツプ数が定められた一定の
値になつた時点で、前記メモリの速度減少パター
ンのステツプデータを読出させてステツプ周波数
を減少させ、前記制御部で指定されたステツプ数
（最終ステツプ数）に達した時点で停止させる。
第１図Ａ−Ｂ−Ｃ−Ｄ−X3は、このときのステ
ツプモータの回転速度変化を示すものである。な
お、モータの最終ステツプ数が比較的少ない場
合、つまり回転量が少ない場合には、第１図Ａ−
Ｂ−X1、あるいはＡ−Ｂ−Ｃ−X2のように、モ
ータが最終ステツプ数の半分まで駆動されたとき
に、速度増加パターンから速度減少パターンに移
行してモータを駆動する。
ところが、このような従来の駆動方法は、ステ
ツプモータの最終ステツプ数が如何なる値であつ
ても、すべて同一の速度増加パターンおよび速度
減少パターンに従つてモータを駆動しているた
め、モータを円滑に駆動することが難かしく、特
に最終ステツプ数が少ない場合にオーバシユート
等が発生し易くなつて正確な駆動を行なえなくな
る欠点があつた。
ツプモータの最終ステツプ数が如何なる値であつ
ても、すべて同一の速度増加パターンおよび速度
減少パターンに従つてモータを駆動しているた
め、モータを円滑に駆動することが難かしく、特
に最終ステツプ数が少ない場合にオーバシユート
等が発生し易くなつて正確な駆動を行なえなくな
る欠点があつた。
本発明は、簡単な回路構成でステツプモータの
最終ステツプ数に応じた最適な速度パターンでモ
ータを駆動できるようにし、モータを円滑かつ正
確に駆動し得るステツプモータの駆動装置を提供
することを目的とする。
最終ステツプ数に応じた最適な速度パターンでモ
ータを駆動できるようにし、モータを円滑かつ正
確に駆動し得るステツプモータの駆動装置を提供
することを目的とする。
本発明は、上記目的を達成するために、ステツ
プモータの最終ステツプ数までのステツプタイミ
ングデータ列からなる速度パターンを最終ステツ
プ数が異なるパターン毎にそれぞれ最終ステツプ
数に対応するアドレスから１アドレスずつ変化さ
せて記憶するメモリと、制御部から最終ステツプ
数を指定する回転量情報が出力されたときこの情
報をアドレス情報に変換してメモリに記憶された
各速度パターンのうち該当する速度パターンのア
ドレス指定を行う変換回路と、メモリから読出さ
れる速度パターンの１ステツプ分のステツプタイ
ミングデータに従つて所定のタイミングでステツ
プタイミング信号を発するプログラマブタイマ
と、このプログラマブルタイマからステツプタイ
ミング信号が発せられる毎に変換回路から出力さ
れるアドレス情報を１アドレスずつ変化させてメ
モリからステツプタイミングデータを順次読出さ
せるアドルス可変回路と、プログラマブルタイマ
からステツプタイミング信号が発生される毎にそ
の発生タイミングに同期してステツプモータをス
テツプ駆動する駆動部とを備えたものである。
プモータの最終ステツプ数までのステツプタイミ
ングデータ列からなる速度パターンを最終ステツ
プ数が異なるパターン毎にそれぞれ最終ステツプ
数に対応するアドレスから１アドレスずつ変化さ
せて記憶するメモリと、制御部から最終ステツプ
数を指定する回転量情報が出力されたときこの情
報をアドレス情報に変換してメモリに記憶された
各速度パターンのうち該当する速度パターンのア
ドレス指定を行う変換回路と、メモリから読出さ
れる速度パターンの１ステツプ分のステツプタイ
ミングデータに従つて所定のタイミングでステツ
プタイミング信号を発するプログラマブタイマ
と、このプログラマブルタイマからステツプタイ
ミング信号が発せられる毎に変換回路から出力さ
れるアドレス情報を１アドレスずつ変化させてメ
モリからステツプタイミングデータを順次読出さ
せるアドルス可変回路と、プログラマブルタイマ
からステツプタイミング信号が発生される毎にそ
の発生タイミングに同期してステツプモータをス
テツプ駆動する駆動部とを備えたものである。
第２図は、本発明の一実施例におけるモータ駆
動装置のブロツク構成図で、この装置はリード・
オンリー・メモリ（ROM）からなるメモリ１を
有している。このメモリ１には、ステツプモータ
の回転量（ステツプ数）に応じて定めた複数の速
度パターンが記憶される。これらの速度パターン
は、それぞれ各ステツプ毎のステツプタイミング
を表わすデータ（ステツプタイミングデータ）列
からなる。また本装置は、マイクロプロセツサか
らなる制御部（CPU）２を有しており、この制
御部２から出力される回転量情報を第１のレジス
タ３および第２のレジスタ４にそれぞれ記憶して
いる。そして、第１のレジスタ３から出力される
回路量情報を変換回路５でアドレス情報に変換し
て加算回路６に供給している。一方、上記第２の
レジスタ４は、後述するプログラマブルタイマか
らステツプタイミング信号が発せられる毎に上記
回転量情報を１ずつ減算し、その減算出力を前記
加算回路５に供給する。この加算回路５は、上記
減算出力の前記変換回路４からのアドレス情報と
を加算し、この加算出力をアドレスとして前記メ
モリ１に供給してこのメモリ１のアドレス指定を
行なう。このメモリ１は、上記アドレス指定によ
り該当するアドレスに記憶されているステツプタ
イミングデータを読出し、このデータをプログラ
マブルタイマ７に供給する。プログラマブルタイ
マ７は、各ステツプ毎にCPU２から出力される
スタート信号が到来した時点から、上記ステツプ
タイミングデータで指定される時間だけ計時した
のちステツプタイミング信号を発するもので、こ
のステツプタイミング信号を前記CPU２の割込
み入力端子（INT）に供給するとともに、前記
第２のレジスタ４に供給する。CPU２は、上記
プログラマブルタイマ７からステツプタイミング
信号が到来する毎に、そのタイミングに同期して
Ｉ／Ｏポート（Ｉ／Ｏ）よりモータ駆動回路８に
駆動制御信号を出力する。モータ駆動回路８は、
上記駆動制御信号が供給される毎にそのタイミン
グに同期して駆動信号を発し、これによりステツ
プモータ９を１ステツプ回転駆動する。
動装置のブロツク構成図で、この装置はリード・
オンリー・メモリ（ROM）からなるメモリ１を
有している。このメモリ１には、ステツプモータ
の回転量（ステツプ数）に応じて定めた複数の速
度パターンが記憶される。これらの速度パターン
は、それぞれ各ステツプ毎のステツプタイミング
を表わすデータ（ステツプタイミングデータ）列
からなる。また本装置は、マイクロプロセツサか
らなる制御部（CPU）２を有しており、この制
御部２から出力される回転量情報を第１のレジス
タ３および第２のレジスタ４にそれぞれ記憶して
いる。そして、第１のレジスタ３から出力される
回路量情報を変換回路５でアドレス情報に変換し
て加算回路６に供給している。一方、上記第２の
レジスタ４は、後述するプログラマブルタイマか
らステツプタイミング信号が発せられる毎に上記
回転量情報を１ずつ減算し、その減算出力を前記
加算回路５に供給する。この加算回路５は、上記
減算出力の前記変換回路４からのアドレス情報と
を加算し、この加算出力をアドレスとして前記メ
モリ１に供給してこのメモリ１のアドレス指定を
行なう。このメモリ１は、上記アドレス指定によ
り該当するアドレスに記憶されているステツプタ
イミングデータを読出し、このデータをプログラ
マブルタイマ７に供給する。プログラマブルタイ
マ７は、各ステツプ毎にCPU２から出力される
スタート信号が到来した時点から、上記ステツプ
タイミングデータで指定される時間だけ計時した
のちステツプタイミング信号を発するもので、こ
のステツプタイミング信号を前記CPU２の割込
み入力端子（INT）に供給するとともに、前記
第２のレジスタ４に供給する。CPU２は、上記
プログラマブルタイマ７からステツプタイミング
信号が到来する毎に、そのタイミングに同期して
Ｉ／Ｏポート（Ｉ／Ｏ）よりモータ駆動回路８に
駆動制御信号を出力する。モータ駆動回路８は、
上記駆動制御信号が供給される毎にそのタイミン
グに同期して駆動信号を発し、これによりステツ
プモータ９を１ステツプ回転駆動する。
また上記CPU２は、第２のレジスタ４から減
算出力が零になつた旨の信号が出力され、この信
号がＩ／Ｏポート（Ｉ／Ｏ）より入力されたと
き、プログラマブルタイマ７へのスタート信号の
供給を停止して、一連のステツプモータの駆動制
御を終了する。
算出力が零になつた旨の信号が出力され、この信
号がＩ／Ｏポート（Ｉ／Ｏ）より入力されたと
き、プログラマブルタイマ７へのスタート信号の
供給を停止して、一連のステツプモータの駆動制
御を終了する。
次に、以上のように構成された装置の作用を、
駆動手順に従つて説明する。なお、ここではステ
ツプモータ９を回転量X1，X2，X3だけ回転駆動
する場合を例にとつて説明する。駆動に先立ち、
メモリ１には、上記各回転量X1，X2，X3毎に予
め設定した速度パターンをそれぞれ記憶してお
く。第３図はその記憶状態を示すメモリマツプ
で、アドレスAX1〜（AX1＋X1）にステツプX1
〜ステツプ１の各ステツプタイミングデータが、
また、アドレスAX2〜（AX2＋X2）にステツプ
X2〜ステツプ１の各ステツプタイミングデータ
がそれぞれ記憶され、同様にアドレスAX3〜
（AX3＋X3）にステツプX3〜ステツプ１の各ステ
ツプタイミングデータがそれぞれ記憶されてい
る。
駆動手順に従つて説明する。なお、ここではステ
ツプモータ９を回転量X1，X2，X3だけ回転駆動
する場合を例にとつて説明する。駆動に先立ち、
メモリ１には、上記各回転量X1，X2，X3毎に予
め設定した速度パターンをそれぞれ記憶してお
く。第３図はその記憶状態を示すメモリマツプ
で、アドレスAX1〜（AX1＋X1）にステツプX1
〜ステツプ１の各ステツプタイミングデータが、
また、アドレスAX2〜（AX2＋X2）にステツプ
X2〜ステツプ１の各ステツプタイミングデータ
がそれぞれ記憶され、同様にアドレスAX3〜
（AX3＋X3）にステツプX3〜ステツプ１の各ステ
ツプタイミングデータがそれぞれ記憶されてい
る。
この状態で、CPU２から例えば回転量情報X1
が出力されると、この回転量情報X1は第１およ
び第２のレジスタ３，４にそれぞれ一時記憶され
たのち、変換回路５でアドレス情報AX1に変換
される。そして、加算回路６で上記変換回路５か
アドレス情報AX1と、第２のレジスタ４からの
出力X1とが加算されて、その加算出力（AX1＋
X1）がアドレスとしてメモリ１に供給される。
しかして、上記回転量情報X1に対応する速度パ
ターンが記憶されたアドレスの頭出しがなされ
る。このアドレス指定により、メモリ１からは上
記アドレス（AX1＋X1）に記憶されているステ
ツプ１に対応するデータが読出され、このデータ
はプログラマブルタイマ７にセツトされる。また
プログラマブルタイマ７には、上記データのセツ
ト時点と略同タイミングにCPU２からスタート
信号が供給される。この結果プログラマブルタイ
マ７は、上記スタート信号の到来時点から時計を
開始して前記データで指定された時間だけ経過し
た時点でステツプタイミング信号を発生する。こ
れにより、CPU２は、上記ステツプタイミング
信号の発生タイミングに同期してモータ駆動制御
信号を発生し、これによりモータ駆動回路８から
駆動信号を発生させてステツプモータ９を１ステ
ツプ回転させる。
が出力されると、この回転量情報X1は第１およ
び第２のレジスタ３，４にそれぞれ一時記憶され
たのち、変換回路５でアドレス情報AX1に変換
される。そして、加算回路６で上記変換回路５か
アドレス情報AX1と、第２のレジスタ４からの
出力X1とが加算されて、その加算出力（AX1＋
X1）がアドレスとしてメモリ１に供給される。
しかして、上記回転量情報X1に対応する速度パ
ターンが記憶されたアドレスの頭出しがなされ
る。このアドレス指定により、メモリ１からは上
記アドレス（AX1＋X1）に記憶されているステ
ツプ１に対応するデータが読出され、このデータ
はプログラマブルタイマ７にセツトされる。また
プログラマブルタイマ７には、上記データのセツ
ト時点と略同タイミングにCPU２からスタート
信号が供給される。この結果プログラマブルタイ
マ７は、上記スタート信号の到来時点から時計を
開始して前記データで指定された時間だけ経過し
た時点でステツプタイミング信号を発生する。こ
れにより、CPU２は、上記ステツプタイミング
信号の発生タイミングに同期してモータ駆動制御
信号を発生し、これによりモータ駆動回路８から
駆動信号を発生させてステツプモータ９を１ステ
ツプ回転させる。
一方、上記プログラマブルタイマ７からステツ
プタイミング信号が発生されると、第２のレジス
タ４の内容が１つ減算され、その減算出力が加算
器６に供給される。このため、加算器６からは、
それまで出力していたアドレス（AX1＋X1）に
代わつてアドレス（AX1＋X1−１）が出力され、
この結果メモリ１はアドレス（AX1＋X1−１）
に対応する記憶領域がアクセスされる。したがつ
てメモリ１からは、ステツプ５におけるステツプ
タイミングデータが出力され、この結果プログラ
マブルタイマ７から上記データで指定された時間
経過後にステツプタイミング信号が発生される。
これによりCPU２は、上記ステプタイミング信
号の発生タイミングに同期してステツプモータ９
を１ステツプ駆動せしめる。かくして、２ステツ
プ目の駆動がなされる。またこのステツプ駆動が
終了すると、第２のレジスタ４の内容がさらに１
つ減算され、今度はこの減算出力に従つてアドレ
ス（AX1＋X1−２）が指定され、これによりス
テツプ３におけるデータで指定されたタイミング
でステツプモータ９のステツプ駆動が行なわれ
る。
プタイミング信号が発生されると、第２のレジス
タ４の内容が１つ減算され、その減算出力が加算
器６に供給される。このため、加算器６からは、
それまで出力していたアドレス（AX1＋X1）に
代わつてアドレス（AX1＋X1−１）が出力され、
この結果メモリ１はアドレス（AX1＋X1−１）
に対応する記憶領域がアクセスされる。したがつ
てメモリ１からは、ステツプ５におけるステツプ
タイミングデータが出力され、この結果プログラ
マブルタイマ７から上記データで指定された時間
経過後にステツプタイミング信号が発生される。
これによりCPU２は、上記ステプタイミング信
号の発生タイミングに同期してステツプモータ９
を１ステツプ駆動せしめる。かくして、２ステツ
プ目の駆動がなされる。またこのステツプ駆動が
終了すると、第２のレジスタ４の内容がさらに１
つ減算され、今度はこの減算出力に従つてアドレ
ス（AX1＋X1−２）が指定され、これによりス
テツプ３におけるデータで指定されたタイミング
でステツプモータ９のステツプ駆動が行なわれ
る。
以下同様に、ステツプモータ９が１ステツプ回
転する毎に第２のレジスタ４の内容が１つ減算さ
れ、これによりメモリ１の記憶領域がアドレス
（AX1＋X1−３）から順次アクセスされてその記
憶データで指定されたタイミングでステツプモー
タ９は順次ステツプ動作する。そして、第２のレ
ジスタ４の内容が零になり、これによりアドレス
AX1に記憶されたデータ（ステツプX1で指定さ
れるタイミングでステツプモータ９が駆動される
と、CPU２からのスタート信号の発生が停止さ
れて、ステツプモータ９の駆動は終了する。かく
して、回転量X1の場合の一連のステツプ駆動が
なされる。
転する毎に第２のレジスタ４の内容が１つ減算さ
れ、これによりメモリ１の記憶領域がアドレス
（AX1＋X1−３）から順次アクセスされてその記
憶データで指定されたタイミングでステツプモー
タ９は順次ステツプ動作する。そして、第２のレ
ジスタ４の内容が零になり、これによりアドレス
AX1に記憶されたデータ（ステツプX1で指定さ
れるタイミングでステツプモータ９が駆動される
と、CPU２からのスタート信号の発生が停止さ
れて、ステツプモータ９の駆動は終了する。かく
して、回転量X1の場合の一連のステツプ駆動が
なされる。
このように、ステツプモータ９はメモリ１に記
憶された速度パターンに従つて１ステツプずつ駆
動されることになり、したがつて上記速度パター
ンを適宜設定すれば、回転量X1だけ駆動する場
合にあつて最適な駆動制御を行ない得る。第４図
Ａ−B′−X1はその速度パターンを示したもので
ある。
憶された速度パターンに従つて１ステツプずつ駆
動されることになり、したがつて上記速度パター
ンを適宜設定すれば、回転量X1だけ駆動する場
合にあつて最適な駆動制御を行ない得る。第４図
Ａ−B′−X1はその速度パターンを示したもので
ある。
同様に、CPU２から回転量情報X2，X3を出力
した場合にも、メモリ１に記憶された各速度パタ
ーンに従つてステツプモータ９はそれぞれ駆動制
御される。したがつて、この場合にも速度パター
ン適宜設定すれば、最適なステツプ駆動を行ない
得る。第４図Ａ−B′−C′−X2およびＡ−B′−
C′−D′−X3は、それぞれ上記回転量X2，X3の場
合のステツプモータ９の速度パターンを示すもの
である。
した場合にも、メモリ１に記憶された各速度パタ
ーンに従つてステツプモータ９はそれぞれ駆動制
御される。したがつて、この場合にも速度パター
ン適宜設定すれば、最適なステツプ駆動を行ない
得る。第４図Ａ−B′−C′−X2およびＡ−B′−
C′−D′−X3は、それぞれ上記回転量X2，X3の場
合のステツプモータ９の速度パターンを示すもの
である。
以上のように、本実施例であれば、メモリ１に
回転量に応じて予め定めた最適な速度パターンを
それぞれ記憶しておき、これらの速度パターンを
アドレス変換法によりそれぞれ指定して読み出し
を行ない、これにより読出した速度パターンに従
つてステツプモータ９をステツプ駆動するように
したので、ステツプモータ９を回転量の値に関係
なくすべて円滑にしかも正確にステツプ駆動する
ことが可能となり、これによりオーバシユートの
発生を低減するとともに騒音を抑制し得て、安定
で動作信頼性の高い駆動を行うことができる。ま
た、ステツプモータの最終ステツプ数までのステ
ツプタイミングデータ列からなる速度パターン
を、メモリ１に、最終ステツプ数が異なるパター
ン毎にそれぞれ最終ステツプ数に対応するアドレ
スから１アドレスずつ変化させて記憶させ、
CPU２か最終ステツプ数を指定する回転量情報
が出力されたときこの情報を変換回路５によりア
ドレス情報に変換してメモリ１に記憶された各速
度パターンのうち該当する速度パターンのアドレ
ス指定を行い、さらにプログラマブルタイマ７か
らステツプタイミング信号が発せられる毎に第２
のレジスタ４及び加算回路６によつ変換回路５か
ら出力されるアドレス情報を１アドレスずつ変化
させてメモリ１からステツプタイミングデータを
順次読出させるように構成しているので、移動量
に応じた所望のステツプタイミングデータ列を簡
単な回路構成で読み出すことができる。この場合
において、CPU２はメモリ１に対するアドレス
指定動作が不要なので、CPU１の負荷が大幅に
軽減される上、高速度の駆動にも容易に対応でき
る。
回転量に応じて予め定めた最適な速度パターンを
それぞれ記憶しておき、これらの速度パターンを
アドレス変換法によりそれぞれ指定して読み出し
を行ない、これにより読出した速度パターンに従
つてステツプモータ９をステツプ駆動するように
したので、ステツプモータ９を回転量の値に関係
なくすべて円滑にしかも正確にステツプ駆動する
ことが可能となり、これによりオーバシユートの
発生を低減するとともに騒音を抑制し得て、安定
で動作信頼性の高い駆動を行うことができる。ま
た、ステツプモータの最終ステツプ数までのステ
ツプタイミングデータ列からなる速度パターン
を、メモリ１に、最終ステツプ数が異なるパター
ン毎にそれぞれ最終ステツプ数に対応するアドレ
スから１アドレスずつ変化させて記憶させ、
CPU２か最終ステツプ数を指定する回転量情報
が出力されたときこの情報を変換回路５によりア
ドレス情報に変換してメモリ１に記憶された各速
度パターンのうち該当する速度パターンのアドレ
ス指定を行い、さらにプログラマブルタイマ７か
らステツプタイミング信号が発せられる毎に第２
のレジスタ４及び加算回路６によつ変換回路５か
ら出力されるアドレス情報を１アドレスずつ変化
させてメモリ１からステツプタイミングデータを
順次読出させるように構成しているので、移動量
に応じた所望のステツプタイミングデータ列を簡
単な回路構成で読み出すことができる。この場合
において、CPU２はメモリ１に対するアドレス
指定動作が不要なので、CPU１の負荷が大幅に
軽減される上、高速度の駆動にも容易に対応でき
る。
なお、本発明は上記実施例に限定されるもので
はない。例えば、回転量に応じて速度パターン
は、３種類以外に４種類以上に設定してもよく、
この場合使用するすべての回転量に対応してそれ
ぞれ速度パターンを定め設定しておけば、如何な
る回転量であつても最適なステツプ駆動を行なう
ことができる。また、第２のレジスタは、プログ
ラマブルタイマ７の出力が発生する毎にカウント
アツプを行ない、このカウント値が回転量と等し
くなつた時点で終る信号を発するようにしてもよ
い。その他、本発明の要旨を逸脱しない範囲で
種々変形して実施できる。
はない。例えば、回転量に応じて速度パターン
は、３種類以外に４種類以上に設定してもよく、
この場合使用するすべての回転量に対応してそれ
ぞれ速度パターンを定め設定しておけば、如何な
る回転量であつても最適なステツプ駆動を行なう
ことができる。また、第２のレジスタは、プログ
ラマブルタイマ７の出力が発生する毎にカウント
アツプを行ない、このカウント値が回転量と等し
くなつた時点で終る信号を発するようにしてもよ
い。その他、本発明の要旨を逸脱しない範囲で
種々変形して実施できる。
［発明の効果］
以上詳述したように本発明によれば、簡単な回
路構成で、しかも制御部の負荷が増大することな
しにステツプモータを移動量に応じた最適な速度
パターンで駆動することが可能となり、モータの
円滑かつ正確な駆動を実現できる上、高速度の駆
動にも容易に対応できるステツプモータの駆動装
置を提供することができる。
路構成で、しかも制御部の負荷が増大することな
しにステツプモータを移動量に応じた最適な速度
パターンで駆動することが可能となり、モータの
円滑かつ正確な駆動を実現できる上、高速度の駆
動にも容易に対応できるステツプモータの駆動装
置を提供することができる。
第１図は従来におけるステツプモータ駆動方法
による速度パターンの一例を示す図、第２図は本
発明の一実施例におけるステツプモータ駆動装置
のブロツク構成図、第３図は同装置のメモリにお
ける速度パターンの記憶状態を示す図、第４図は
本発明の一実施例におけるステツプモータの速度
パターンを示す図である。 １……メモリ、２……制御部（CPU）、３……
第１のレジスタ、４……第２のレジスタ、５……
変換回路、６……加算回路、７……プログラマブ
ルタイマ、８……モータ駆動回路、９……ステツ
プモータ。
による速度パターンの一例を示す図、第２図は本
発明の一実施例におけるステツプモータ駆動装置
のブロツク構成図、第３図は同装置のメモリにお
ける速度パターンの記憶状態を示す図、第４図は
本発明の一実施例におけるステツプモータの速度
パターンを示す図である。 １……メモリ、２……制御部（CPU）、３……
第１のレジスタ、４……第２のレジスタ、５……
変換回路、６……加算回路、７……プログラマブ
ルタイマ、８……モータ駆動回路、９……ステツ
プモータ。
Claims (1)
- 【特許請求の範囲】 １ 制御部よりステツプモータの最終ステツプ数
を指定する回転量情報を出力してこの回転量情報
に基づいてステツプタイミング信号を発し、この
タイミング信号に同期してステツプモータをステ
ツプ駆動するステツプモータの駆動装置におい
て、 前記最終ステツプ数までのステツプタイミング
データ列からなる速度パターンを最終ステツプ数
が異なるパターン毎にそれぞれ最終ステツプ数に
対応するアドレスから１アドレスずつ変化させて
記憶するメモリと、 前記制御部から最終ステツプ数を指定する回転
量情報が出力されたときこの情報をアドレス情報
に変換して前記メモリに記憶された各速度パター
ンのうち該当する速度パターンのアドレス指定を
行う変換回路と、 前記メモリから読出される速度パターンの１ス
テツプ分のステツプタイミングデータに従つて所
定のタイミングでステツプタイミング信号を発す
るプログラマブルタイマと、 このプログラマブルタイマからステツプタイミ
ング信号が発せられいる毎に前記変換回路から出
力されるアドレス情報を１アドレスずつ変化させ
て前記メモリからステツプタイミングデータを順
次読出させるアドレス可変回路と、 前記プログラムマブルタイマからステツプタイ
ミング信号が発生される毎にその発生タイミング
に同期してステツプモータをステツプ駆動する駆
動部と、 を具備したことを特徴とするステツプモータの駆
動装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58007705A JPS59132796A (ja) | 1983-01-20 | 1983-01-20 | ステツプモ−タの駆動方法およびその駆動装置 |
| US06/508,494 US4489260A (en) | 1983-01-20 | 1983-06-27 | Method of driving a stepping motor and a drive circuit thereof |
| EP83106383A EP0116677B1 (en) | 1983-01-20 | 1983-06-30 | Stepping motor drive circuit |
| DE8383106383T DE3380720D1 (en) | 1983-01-20 | 1983-06-30 | Stepping motor drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58007705A JPS59132796A (ja) | 1983-01-20 | 1983-01-20 | ステツプモ−タの駆動方法およびその駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59132796A JPS59132796A (ja) | 1984-07-30 |
| JPH0526439B2 true JPH0526439B2 (ja) | 1993-04-16 |
Family
ID=11673153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58007705A Granted JPS59132796A (ja) | 1983-01-20 | 1983-01-20 | ステツプモ−タの駆動方法およびその駆動装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4489260A (ja) |
| EP (1) | EP0116677B1 (ja) |
| JP (1) | JPS59132796A (ja) |
| DE (1) | DE3380720D1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4648026A (en) * | 1984-12-20 | 1987-03-03 | Tektronix, Inc. | Microprocessor stepper motor drive |
| US4833372A (en) * | 1984-12-20 | 1989-05-23 | Tokico Ltd. | Control circuit for electric motor |
| FR2579387B1 (fr) * | 1985-03-25 | 1987-05-29 | Centre Techn Ind Mecanique | Procede et dispositif pour commander l'acceleration d'un moteur electrique pas a pas |
| CH670343A5 (ja) * | 1986-08-20 | 1989-05-31 | Saia Ag | |
| US4830218A (en) * | 1987-01-27 | 1989-05-16 | Fluid Management Systems | Flow compensated pump |
| JP2729296B2 (ja) * | 1987-10-07 | 1998-03-18 | 京セラ株式会社 | 等速駆動装置 |
| JPH01144396A (ja) * | 1987-11-30 | 1989-06-06 | Shimadzu Corp | パルスモータ駆動制御装置 |
| US4901000A (en) * | 1989-02-23 | 1990-02-13 | General Motors Corporation | Variable rate stepper motor driver circuit and method |
| US5327352A (en) * | 1990-09-04 | 1994-07-05 | Tornos-Bechler Sa | Method and device for controlling one or mor axes in a machine tool |
| JPH05161374A (ja) * | 1991-12-04 | 1993-06-25 | Mitsubishi Electric Corp | インバータ装置及びインバータ装置の制御方法 |
| JP3299135B2 (ja) * | 1996-02-28 | 2002-07-08 | 株式会社ナブコ | 自動ドア装置の制御装置 |
| US6563285B1 (en) | 2001-06-25 | 2003-05-13 | Lexmark International, Inc. | Stepper motor control system |
| KR100503457B1 (ko) * | 2003-04-25 | 2005-07-25 | 삼성전자주식회사 | 보조 급지 용지함 제어 장치 및 그 방법 |
| US7418332B2 (en) * | 2005-05-03 | 2008-08-26 | Xerox Corporation | Dynamic S curve stepper motor profile |
| KR20090035127A (ko) * | 2007-10-05 | 2009-04-09 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57132797A (en) * | 1981-02-10 | 1982-08-17 | Oki Electric Ind Co Ltd | Speed controlling method for pulse motor |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3986094A (en) * | 1974-07-01 | 1976-10-12 | Burroughs Corporation | Logic system for print ball tilt control |
| US4156170A (en) * | 1977-09-29 | 1979-05-22 | Pako Corporation | Stepper motor control |
| US4268783A (en) * | 1978-08-31 | 1981-05-19 | The Valeron Corporation | Controller for tool compensation system |
-
1983
- 1983-01-20 JP JP58007705A patent/JPS59132796A/ja active Granted
- 1983-06-27 US US06/508,494 patent/US4489260A/en not_active Expired - Lifetime
- 1983-06-30 EP EP83106383A patent/EP0116677B1/en not_active Expired
- 1983-06-30 DE DE8383106383T patent/DE3380720D1/de not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57132797A (en) * | 1981-02-10 | 1982-08-17 | Oki Electric Ind Co Ltd | Speed controlling method for pulse motor |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3380720D1 (en) | 1989-11-16 |
| EP0116677A1 (en) | 1984-08-29 |
| JPS59132796A (ja) | 1984-07-30 |
| US4489260A (en) | 1984-12-18 |
| EP0116677B1 (en) | 1989-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0526439B2 (ja) | ||
| US4145643A (en) | Control apparatus for driving a pulse motor | |
| US5040234A (en) | Apparatus for and method of generating a timing signal | |
| JP4071776B2 (ja) | パルス発生方法及びパルス発生装置、並びにこれを利用するモータ制御システム | |
| JPS5853762B2 (ja) | 遅延時間制御回路 | |
| US5199052A (en) | Reload timer circuit | |
| EP0250142A2 (en) | Electronic timepiece | |
| JP2619016B2 (ja) | デジタル制御装置 | |
| JPS6028800A (ja) | ステツプモ−タの駆動方法 | |
| JPH0775384A (ja) | 遊技機器のステッピングモータ制御装置 | |
| JPS60131158A (ja) | 研磨ロボツト | |
| JPS60190197A (ja) | パルスモ−タ制御回路 | |
| JPH0477559B2 (ja) | ||
| JPS6237100A (ja) | ステツピングモ−タ制御装置 | |
| JPS61221596A (ja) | パルスモ−タ制御回路 | |
| JPH0736599U (ja) | ２相ステッピングモータの駆動装置 | |
| JPS6031603A (ja) | デ−タ処理装置 | |
| JP2625573B2 (ja) | ダイレクトメモリアクセス制御装置 | |
| JPS6014598B2 (ja) | パルス・モ−タの進相制御方式 | |
| JP3251344B2 (ja) | パルス出力回路 | |
| JP2765038B2 (ja) | パルスモータ用の速度指令装置 | |
| JPH06153594A (ja) | ステップモータ駆動装置 | |
| JP3166679B2 (ja) | Ｐｗｍ制御回路 | |
| JPS59329B2 (ja) | レンゾクネジキリスウチセイギヨソウチ | |
| JPH04295300A (ja) | ステッピングモータの駆動装置 |