JPH0477559B2 - - Google Patents
Info
- Publication number
- JPH0477559B2 JPH0477559B2 JP14037985A JP14037985A JPH0477559B2 JP H0477559 B2 JPH0477559 B2 JP H0477559B2 JP 14037985 A JP14037985 A JP 14037985A JP 14037985 A JP14037985 A JP 14037985A JP H0477559 B2 JPH0477559 B2 JP H0477559B2
- Authority
- JP
- Japan
- Prior art keywords
- stepping motor
- register
- timer
- phase excitation
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005284 excitation Effects 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 21
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P8/00—Arrangements for controlling dynamo-electric motors rotating step by step
- H02P8/14—Arrangements for controlling speed or speed and torque
- H02P8/18—Shaping of pulses, e.g. to reduce torque ripple
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Stepping Motors (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はマイクロプロセツサ（以下CPUと称
す）によりステツピングモータを制御するステツ
ピングモータ制御方式に関する。
す）によりステツピングモータを制御するステツ
ピングモータ制御方式に関する。
（従来の技術）
従来この種の方式には第４図から第６図に示す
ものがあつた。
ものがあつた。
第４図の方式は、CPU４１のメモリに格納し
ているステツピングモータの回転角度を決める相
励磁データをレジスタ４２に順次セツトする事に
よりステツピングモータ４３を回転させる方式で
ある。
ているステツピングモータの回転角度を決める相
励磁データをレジスタ４２に順次セツトする事に
よりステツピングモータ４３を回転させる方式で
ある。
第５図の方式は、第４図の方式と同様CPU５
１が相励磁データを第１レジスタ５２に順次セツ
トしてステツピングモータ５３を回転させる方式
であるが、第２レジスタ５４及びタイマ５５を加
える事によりCPU５１の負荷の軽減とステツピ
ングモータ５３の回転ムラを防いでいる。第７図
にその制御を行つた場合のタイムチヤートを示
す。
１が相励磁データを第１レジスタ５２に順次セツ
トしてステツピングモータ５３を回転させる方式
であるが、第２レジスタ５４及びタイマ５５を加
える事によりCPU５１の負荷の軽減とステツピ
ングモータ５３の回転ムラを防いでいる。第７図
にその制御を行つた場合のタイムチヤートを示
す。
第５図の方式による制御を第７図のタイムチヤ
ートに基づいて詳細に説明すると、先ずCPU５
１は、相切替の時間を決めるタイマ値ｎをタイマ
５５にセツトする。次に第１回目の回転角を決め
る相励磁データφ1を第１レジスタ５２にセツト
する。ここでCPU５１は他の業務を実行する事
ができる。その間タイマ５５はカウントダウンを
続け、セツトされた内容が０になつた時点でカウ
ント終了信号を出力する。カウント終了信号は第
２レジスタ５４へ第２レジスタセツト信号として
働き、先にCPU５１にセツトされた相励磁デー
タφ1を第２レジスタ５４にロードし、同時に第
２レジスタ５４の出力に接続されているステツピ
ングモータ５５に出力する事により、一定角度回
転せしめる。一方、カウント終了信号はCPU５
１には割込み信号５７として入力し、CPU５１
にはステツピングモータ５３が一定角度回転した
事を知らせる。CPU５１に割込み信号により一
回目の回転と同様次の回転の為の相切替時間ｎを
タイマ５５に又相励磁データφ2を第１レジスタ
５２にセツトする。この繰返しによりステツピン
グモータ５３の回転制御が可能となる。
ートに基づいて詳細に説明すると、先ずCPU５
１は、相切替の時間を決めるタイマ値ｎをタイマ
５５にセツトする。次に第１回目の回転角を決め
る相励磁データφ1を第１レジスタ５２にセツト
する。ここでCPU５１は他の業務を実行する事
ができる。その間タイマ５５はカウントダウンを
続け、セツトされた内容が０になつた時点でカウ
ント終了信号を出力する。カウント終了信号は第
２レジスタ５４へ第２レジスタセツト信号として
働き、先にCPU５１にセツトされた相励磁デー
タφ1を第２レジスタ５４にロードし、同時に第
２レジスタ５４の出力に接続されているステツピ
ングモータ５５に出力する事により、一定角度回
転せしめる。一方、カウント終了信号はCPU５
１には割込み信号５７として入力し、CPU５１
にはステツピングモータ５３が一定角度回転した
事を知らせる。CPU５１に割込み信号により一
回目の回転と同様次の回転の為の相切替時間ｎを
タイマ５５に又相励磁データφ2を第１レジスタ
５２にセツトする。この繰返しによりステツピン
グモータ５３の回転制御が可能となる。
第６図の方式は専用のステツピングモータ制御
部６２を設けてステツピングモータ６３の制御を
行う方式である。
部６２を設けてステツピングモータ６３の制御を
行う方式である。
本方式では次の様なパラメータで制御を行う。
相励磁方式（１相励磁、１−２相励磁、又は
２相励磁） モータ回転方式（正転又は逆転） 相励磁切換えタイミング （発明が解決しようとする問題点） しかしながら上記の３方式にはそれぞれ以下に
述べる問題点があつた。
２相励磁） モータ回転方式（正転又は逆転） 相励磁切換えタイミング （発明が解決しようとする問題点） しかしながら上記の３方式にはそれぞれ以下に
述べる問題点があつた。
先ず、第４図の方式はハードウエアが最も少な
いが、CPU４１がレジスタ４２に相励磁データ
をセツトした時点がステツピングモータ４３の回
転角を変化させるタイミングとなる為、CPU４
１が他の業務（上位CPUとのインタフエース等）
を行つている時等は正確なタイミングを作るのが
むずかしくなる。したがつて、この方式は、ステ
ツピングモータ４３の回転がおそく且つCPU４
１の負荷の軽い目的への使用に限定される。
いが、CPU４１がレジスタ４２に相励磁データ
をセツトした時点がステツピングモータ４３の回
転角を変化させるタイミングとなる為、CPU４
１が他の業務（上位CPUとのインタフエース等）
を行つている時等は正確なタイミングを作るのが
むずかしくなる。したがつて、この方式は、ステ
ツピングモータ４３の回転がおそく且つCPU４
１の負荷の軽い目的への使用に限定される。
第５図の方式は、ステツピングモータ５３に相
データを与えるタイミングはタイマ５５によつて
行う為、第４図の方式に比較してステツピングモ
ータ５３を回転させる為のCPU５１の負荷は軽
くなり、比較的高速回転制御に向いている。しか
し、タイマ５５により、第１レジスタ５２の相励
磁データが第２レジスタ５４に移される度に、
CPU５１が次の相励磁データをセツトする必要
がある。したがつて、ステツピングモータ５３を
高速に回転させたい時には負荷が増える為、
CPU５１の処理データが多い場合には高速回転
させられない事態が生じることがある。
データを与えるタイミングはタイマ５５によつて
行う為、第４図の方式に比較してステツピングモ
ータ５３を回転させる為のCPU５１の負荷は軽
くなり、比較的高速回転制御に向いている。しか
し、タイマ５５により、第１レジスタ５２の相励
磁データが第２レジスタ５４に移される度に、
CPU５１が次の相励磁データをセツトする必要
がある。したがつて、ステツピングモータ５３を
高速に回転させたい時には負荷が増える為、
CPU５１の処理データが多い場合には高速回転
させられない事態が生じることがある。
第６図の方式は専用のLSIを使用する為、CPU
６１の負荷が最も軽くなるが、目的に合つたLSI
を入手するのが難しい欠点があり、又高価にもな
りがちで、更にCPU６１とのインターフエース
を作る為にハードウエアが増える場合もある。
６１の負荷が最も軽くなるが、目的に合つたLSI
を入手するのが難しい欠点があり、又高価にもな
りがちで、更にCPU６１とのインターフエース
を作る為にハードウエアが増える場合もある。
本発明は、以上述べた高速回転時のCPUの負
荷の増大、又は専用LSIの使用といつた従来技術
の問題点を解決し、汎用のICを用い、且つ高速
回転時にCPUの負荷を余り増加させないで制御
を行うことが可能なステツピングモータ制御方式
を提供することを目的とする。
荷の増大、又は専用LSIの使用といつた従来技術
の問題点を解決し、汎用のICを用い、且つ高速
回転時にCPUの負荷を余り増加させないで制御
を行うことが可能なステツピングモータ制御方式
を提供することを目的とする。
（問題点を解決するための手段）
本発明はマイクロプロセツサによりステツピン
グモータの回転制御を行うステツピングモータ制
御方式に係るもので、前記従来技術の問題点を解
決するため、ステツピングモータの回転角度を決
める相励磁データの切替タイミングを作成するタ
イマと、マイクロプロセツサにより相励磁データ
がセツトされるレジスタと、タイマとレジスタの
各出力に接続されるシフトレジスタとを設け、低
速回転時にはレジスタにセツトされている相励磁
データをタイマの出力する切替タイミングでシフ
トレジスタにロードし、高速回転時には、レジス
タにセツトされている相励磁データをシフトレジ
スタにロードせず、タイマの出力するタイマ終了
信号でシフトレジスタに循環シフトを行わせ、シ
フトレジスタの出力に基づきステツピングモータ
を駆動させるようにした。
グモータの回転制御を行うステツピングモータ制
御方式に係るもので、前記従来技術の問題点を解
決するため、ステツピングモータの回転角度を決
める相励磁データの切替タイミングを作成するタ
イマと、マイクロプロセツサにより相励磁データ
がセツトされるレジスタと、タイマとレジスタの
各出力に接続されるシフトレジスタとを設け、低
速回転時にはレジスタにセツトされている相励磁
データをタイマの出力する切替タイミングでシフ
トレジスタにロードし、高速回転時には、レジス
タにセツトされている相励磁データをシフトレジ
スタにロードせず、タイマの出力するタイマ終了
信号でシフトレジスタに循環シフトを行わせ、シ
フトレジスタの出力に基づきステツピングモータ
を駆動させるようにした。
（作用）
ステツピングモータの低速回転を行う時には、
タイマがセツトされ、マイクロプロセツサにより
レジスタに相励磁データがセツトされる。そして
この相励磁データはタイマの作成した相励磁タイ
ミングでシフトレジスタにロードされ、該シフト
レジスタの出力に基づいてステツピングモータを
作動させる。したがつてきめ細かい制御がなされ
る。
タイマがセツトされ、マイクロプロセツサにより
レジスタに相励磁データがセツトされる。そして
この相励磁データはタイマの作成した相励磁タイ
ミングでシフトレジスタにロードされ、該シフト
レジスタの出力に基づいてステツピングモータを
作動させる。したがつてきめ細かい制御がなされ
る。
一方、高速回転を行う時には、タイマの出力す
るタイマ終了信号によりシフトレジスタが循環シ
フトとなり、マイクロプロセツサからレジスタに
相励磁データがセツトされることなく、ステツピ
ングモータの高速駆動がなされる。
るタイマ終了信号によりシフトレジスタが循環シ
フトとなり、マイクロプロセツサからレジスタに
相励磁データがセツトされることなく、ステツピ
ングモータの高速駆動がなされる。
したがつて、高速回転時にマイクロプロセツサ
の負荷が軽減され、また各手段は汎用のLSIもし
くはICで実現できるので安価に制御でき、前記
従来技術の問題点が解決される。
の負荷が軽減され、また各手段は汎用のLSIもし
くはICで実現できるので安価に制御でき、前記
従来技術の問題点が解決される。
（実施例）
第１図は本発明の実施例を示す回路図である。
同図において１はステツピングモータ２を制御す
るCPUで、インテル社製8085等のLSIにより構成
される。ステツピングモータ２としてはここでは
２相モータを用いるものとする。CPU１のデー
タバス３には、ステツピングモータ２の相励磁デ
ータを格納する為のレジスタ４と、相励磁データ
を切換えるタイミングを設定するタイマ５を設け
る。レジスタ４とタイマ５はインテル社製8253等
のLSIを使用して１チツプで構成する事が可能で
ある。レジスタ４とステツピングモータ２の間に
はシフトレジスタ６が設けられる。このシフトレ
ジスタ６はステツピングモータ２を直接制御する
相励磁データを格納し、並列入力並列出力、双方
向シフト可能となつている。シフトレジスタ６は
テキサスインスツルメント社製のSN74194等の
LSIにより構成できる。シフトレジスタ６の入力
データの４ビツト及び制御信号の２ビツトの計６
ビツトはレジスタ４の出力端子から供給され、シ
フトレジスタ６の出力の４ビツトはステツピング
モータ２に供給される。タイマ５の出力はシフト
レジスタ６のクロツク入力（CK）と、CPU１の
割込み入力（INT）に接続される。なお、第１
図において、７はデータ線、８はレジスタ制御
線、９はタイマ終了信号線である。また第２図は
シフトレジスタ６の接続を詳細に示す図、第３図
はシフトレジスタの動作説明のための図である。
同図において１はステツピングモータ２を制御す
るCPUで、インテル社製8085等のLSIにより構成
される。ステツピングモータ２としてはここでは
２相モータを用いるものとする。CPU１のデー
タバス３には、ステツピングモータ２の相励磁デ
ータを格納する為のレジスタ４と、相励磁データ
を切換えるタイミングを設定するタイマ５を設け
る。レジスタ４とタイマ５はインテル社製8253等
のLSIを使用して１チツプで構成する事が可能で
ある。レジスタ４とステツピングモータ２の間に
はシフトレジスタ６が設けられる。このシフトレ
ジスタ６はステツピングモータ２を直接制御する
相励磁データを格納し、並列入力並列出力、双方
向シフト可能となつている。シフトレジスタ６は
テキサスインスツルメント社製のSN74194等の
LSIにより構成できる。シフトレジスタ６の入力
データの４ビツト及び制御信号の２ビツトの計６
ビツトはレジスタ４の出力端子から供給され、シ
フトレジスタ６の出力の４ビツトはステツピング
モータ２に供給される。タイマ５の出力はシフト
レジスタ６のクロツク入力（CK）と、CPU１の
割込み入力（INT）に接続される。なお、第１
図において、７はデータ線、８はレジスタ制御
線、９はタイマ終了信号線である。また第２図は
シフトレジスタ６の接続を詳細に示す図、第３図
はシフトレジスタの動作説明のための図である。
次に本実施例によるステツピングモータの制御
動作について説明する。
動作について説明する。
先ず、低速回転を行う時には、CPU１に時間
的余裕がある為シフトレジスタ６の制御信号S0，
S1をS0＝１、S1＝１にセツトする事により、第５
図と同様の回路構成となる為、第７図と同様の制
御となる。この場合、CPU１が相励磁データを
直接扱う事ができるので、ステツピングモータ２
をハーフステツプ駆動（１−２相励磁）又はフル
ステツプ駆動（１相又は２相励磁）といつたきめ
細かな制御で作動させることができる。
的余裕がある為シフトレジスタ６の制御信号S0，
S1をS0＝１、S1＝１にセツトする事により、第５
図と同様の回路構成となる為、第７図と同様の制
御となる。この場合、CPU１が相励磁データを
直接扱う事ができるので、ステツピングモータ２
をハーフステツプ駆動（１−２相励磁）又はフル
ステツプ駆動（１相又は２相励磁）といつたきめ
細かな制御で作動させることができる。
次に高速回転を行う場合につき説明する。この
場合、フルステツプ駆動（１相又は２相励磁）を
行つた方が１ステツプ角度がハーフステツプ時の
倍になり有利である。その為、シフトレジスタ６
にフルステツプデータをロードし、制御信号S0，
S1をS0＝１、S1＝０（逆回転の場合にはS0＝０、
S1＝１）にセツトすれば、シフトレジスタ６は循
環シフトとなり、タイマ５からのクロツク入力で
ステツピングモータ２を回転させる事ができる。
この場合、CPU１はシフトレジスタ６に新しい
相励磁データをセツトする必要がなくなる。ま
た、タイマ５としてインテル社製8253等のLSIを
使用し、該LSIのタイマ機能にある連続カウント
モードを用いればタイマ値セツト等のタイマ制御
が不要となる。このようにすると、CPU１はた
だタイマ５からの割込みにより回転角度数だけを
カウントするだけとなり、CPU１のステツピン
グモータ２を制御する為の負荷が減少し、その分
高速回転制御が可能になる。
場合、フルステツプ駆動（１相又は２相励磁）を
行つた方が１ステツプ角度がハーフステツプ時の
倍になり有利である。その為、シフトレジスタ６
にフルステツプデータをロードし、制御信号S0，
S1をS0＝１、S1＝０（逆回転の場合にはS0＝０、
S1＝１）にセツトすれば、シフトレジスタ６は循
環シフトとなり、タイマ５からのクロツク入力で
ステツピングモータ２を回転させる事ができる。
この場合、CPU１はシフトレジスタ６に新しい
相励磁データをセツトする必要がなくなる。ま
た、タイマ５としてインテル社製8253等のLSIを
使用し、該LSIのタイマ機能にある連続カウント
モードを用いればタイマ値セツト等のタイマ制御
が不要となる。このようにすると、CPU１はた
だタイマ５からの割込みにより回転角度数だけを
カウントするだけとなり、CPU１のステツピン
グモータ２を制御する為の負荷が減少し、その分
高速回転制御が可能になる。
以上述べてきた実施例によれば、汎用のLSIも
しくはICを使用し、低速回転時のハーフステツ
プ駆動から、フルステツプ駆動による高速回転に
迄る幅広いステツピングモータの回転制御が可能
になる。更に、上記では２相ステツピングモータ
を例として説明したが、レジスタ４のビツト数及
びシフトレジスタ６の数及びビツト数を増やす事
により、２相ステツピングモータ以外の例えば、
４相又は５相ステツピングモータの幅広い速度制
御が可能である。
しくはICを使用し、低速回転時のハーフステツ
プ駆動から、フルステツプ駆動による高速回転に
迄る幅広いステツピングモータの回転制御が可能
になる。更に、上記では２相ステツピングモータ
を例として説明したが、レジスタ４のビツト数及
びシフトレジスタ６の数及びビツト数を増やす事
により、２相ステツピングモータ以外の例えば、
４相又は５相ステツピングモータの幅広い速度制
御が可能である。
（発明の効果）
以上説明したように、本発明によれば、高速回
転時にCPUの負荷を余り増加させることなくス
テツピングモータの制御を行なうことが可能とな
る。また、専用のLSIを用いずに汎用LSIもしく
はICを利用して制御が行なえるので経済的効果
がある。
転時にCPUの負荷を余り増加させることなくス
テツピングモータの制御を行なうことが可能とな
る。また、専用のLSIを用いずに汎用LSIもしく
はICを利用して制御が行なえるので経済的効果
がある。
第１図は本発明の実施例の回路図、第２図はシ
フトレジスタの接続を示す図、第３図はシフトレ
ジスタの制御ビツトに対応した動作説明図、第４
図〜第６図は従来のステツピングモータ駆動回路
を示す図、第７図は第５図の回路のタイミングチ
ヤートである。 １……マイクロプロセツサ（CPU）、２……ス
テツピングモータ、４……レジスタ、５……タイ
マ、６……シフトレジスタ。
フトレジスタの接続を示す図、第３図はシフトレ
ジスタの制御ビツトに対応した動作説明図、第４
図〜第６図は従来のステツピングモータ駆動回路
を示す図、第７図は第５図の回路のタイミングチ
ヤートである。 １……マイクロプロセツサ（CPU）、２……ス
テツピングモータ、４……レジスタ、５……タイ
マ、６……シフトレジスタ。
Claims (1)
- 【特許請求の範囲】 １ マイクロプロセツサによりステツピングモー
タの回転制御を行うステツピングモータ制御方式
において、 ステツピングモータの回転角度を決める相励磁
データの切替タイミングを作成するタイマと、 マイクロプロセツサにより相励磁データがセツ
トされるレジスタと、 タイマとレジスタの各出力に接続されるシフト
レジスタとを設け、 低速回転時にはレジスタにセツトされている相
励磁データをタイマの出力する切替タイミングで
シフトレジスタにロードし、 高速回転時にはレジスタにセツトされている相
励磁データをシフトレジスタにロードせず、タイ
マの出力するタイマ終了信号でシフトレジスタに
循環シフトを行わせ、 シフトレジスタの出力に基づきステツピングモ
ータを駆動させることを特徴とするステツピング
モータ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14037985A JPS622896A (ja) | 1985-06-28 | 1985-06-28 | ステツピングモ−タ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14037985A JPS622896A (ja) | 1985-06-28 | 1985-06-28 | ステツピングモ−タ制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS622896A JPS622896A (ja) | 1987-01-08 |
| JPH0477559B2 true JPH0477559B2 (ja) | 1992-12-08 |
Family
ID=15267446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14037985A Granted JPS622896A (ja) | 1985-06-28 | 1985-06-28 | ステツピングモ−タ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS622896A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03226299A (ja) * | 1990-01-31 | 1991-10-07 | Nec Corp | ステッピングモータ制御装置 |
-
1985
- 1985-06-28 JP JP14037985A patent/JPS622896A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS622896A (ja) | 1987-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0526439B2 (ja) | ||
| JPH0477559B2 (ja) | ||
| JPH1141989A (ja) | ステッピングモータの駆動装置及びこれを用いた監視カメラ装置 | |
| US5199052A (en) | Reload timer circuit | |
| JPH0614798B2 (ja) | パルスモ−タ−用駆動装置 | |
| JP3289921B2 (ja) | プログラマブルコントローラ | |
| JPS61221596A (ja) | パルスモ−タ制御回路 | |
| JP3245185B2 (ja) | ステッピングモータの駆動装置 | |
| JPS60113695A (ja) | パルスモ−タ駆動回路 | |
| JPH0759398A (ja) | ステッピングモータの駆動方式 | |
| SU1387165A1 (ru) | Устройство дл программного разгона шагового двигател | |
| JPH07170794A (ja) | ステッピングモータ制御方式 | |
| KR880003316Y1 (ko) | 스탭모우터 구동용 펄스 발생회로 | |
| JPH0614593A (ja) | ステッピング・モータ制御回路 | |
| JPH0579664U (ja) | マイクロコンピュータ内パルス出力回路 | |
| JP3251344B2 (ja) | パルス出力回路 | |
| JP2544774B2 (ja) | モ―タ制御回路 | |
| JPS603679Y2 (ja) | ４相パルスモータの駆動制御回路 | |
| JPS60190197A (ja) | パルスモ−タ制御回路 | |
| JPH0441352Y2 (ja) | ||
| JPH07264894A (ja) | ステッピングモータの制御回路 | |
| JP2520408B2 (ja) | ステッピングモ―タの駆動制御方法 | |
| JPH05146196A (ja) | ステツピングモータ駆動回路 | |
| JPS6369476A (ja) | 光学的読取機構のサーボモータ制御回路 | |
| JP2769721B2 (ja) | ディスク装置のステッピングモータ駆動方法 |