JPH05243714A - フィルム配線基板およびその製造方法 - Google Patents

フィルム配線基板およびその製造方法

Info

Publication number
JPH05243714A
JPH05243714A JP4080469A JP8046992A JPH05243714A JP H05243714 A JPH05243714 A JP H05243714A JP 4080469 A JP4080469 A JP 4080469A JP 8046992 A JP8046992 A JP 8046992A JP H05243714 A JPH05243714 A JP H05243714A
Authority
JP
Japan
Prior art keywords
film
protective film
opening
wiring board
connection pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4080469A
Other languages
English (en)
Other versions
JP2678958B2 (ja
Inventor
Tomoyuki Shirasaki
友之 白嵜
Osamu Kuwabara
治 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP4080469A priority Critical patent/JP2678958B2/ja
Priority to US08/023,213 priority patent/US5378859A/en
Publication of JPH05243714A publication Critical patent/JPH05243714A/ja
Application granted granted Critical
Publication of JP2678958B2 publication Critical patent/JP2678958B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 開口部を有する保護膜をスクリーン印刷によ
り１工程で形成する。 【構成】 フィルムベース２２の上面に設けられた金属
箔をエッチングして、接続パッド２３ａおよび引出線２
３ｂを有する配線パターン２３を形成する。この場合、
金属箔とフィルムベース２２との間に接着剤が存在しな
いので、引出線２３ｂの線幅を１０〜３０μｍ程度とす
ることができる。引出線２３ｂの線幅がこのように小さ
いと、ＩＣチップ２４をフリップチップ方式により搭載
する際、一旦溶融した半田は表面張力により接続パッド
２３ａ上に留められ、接続パッド２３ａ上から引出線２
３ｂ上への流出が防止される。この結果、保護膜２５の
開口部２６に半田堰き止め機能を持たせる必要がなく、
したがって比較的大きな開口部２６を有する保護膜２５
をスクリーン印刷により１工程で形成することができ
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明はフィルム配線基板およ
びその製造方法に関する。
【０００２】
【従来の技術】ＩＣチップ等の電子部品を直接搭載する
ためのフィルム配線基板には、例えば図５（Ａ）、
（Ｂ）に示すような構造のものがある。このフィルム配
線基板１では、樹脂からなるフィルムベース２の上面に
後で説明するように接着剤３を介して銅等の金属からな
る配線パターン４が形成されている。配線パターン４の
所定の一部は、ほぼ円形状の接続パッド４ａおよびこの
接続パッド４ａから引き出された引出線４ｂとなってい
る。接続パッド４ａの上面中心部を除く全上面にはエポ
キシ系等の樹脂からなる保護膜５が設けられている。こ
れにより、接続パッド４ａの上面中心部に対応する部分
の保護膜５にはほぼ円形状の開口部６が形成されてい
る。そして、後で説明するように、開口部６を介して露
出された接続パッド４ａにＩＣチップ７の接続電極を半
田バンプを介して接続すると、フィルム配線基板１上に
ＩＣチップ７が搭載される。
【０００３】次に、従来のこのようなフィルム配線基板
１を製造する場合について図６（Ａ）〜（Ｃ）を参照し
ながら説明する。まず、図６（Ａ）に示すように、フィ
ルムベース２の上面に配線パターン４（図５（Ａ）参
照）を形成するための金属箔８を接着剤３を介して接着
する。次に、金属箔８の上面に、公知のフォトリソグラ
フィの方法により、配線パターン４に対応した所定のパ
ターンを有するフォトレジスト９を形成する。次に、こ
のフォトレジスト９をエッチングマスクとして塩化第二
銅溶液または塩化第二鉄溶液等によるウエットエッチン
グにより金属箔８をエッチングすると、図６（Ｂ）およ
び図５（Ａ）に示すように、接続パッド４ａおよび引出
線４ｂを有する配線パターン４が形成される。この後、
フォトレジスト９を剥離する。次に、図６（Ｃ）に示す
ように、全上面に、スピンコートまたはロールコート等
の方法によりエポキシ系等の樹脂を被膜した後乾燥する
ことにより、保護膜５を形成し、次いで、保護膜５の上
面に、フォトリソグラフィの方法により、開口部６（図
５（Ｂ）参照）に対応した位置に開口部１０ａを有する
所定のパターンのフォトレジスト１０を形成する。次
に、このフォトレジスト１０をエッチングマスクとして
公知の方法により保護膜５をエッチングすると、図５
（Ａ）、（Ｂ）に示すように、接続パッド４ａの上面中
心部に対応する部分における保護膜５にはほぼ円形状の
開口部６が形成される。この後、フォトレジスト１０を
剥離する。かくして、フィルム配線基板１が製造され
る。
【０００４】次に、このフィルム配線基板１上にＩＣチ
ップ７をフリップチップ方式により搭載する場合につい
て図７（Ａ）〜（Ｃ）を参照しながら説明する。まず、
図７（Ａ）に示すように、ＩＣチップ７を搭載すべき部
分に対応する部分のフィルム配線基板１の上面に凸版印
刷によりフラックス１１を塗布する。このフラックス１
１はＩＣチップ７を仮固定するためのものである。次
に、図７（Ｂ）に示すように、開口部６の部分における
接続パッド４ａ（図５（Ａ）参照）上にＩＣチップ７の
接続電極１２をこれに予め設けられた半田バンプ１３と
ともに位置合わせして配置し、フラックス１１によって
仮固定した後、図示しない熱圧着ヘッド等を用いて熱圧
着すると、半田バンプ１３が一旦溶融して接続パッド４
ａに密着した後固化することにより、ＩＣチップ７の接
続電極１２が半田バンプ１３を介して接続パッド４ａに
接続される。この後、フラックス１１を溶剤による洗浄
等の公知の方法により除去し、次いで図７（Ｃ）に示す
ように、エポキシ系等の樹脂からなる封止剤１４によっ
て封止する。かくして、フィルム配線基板１上にＩＣチ
ップ７が搭載される。
【０００５】ところで、従来のこのようなフィルム配線
基板１では、配線パターン４を含むフィルムベース２の
全上面に被覆した保護膜５に開口部６をフォトリソグラ
フィの方法により形成しているので、例えば開口部６を
有する保護膜５をスクリーン印刷により１工程で形成す
る場合と比較して、保護膜被覆工程、フォトレジスト被
覆工程、露光工程、現像工程、エッチング工程、フォト
レジスト剥離工程というように、工程数がかなり多くな
ってしまう。
【０００６】ここで、配線パターン４を含むフィルムベ
ース２の全上面に被覆した保護膜５に開口部６をフォト
リソグラフィの方法により形成する理由について説明す
る。まず、フィルムベース２の上面に接着剤３を介して
接着した金属箔８をフォトレジスト９をエッチングマス
クとしてウエットエッチングすることにより接続パッド
４ａおよび引出線４ｂを有する配線パターン４を形成し
ているので、フォトレジスト９の線幅を５０μｍ以下と
しても、接着剤３の存在により、例えば引出線４ｂの断
面がほぼ台形状となって裾の部分を除去することができ
ず、このため引出線４ｂの線幅を５０μｍ以下とするこ
とができず、５０〜６０μｍ程度が限界である。この場
合、接続パッド４ａの直径を１００〜１４０μｍ程度と
し、この接続パッド４ａにＩＣチップ７の接続電極１２
を半田バンプ１３を介して接続すると、引出線４ｂの線
幅が５０〜６０μｍ程度と比較的大きいため、熱圧着時
に一旦溶融した半田バンプ１３が接続パッド４ａ上から
引出線４ｂ上に流れ出し、さらに引出線４ｂ上からその
隣の引出線４ｂに向かって流れ出し、隣合う引出線４ｂ
間で短絡が発生してしまうことがある。
【０００７】そこで、接続パッド４ａ上から引出線４ｂ
上への半田の流出を防止するために、保護膜５の開口部
６の直径を接続パッド４ａの直径よりもやや小さくし、
例えば６０〜１００μｍ程度とし、この開口部６によっ
て半田を堰き止めて流出しないようにしている。しかる
に、保護膜５の開口部６の直径が６０〜１００μｍ程度
と微細なパターンであると、開口部６を有する保護膜５
をスクリーン印刷により形成することができず、フォト
リソグラフィの方法により形成することになる。この理
由は、スクリーン印刷の場合には、最小開口部の直径寸
法が２００μｍ程度で位置精度が±３００μｍ程度以内
であり、これに対し、フォトリソグラフィの方法の場合
には、最小開口部の直径寸法が１０μｍ程度で位置精度
が±２０μｍ程度以内であるからである。
【０００８】
【発明が解決しようとする課題】このように、従来のフ
ィルム配線基板１では、配線パターン４を含むフィルム
ベース２の全上面に被覆した保護膜５に開口部６をフォ
トリソグラフィの方法により形成しているので、例えば
スクリーン印刷により１工程で形成する場合と比較し
て、工程数がかなり多く、生産性が悪いばかりでなく、
コストがアップするという問題があった。この発明の目
的は、開口部を有する保護膜をスクリーン印刷により１
工程で形成することのできるフィルム配線基板およびそ
の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】請求項１記載の発明は、
フィルムベースの上面に形成された配線パターンの接続
パッドから引き出された引出線の線幅を１０〜３０μｍ
程度とし、前記配線パターンを含む前記フィルムベース
の上面のうち前記接続パッドの配列部以外の部分に保護
膜が形成されていることにより、前記保護膜に前記接続
パッドの配列部に対応した開口部を形成したものであ
る。請求項３記載の発明は、フィルムベースの上面に配
線パターンをその接続パッドから引き出された引出線の
線幅が１０〜３０μｍ程度となるように形成し、前記配
線パターンを含む前記フィルムベースの上面のうち前記
接続パッドの配列部以外の部分にスクリーン印刷により
保護膜を形成することにより、前記保護膜に前記接続パ
ッドの配列部に対応した開口部を形成するようにしたも
のである。
【００１０】
【作用】この発明によれば、引出線の線幅を１０〜３０
μｍ程度と比較的小さくしているので、一旦溶融した半
田を表面張力により接続パッド上に留めることができ、
このため保護膜の開口部に半田堰き止め機能を持たせる
必要がなく、したがってこの開口部の大きさを接続パッ
ドの配列部分に対応する大きさというように比較的大き
くしても何ら支障がなく、ひいては開口部を有する保護
膜をスクリーン印刷により１工程で形成することができ
る。
【００１１】
【実施例】図１（Ａ）、（Ｂ）はこの発明の一実施例に
おけるフィルム配線基板の要部を示したものである。こ
のフィルム配線基板２１では、樹脂からなるフィルムベ
ース２２の上面に後で説明するように銅等の金属からな
る配線パターン２３が形成されている。配線パターン２
３の所定の一部は、ほぼ円形状の接続パッド２３ａおよ
びこの接続パッド２３ａから引き出された引出線２３ｂ
となっている。配線パターン２３を含むフィルムベース
２２の上面のうち接続パッド２３ａの配列部、すなわち
ＩＣチップ２４が搭載される部分に対応する部分よりも
やや大きめの部分以外の部分にはエポキシ系等の樹脂か
らなる保護膜２５が設けられている。これにより、ＩＣ
チップ２４が搭載される部分に対応する部分よりもやや
大きめの部分における保護膜２５にはほぼ方形状の開口
部２６が形成されている。そして、後で説明するよう
に、開口部２６を介して露出された接続パッド２３ａに
ＩＣチップ２４の接続電極を半田バンプを介して接続す
ると、フィルム配線基板２１上にＩＣチップ２４が搭載
される。
【００１２】次に、このフィルム配線基板２１を製造す
る場合について図２（Ａ）、（Ｂ）を参照しながら説明
する。まず、図２（Ａ）に示すように、フィルムベース
２２の上面に配線パターン２３（図１（Ａ）参照）を形
成するための金属箔２７が被覆されたものを用意する。
このようなものの形成方法としては、銅等の金属箔２７
の表面にポリイミド等の樹脂のワニスをコーティングし
た後ワニスを固化させてフィルムベース２２を形成する
キャスティング方法、あるいはフィルムベース２２の上
面にスパッタリングや無電解メッキ等によって金属箔２
７を被覆させる方法等がある。次に、金属箔２７の上面
に、フォトリソグラフィの方法により、配線パターン２
３に対応した所定のパターンを有するフォトレジスト２
８を形成する。次に、このフォトレジスト２８をエッチ
ングマスクとして塩化第二銅溶液または塩化第二鉄溶液
等によるウエットエッチングにより金属箔２７をエッチ
ングすると、図２（Ｂ）および図１（Ａ）に示すよう
に、接続パッド２３ａおよび引出線２３ｂを有する配線
パターン２３が形成される。この場合、金属箔２７とフ
ィルムベース２２との間に接着剤が存在しないので、接
続パッド２３ａの直径を従来と同様に１００〜１４０μ
ｍ程度とするとともに、引出線２３ｂの線幅を１０〜３
０μｍ程度とすることができる。この後、フォトレジス
ト２８を剥離する。次に、所定のパターンを有するスク
リーンマスクを用いたスクリーン印刷によりエポキシ系
等の樹脂を塗布した後乾燥すると、図１（Ａ）、（Ｂ）
に示すように、ＩＣチップ２４の外形よりもやや大きめ
の方形状の開口部２６を有する保護膜２５が形成され
る。かくして、フィルム配線基板２１が製造される。
【００１３】次に、このフィルム配線基板２１上にＩＣ
チップ２４をフリップチップ方式により搭載する場合に
ついて図３（Ａ）〜（Ｃ）を参照しながら説明する。ま
ず、図３（Ａ）に示すように、ＩＣチップ２４を搭載す
べき部分に対応する部分のフィルム配線基板２１の上面
に凸版印刷によりフラックス２９を塗布する。次に、図
３（Ｂ）に示すように、接続パッド２３ａ（図１（Ａ）
参照）上にＩＣチップ２４の接続電極３０をこれに予め
設けられた半田バンプ３１とともに位置合わせして配置
し、フラックス２９によって仮固定した後、図示しない
熱圧着ヘッド等を用いて熱圧着すると、半田バンプ３１
が一旦溶融して接続パッド２３ａに密着した後固化する
ことにより、ＩＣチップ２４の接続電極３０が半田バン
プ３１を介して接続パッド２３ａに接続される。この場
合、引出線２３ｂの線幅が１０〜３０μｍ程度と比較的
小さいので、一旦溶融した半田は表面張力により接続パ
ッド２３ａ上に留められ、接続パッド２３ａ上から引出
線２３ｂ上への流出が防止される。この後、フラックス
２９を除去し、次いで図３（Ｃ）に示すように、封止剤
４２によって封止する。この場合、ＩＣチップ２４の外
形よりもやや大きめの開口部２６は封止剤３２によって
覆われる。かくして、フィルム配線基板２１上にＩＣチ
ップ２４が搭載される。
【００１４】このように、このフィルム配線基板２１で
は、引出線２３ｂの線幅が１０〜３０μｍ程度と比較的
小さいので、一旦溶融した半田を表面張力により接続パ
ッド２３ａ上に留めることができ、したがって接続パッ
ド２３ａ上から引出線２３ｂ上への半田の流出を防止す
ることができ、ひいては隣合う引出線２３ｂ間で短絡が
発生しないようにすることができる。この結果、保護膜
２５の開口部２６に半田堰き止め機能を持たせる必要が
なく、したがってこの開口部２６の大きさをＩＣチップ
２４の外形よりもやや大きくしても何ら支障がなく、ひ
いては開口部２６を有する保護膜２５をスクリーン印刷
により１工程で形成することができ、生産性が向上し、
コストダウンを図ることができる。ところで、搭載され
たＩＣチップ２４の端部から封止剤３２の端部までの距
離を５００μｍ程度とすると、スクリーン印刷による位
置精度が±３００μｍ程度であるので、開口部２６の大
きさとしてはＩＣチップ２４の外形に等しい大きさから
この外形に対して各辺とも２００μｍ程度長くした大き
さの範囲内であればよい。
【００１５】なお、上記実施例では保護膜２５の開口部
２６の形状をＩＣチップ２４の外形に対応させてほぼ方
形状としているが、これに限らず、例えば図４（Ａ）、
（Ｂ）に示すように、開口部２６の中央部に島状の保護
膜２５ａを形成してもよい。また、上記実施例ではフラ
ックス２９をフィルム配線基板２１の上面に設けた後に
ＩＣチップ２４をフィルム配線基板２１上に搭載してい
るが、フラックス２９をＩＣチップ２４の底面に設けた
後にＩＣチップ２４をフィルム配線基板２１上に搭載す
るようにしてもよい。
【００１６】
【発明の効果】以上説明したように、この発明によれ
ば、引出線の線幅を１０〜３０μｍ程度と比較的小さく
しているので、一旦溶融した半田を表面張力により接続
パッド上に留めることができ、このため保護膜の開口部
に半田堰き止め機能を持たせる必要がなく、したがって
この開口部の大きさを接続パッドの配列部に対応する大
きさというように比較的大きくしても何ら支障がなく、
ひいては開口部を有する保護膜をスクリーン印刷により
１工程で形成することができ、生産性が向上し、コスト
ダウンを図ることができる。
【図面の簡単な説明】
【図１】（Ａ）はこの発明の一実施例におけるフィルム
配線基板の要部の平面図、（Ｂ）はそのＸ−Ｘ線に沿う
断面図。
【図２】（Ａ）、（Ｂ）はそれぞれこのフィルム配線基
板の各製造工程を示す断面図。
【図３】（Ａ）〜（Ｃ）はそれぞれこのフィルム配線基
板上にＩＣチップを搭載する場合の各工程を示す断面
図。
【図４】（Ａ）はこの発明の他の実施例におけるフィル
ム配線基板の要部の平面図、（Ｂ）はそのＹ−Ｙ線に沿
う断面図。
【図５】（Ａ）は従来のフィルム配線基板の一部の平面
図、（Ｂ）はそのＺ−Ｚ線に沿う断面図。
【図６】（Ａ）〜（Ｃ）はそれぞれこの従来のフィルム
配線基板の各製造工程を示す断面図。
【図７】（Ａ）〜（Ｃ）はそれぞれこの従来のフィルム
配線基板上にＩＣチップを搭載する場合の各工程を示す
断面図。
【符号の説明】
２１ フィルム配線基板 ２２ フィルムベース ２３ 配線パターン ２３ａ 接続パッド ２３ｂ 引出線 ２４ ＩＣチップ ２５ 保護膜 ２６ 開口部

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 フィルムベースの上面に形成された配線
    パターンの接続パッドから引き出された引出線の線幅が
    １０〜３０μｍ程度であって、前記配線パターンを含む
    前記フィルムベースの上面のうち前記接続パッドの配列
    部以外の部分に保護膜が形成されていることにより、前
    記保護膜に前記接続パッドの配列部に対応した開口部が
    形成されていることを特徴とするフィルム配線基板。
  2. 【請求項２】 フィルムベースの上面に配線パターンを
    その接続パッドから引き出された引出線の線幅が１０〜
    ３０μｍ程度となるように形成し、前記配線パターンを
    含む前記フィルムベースの上面のうち前記接続パッドの
    配列部以外の部分にスクリーン印刷により保護膜を形成
    することにより、前記保護膜に前記接続パッドの配列部
    に対応した開口部を形成することを特徴とするフィルム
    配線基板の製造方法。
  3. 【請求項３】 前記フィルムベースはキャスティング方
    法によって形成されていることを特徴とする請求項３記
    載のフィルム配線基板の製造方法。
JP4080469A 1992-03-02 1992-03-02 フィルム配線基板およびその製造方法 Expired - Fee Related JP2678958B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4080469A JP2678958B2 (ja) 1992-03-02 1992-03-02 フィルム配線基板およびその製造方法
US08/023,213 US5378859A (en) 1992-03-02 1993-02-25 Film wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4080469A JP2678958B2 (ja) 1992-03-02 1992-03-02 フィルム配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
JPH05243714A true JPH05243714A (ja) 1993-09-21
JP2678958B2 JP2678958B2 (ja) 1997-11-19

Family

ID=13719127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4080469A Expired - Fee Related JP2678958B2 (ja) 1992-03-02 1992-03-02 フィルム配線基板およびその製造方法

Country Status (2)

Country Link
US (1) US5378859A (ja)
JP (1) JP2678958B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768062B2 (en) 2000-10-12 2004-07-27 Murata Manufacturing Co., Ltd. Connection method and connection structure of pad electrodes, and inspecting methods for connection state thereof
JP2006147652A (ja) * 2004-11-16 2006-06-08 Toshiba Corp モジュール基板およびディスク装置
JP2008034774A (ja) * 2006-07-28 2008-02-14 Taiyo Yuden Co Ltd 半導体装置が実装された回路装置及び配線基板

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3353508B2 (ja) * 1994-12-20 2002-12-03 ソニー株式会社 プリント配線板とこれを用いた電子装置
US5650595A (en) * 1995-05-25 1997-07-22 International Business Machines Corporation Electronic module with multiple solder dams in soldermask window
US5973931A (en) * 1996-03-29 1999-10-26 Sony Corporation Printed wiring board and electronic device using same
US6093894A (en) * 1997-05-06 2000-07-25 International Business Machines Corporation Multiconductor bonded connection assembly with direct thermal compression bonding through a base layer
EP0993039B1 (en) * 1997-06-26 2006-08-30 Hitachi Chemical Company, Ltd. Substrate for mounting semiconductor chips
JP3485788B2 (ja) * 1998-02-20 2004-01-13 三洋電機株式会社 発光ダイオードアレイ及び光プリントヘッド
US6310303B1 (en) 1998-03-10 2001-10-30 John J. Luvara Structure for printed circuit design
US6121679A (en) * 1998-03-10 2000-09-19 Luvara; John J. Structure for printed circuit design
KR100509874B1 (ko) * 1998-07-01 2005-08-25 세이코 엡슨 가부시키가이샤 반도체 장치 제조 방법
JP2000040867A (ja) * 1998-07-24 2000-02-08 Shinko Electric Ind Co Ltd 半導体チップ実装用回路基板
JP3986199B2 (ja) 1999-03-16 2007-10-03 カシオ計算機株式会社 フレキシブル配線基板
JP3180800B2 (ja) 1999-04-08 2001-06-25 カシオ計算機株式会社 半導体装置及びその製造方法
US6711812B1 (en) * 1999-04-13 2004-03-30 Unicap Electronics Industrial Corporation Method of making metal core substrate printed circuit wiring board enabling thermally enhanced ball grid array (BGA) packages
US6675472B1 (en) 1999-04-29 2004-01-13 Unicap Electronics Industrial Corporation Process and structure for manufacturing plastic chip carrier
JP2001210744A (ja) * 2000-01-25 2001-08-03 Nec Corp 回路基板
EP1278612B1 (en) 2000-03-10 2010-02-24 Chippac, Inc. Flip chip Interconnection structure and method of obtaining the same
US10388626B2 (en) * 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
JP2002083845A (ja) * 2000-07-05 2002-03-22 Sharp Corp フレキシブル配線基板、ｉｃチップ実装フレキシブル配線基板およびこれを用いた表示装置並びにｉｃチップ実装構造、ｉｃチップ実装フレキシブル配線基板のボンディング方法
TW561797B (en) * 2002-03-27 2003-11-11 United Test Ct Inc Circuit board free of photo-sensitive material and fabrication method of the same
JP2004095923A (ja) * 2002-09-02 2004-03-25 Murata Mfg Co Ltd 実装基板およびこの実装基板を用いた電子デバイス
US20050011672A1 (en) * 2003-07-17 2005-01-20 Alawani Ashish D. Overmolded MCM with increased surface mount component reliability
US8853001B2 (en) 2003-11-08 2014-10-07 Stats Chippac, Ltd. Semiconductor device and method of forming pad layout for flipchip semiconductor die
TWI358776B (en) * 2003-11-08 2012-02-21 Chippac Inc Flip chip interconnection pad layout
US20070105277A1 (en) 2004-11-10 2007-05-10 Stats Chippac Ltd. Solder joint flip chip interconnection
US8574959B2 (en) * 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
KR101249555B1 (ko) 2003-11-10 2013-04-01 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
US8350384B2 (en) * 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8076232B2 (en) * 2008-04-03 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US8216930B2 (en) * 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
USRE44500E1 (en) 2003-11-10 2013-09-17 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8129841B2 (en) * 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
TWI244362B (en) * 2004-01-07 2005-11-21 Via Tech Inc Circuit carrier and electric package structure thereof
DE102004015091B4 (de) * 2004-03-25 2006-05-04 Infineon Technologies Ag Flächenhafter Verdrahtungsträger
TWI243462B (en) * 2004-05-14 2005-11-11 Advanced Semiconductor Eng Semiconductor package including passive component
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
WO2006105015A2 (en) 2005-03-25 2006-10-05 Stats Chippac Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
US9258904B2 (en) * 2005-05-16 2016-02-09 Stats Chippac, Ltd. Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
US20060255473A1 (en) 2005-05-16 2006-11-16 Stats Chippac Ltd. Flip chip interconnect solder mask
JP2007116039A (ja) * 2005-10-24 2007-05-10 Alps Electric Co Ltd 回路基板
US7713782B2 (en) * 2006-09-22 2010-05-11 Stats Chippac, Inc. Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud-bumps
US9847309B2 (en) 2006-09-22 2017-12-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate
US8349721B2 (en) 2008-03-19 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding
US7759137B2 (en) * 2008-03-25 2010-07-20 Stats Chippac, Ltd. Flip chip interconnection structure with bump on partial pad and method thereof
US9345148B2 (en) 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
US20090250814A1 (en) * 2008-04-03 2009-10-08 Stats Chippac, Ltd. Flip Chip Interconnection Structure Having Void-Free Fine Pitch and Method Thereof
US7897502B2 (en) 2008-09-10 2011-03-01 Stats Chippac, Ltd. Method of forming vertically offset bond on trace interconnects on recessed and raised bond fingers
KR101627574B1 (ko) * 2008-09-22 2016-06-21 쿄세라 코포레이션 배선 기판 및 그 제조 방법
US8198186B2 (en) 2008-12-31 2012-06-12 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material during reflow with solder mask patch
US8659172B2 (en) * 2008-12-31 2014-02-25 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material with solder mask patch
JP5249096B2 (ja) * 2009-03-13 2013-07-31 アイシン・エィ・ダブリュ株式会社 電子回路装置
US20100237500A1 (en) * 2009-03-20 2010-09-23 Stats Chippac, Ltd. Semiconductor Substrate and Method of Forming Conformal Solder Wet-Enhancement Layer on Bump-on-Lead Site
US8039384B2 (en) 2010-03-09 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnects on different height traces
US8409978B2 (en) 2010-06-24 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnect structure on leadframe
US8492197B2 (en) 2010-08-17 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate
US8435834B2 (en) 2010-09-13 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP
CN110164302B (zh) * 2018-02-13 2021-08-06 元太科技工业股份有限公司 软性显示装置及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54137661A (en) * 1978-04-18 1979-10-25 Ngk Spark Plug Co Method of producing integrated circuit board
JPH01143164A (ja) * 1987-11-27 1989-06-05 Ibiden Co Ltd 表面実装用プリント配線板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55156482U (ja) * 1979-04-26 1980-11-11
GB8304890D0 (en) * 1983-02-22 1983-03-23 Smiths Industries Plc Chip-carrier substrates
US4882656A (en) * 1986-12-12 1989-11-21 Menzies Jr L William Surface mounted decoupling capacitor
US4806706A (en) * 1987-04-08 1989-02-21 Nippon Cmk Corp. Printed wiring board
US4860442A (en) * 1988-11-28 1989-08-29 Kulite Semiconductor Methods for mounting components on convoluted three-dimensional structures
US4972050A (en) * 1989-06-30 1990-11-20 Kollmorgen Corporation Wire scribed circuit boards and methods of their manufacture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54137661A (en) * 1978-04-18 1979-10-25 Ngk Spark Plug Co Method of producing integrated circuit board
JPH01143164A (ja) * 1987-11-27 1989-06-05 Ibiden Co Ltd 表面実装用プリント配線板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768062B2 (en) 2000-10-12 2004-07-27 Murata Manufacturing Co., Ltd. Connection method and connection structure of pad electrodes, and inspecting methods for connection state thereof
JP2006147652A (ja) * 2004-11-16 2006-06-08 Toshiba Corp モジュール基板およびディスク装置
JP2008034774A (ja) * 2006-07-28 2008-02-14 Taiyo Yuden Co Ltd 半導体装置が実装された回路装置及び配線基板

Also Published As

Publication number Publication date
JP2678958B2 (ja) 1997-11-19
US5378859A (en) 1995-01-03

Similar Documents

Publication Publication Date Title
JP2678958B2 (ja) フィルム配線基板およびその製造方法
KR100224133B1 (ko) 범프를 통해 회로기판에 접속되는 반도체칩 실장방법
KR20030008616A (ko) 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
JP5784280B2 (ja) 電子デバイスパッケージ及び製造方法
US6538305B2 (en) BGA type semiconductor device having a solder-flow damping/stopping pattern
US7160796B2 (en) Method for manufacturing wiring board and semiconductor device
US6323434B1 (en) Circuit board and production method thereof
JP3522403B2 (ja) 半導体装置
JP3650500B2 (ja) 回路基板およびその製造方法
JP3084648B2 (ja) 半導体装置
JP2869907B2 (ja) 半導体装置の接続構造
JP4326410B2 (ja) 回路基板の製造方法
JPH0936275A (ja) 表面実装型半導体装置の製造方法
JPH07142849A (ja) 配線基板およびその製造方法
US20220328390A1 (en) Multi-layered board, semiconductor package, and method of manufacturing semiconductor package
JP2661280B2 (ja) テープキャリヤの構造
US20070105270A1 (en) Packaging methods
JP3877691B2 (ja) 半導体装置
KR100763963B1 (ko) 티비지에이 반도체 패키지용 기판과 이의 제조방법
JPH1079402A (ja) 半導体パッケージ
KR20000042665A (ko) 칩 사이즈 패키지 및 그의 제조 방법
JP2917932B2 (ja) 半導体パッケージ
JPH09172037A (ja) 半導体装置およびその製造方法
US6700184B1 (en) Lead frame and semiconductor device having the same
CN118693032A (zh) 封装基板及制作方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080801

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080801

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090801

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100801

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees