JPH05234937A - ポリシリコン埋め込みコンタクトの製造方法 - Google Patents

ポリシリコン埋め込みコンタクトの製造方法

Info

Publication number
JPH05234937A
JPH05234937A JP4204720A JP20472092A JPH05234937A JP H05234937 A JPH05234937 A JP H05234937A JP 4204720 A JP4204720 A JP 4204720A JP 20472092 A JP20472092 A JP 20472092A JP H05234937 A JPH05234937 A JP H05234937A
Authority
JP
Japan
Prior art keywords
layer
etch stop
silicon
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4204720A
Other languages
English (en)
Other versions
JP3479312B2 (ja
Inventor
Alexander Kalnitsky
カルニツキー アレキサンダー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of JPH05234937A publication Critical patent/JPH05234937A/ja
Application granted granted Critical
Publication of JP3479312B2 publication Critical patent/JP3479312B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 （修正有） 【目的】集積回路のポリシリコン埋め込みコンタクトの
品質を改善する。 【構成】露出された活性領域２２を残して基板１０の一
部の上にフィールド酸化物領域１２を形成し、活性領域
の上に酸化物層１４を形成する。第一シリコン層をエッ
チングしてそれを貫通する開口２０を形成し酸化物層の
一部を露出させる。酸化物層を開口を介してエッチング
し基板の一部を露出させる。基板の露出部分及び第一ホ
トレジスト層上に導電性エッチストップ層２４を形成す
る。第一ホトレジスト層及び第一ホトレジスト層の上側
に位置するエッチストップ層を除去する。第一シリコン
層及び残存するエッチストップ層の上に第二シリコン層
を形成する。第二シリコン層上に第二ホトレジスト層を
形成し且つパターン形成する。次いで、第一及び第二シ
リコン層をエッチングしてエッチストップ層を介して基
板の露出部分と接触する導電性構成体を形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、大略、半導体集積回路
及びその処理技術に関するものであって、更に詳細に
は、ポリシリコン埋め込みコンタクトを製造する方法及
びその結果得られる構成体に関するものである。
【０００２】
【従来の技術】トランジスタを形成するためには、薄い
酸化物層の上にポリシリコン層を付着形成する。抵抗を
形成するためには、フィールド酸化物層上にポリシリコ
ン層を付着形成する。これらの半導体装置は両方共、同
一の処理ステップ期間中に同一のポリシリコン層から形
成することが可能である。しかしながら、ポリシリコン
層は、これらの装置が動作することが可能であるために
は、シリコン基板から電気的に分離されるものでなけれ
ばならない。埋め込みコンタクトも、トランジスタ及び
抵抗のゲート電極と同一のポリシリコン層から形成する
ことが可能である。しかしながら、埋め込みコンタクト
が、通常、ポリシリコンと拡散配線とが相互接続する箇
所において、ポリシリコン層とシリコン基板との間に電
気的接続を必要とする。
【０００３】埋め込みコンタクトの場合には、シリコン
の一部を露出させるためにシリコン基板の上側に存在す
る酸化物層内に開口を形成する。分割ポリシリコン層、
又は二つのポリシリコン層を使用してゲート電極及び抵
抗を形成する場合には、第二ポリシリコン層を使用して
埋め込みコンタクトを形成することが可能である。
【０００４】分割ポリシリコンプロセスは、通常、ＳＲ
ＡＭ適用において使用される。抵抗又はダイオードの場
合においてフィールド酸化物層を形成した後に、及びゲ
ート電極の場合にはゲート酸化物層を形成した後に、第
一アモルファス又はポリシリコン層を付着形成する。シ
リコン基板への埋め込みコンタクト開口をパターン形成
し、且つ必要な場合には、エッチングし且つドーピング
を行なう。次いで、第二アモルファス又はポリシリコン
層を付着形成し、パターン形成すると共にエッチングし
て、ゲート電極及び抵抗の分割ポリシリコンの上部部分
及びシリコン基板へ直接接続するコンタクト開口内の埋
め込みコンタクトを形成する。
【０００５】ゲート電極及び抵抗分割ポリシリコンエッ
チング期間中、アモルファスシリコン又はポリシリコン
層の両方をゲート酸化物及びフィールド酸化物領域上に
おいてエッチングする。しかしながら、埋め込みコンタ
クトの場合、第二アモルファス又はポリシリコン層がコ
ンタクトを形成するので、第一層が前に除去されている
ので、エッチステップ期間中に第二層のみがエッチング
される。第二ポリシリコン層の厚さは、明らかに、第一
及び第二ポリシリコン層からゲート電極又は抵抗を形成
する分割ポリシリコン積層体全体の厚さよりも小さい。
換言すると、抵抗の上部から基板へ第二ポリシリコン層
をエッチングするための距離は、ゲート電極又は抵抗の
上部からゲート酸化物又はフィールド酸化物へ該層をエ
ッチングする距離よりも実質的に小さい。
【０００６】埋め込みコンタクトの位置において、例え
ば酸化物などの基板の表面において自然的なエッチスト
ップは存在しない。ゲート電極及び抵抗を完全にドライ
エッチさせるために、オーバーエッチの状態が発生し、
一方ゲート及び抵抗の高さに関連して埋め込みコンタク
ト上のポリシリコンの高さがより低いために埋め込みコ
ンタクトをエッチングする。このオーバーエッチ（過剰
なエッチング）条件の結果、シリコン基板において不所
望のトレンチ即ち溝が形成される。このトレンチ即ち溝
の深さは、第一及び第二分割ポリシリコン層の相対的な
厚さ及び表面トポロジ（地形的形状）の関数である。こ
れらのファクタは、ゲート及び抵抗装置の周りの活性区
域の端部からポリシリコンを除去するために必要とされ
るオーバーエッチ即ち過剰エッチの量を支配する。
【０００７】第二分割ポリシリコン層のドライエッチプ
ロセス期間中に基板内にトレンチ即ち溝が形成されるこ
とを防止するために、本発明では、シリコン基板上に配
設されたエッチストップ層を使用している。この付加的
な層は、爾後のポリシリコンエッチにおいてエッチスト
ップとして作用し、埋め込みコンタクト区域周りのシリ
コン基板にトレンチ即ち溝を形成することを防止する。
この層は、更に、埋め込みコンタクトと基板との間の接
触抵抗を改善している。
【０００８】
【課題を解決するための手段】本発明は、半導体装置構
成体を製造する方法及びそれにより製造された半導体装
置構成体内に埋め込みコンタクトを形成することにより
組込むことが可能である。この埋め込みコンタクトを形
成するために、基板上に酸化物層を形成する。この段階
において該酸化物層上に第一シリコン層を形成すること
が可能である。第一シリコン層及び酸化物層を介して開
口を形成し下側に存在する基板の一部を露出させる。次
いで露出した基板の上に導電性エッチストップ層を形成
する。第一シリコン層及びエッチストップ層上に第二シ
リコン層を形成する。次いで、該第一及び第二シリコン
層の一部をエッチングして、エッチストップ層を介して
基板の露出した部分と接触する導電性構成体を形成す
る。
【０００９】
【実施例】以下に説明する処理ステップ及び構成体は半
導体集積回路を製造するための完全な処理の流れを構成
するものではない。本発明は、当該技術分野において現
在使用されている集積回路製造技術に関連して実施する
ことが可能なものであり、従って本発明を理解する上で
必要と思われる処理ステップについてのみ詳細に説明す
る。尚、本発明製造方法の期間中における集積回路の一
部を示した概略断面図は縮尺通りに描いてあるものでは
なく、本発明の重要な特徴を示すために適宜拡縮して示
してある。
【００１０】図１を参照すると、シリコン基板１０に集
積回路装置を製造すべき状態を示してある。活性領域を
露出させたままで、当該技術分野において公知の方法に
より基板１０の一部の上にフィールド酸化物層１２を形
成する。次いで、フィールド酸化物１２により被覆され
ていない基板１０の一部である露出された活性区域上に
酸化物層１４を形成する。酸化物層１４及びフィールド
酸化物層１２の上に第一シリコン層１８を付着形成させ
る。この第一シリコン層はアモルファスシリコン又はポ
リシリコンとさせることが可能である。次いで、当該技
術分野において公知の如く、第一シリコン層１６の上に
ホトレジスト層１８を形成し且つパターン形成する。
【００１１】図２を参照すると、第一シリコン層１６を
エッチングして開口２０を形成し酸化物層１４の一部を
露出させる。次いで、開口２０内において酸化物層１４
をエッチングし、基板１０の一部を露出させる。この段
階において、基板１０は開口２０を介してドーピングさ
せ、下側の基板１０とは反対の極性にドープした活性層
２２を形成することが可能である。使用したドーピング
物質の特性に依存して、そのドーパントは、更に、開口
２０内の各側壁に沿ってアモルファス又はポリシリコン
層１６内に浸透することが可能である。爾後の付着ステ
ップの前に、生来の酸化物のその場での付着前クリーニ
ングを実施することが可能であり、又そのことが必要と
される場合がある。
【００１２】例えば耐火性金属シリサイドなどの導電性
エッチストップ層２４を第一ホトレジスト層１８及び開
口２０内の基板１０の露出部分の上に当該技術分野にお
いて公知の方法により付着形成させる。該エッチストッ
プ層の厚さは、典型的に、約１００乃至１，０００Åの
間である。該エッチストップ層は、第一ホトレジスト層
１８が流動することがなく且つ分解することがないよう
に十分に低い温度で付着形成させる。導電性エッチスト
ップ層の付着のための実際の温度はホトレジストの化学
的構成に依存する。
【００１３】導電性エッチストップ層２４も耐火性金
属、耐火性金属窒化物、又は耐火性金属／耐火性金属窒
化物、耐火性金属／耐火性金属シリサイド又は耐火性金
属窒化物／耐火性金属シリサイドなどの複合層とさせる
ことが可能である。導電性エッチストップ層は、爾後の
エッチングプロセスに対するエッチストップとして作用
し且つ接触抵抗を減少させる。例えば、耐火性金属又は
耐火性金属窒化物が使用される場合には、付着プロセス
の後そのエッチストップ層をアニールする。迅速熱アニ
ールによるアニーリングは、基板１０と導電性エッチス
トップ層２４との間の界面に金属シリサイドを形成す
る。アニールステップの後に残存する耐火性金属又は耐
火性金属窒化物を除去して、エッチストップ層の表面を
クリーニングすることが可能である。
【００１４】図３を参照すると、当該技術分野において
公知の如く、リフトオフプロセスを使用して第一ホトレ
ジスト層１８を除去する。このリフトオフプロセス期間
中に、第一ホトレジスト層１８及び第一ホトレジスト層
１８を被覆するエッチストップ層２４の部分を除去す
る。次いで、当該技術分野において公知の方法により第
一シリコン層１６及び残存する導電性エッチストップ層
２４の上に第二シリコン層２６を付着形成する。層２６
は、アモルファスシリコン又はポリシリコンから構成す
ることが可能である。第二ホトレジスト層２８を、当該
技術分野において公知の如く、第二ポリシリコン層２６
上に形成し且つパターン形成する。この段階において、
第二ポリシリコン層２６を、公知の方法により選択的に
ドープして、この層から製造すべき種々の装置に対して
必要とされるドーピングレベルを得ることが可能であ
る。
【００１５】図４を参照すると、次いで、第一及び第二
シリコン層１６及び２６をエッチングして、導電性構成
体を形成し、該導電性構成体は導電性エッチストップ層
２４を介して基板１０の露出部分と接触する。軽度にド
ープしたソース／ドレイン（ＬＤＤ）領域３２を基板１
０内に形成する。次いで、第一及び第二シリコン層１６
及び２６の側壁上に酸化物側壁スペーサ３４を形成す
る。次いで、当該技術分野において公知の方法により高
度にドープしたソース／ドレイン領域３６を形成する。
図５における概略平面図により示される如く、第一及び
第二シリコン層１６及び２６は抵抗３８及びゲート４０
を形成する。活性層２２及びソース／ドレイン領域３６
は、図５に示される図面の面の外側へ接続している。
【００１６】図５を参照すると、酸化物層１４が、開口
２０内に露出される部分を除いて、フィールド酸化物１
２により被覆されていない基板１０の部分を被覆してい
る。酸化物側壁スペーサ３４が抵抗３８及びゲート４０
を取囲んでいる。導電性エッチストップ層２４が、開口
２０を貫通して示されており、且つ抵抗３８の下側を連
続的に延在している。エッチストップ層２４は、ドープ
した活性層２２（図４に示してある）の上側に存在して
おり、該ドープした活性層２２は酸化物層１４の下側に
存在するソース／ドレイン領域３６へ接続している。
【００１７】図６は、図５の概略平面図に示したＢ−Ｂ
線に沿ってとった概略断面図を示している。開口２０
は、開口２０を充填するエッチストップ層２４を示して
いる。ソース／ドレイン領域３６は、抵抗３８及びゲー
ト４０（不図示）の下側を除いて、酸化物層１４の下側
に存在している。ソース／ドレイン領域３６及び活性層
２２は、両方共、抵抗３８により被覆されていない開口
２０内の領域内に形成されている。これは、基板１０内
に連続的な導電性領域を形成しており、抵抗３８がゲー
ト４０のソース／ドレイン領域３６へ接続することを可
能としている。
【００１８】当業者により理解される如く、酸化物層１
４は、ゲート４０及び抵抗３８のエッチング期間中に、
下側に存在する基板１０を保護する。しかしながら、下
側に存在する基板を保護するために開口２０内には酸化
物は存在しない。開口２０内のエッチストップ層２４
が、ゲート４０及び抵抗３８を形成するエッチステップ
期間中に下側に存在する基板を保護する。このエッチス
トップ層は、抵抗３８により被覆されていない開口２０
内の基板１０のトレンチ即ち溝が形成されることを防止
する。当業者により理解される如く、この様なトレンチ
即ち溝形成の防止は、埋め込みコンタクトの品質を改善
する。溝形成を防止することに加えて、導電性エッチス
トップ層２４は接触抵抗を減少させる。
【００１９】上述した二層ポリシリコン抵抗及びゲート
の代わりに、単一ポリシリコン層を使用することも可能
である。この様なプロセスにおいては、第一ポリシリコ
ン層１６を省略することが可能である。その他の処理ス
テップは全て上述した如くに実施することが可能であ
る。
【００２０】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】 本発明に基づく半導体装置構成体の製造過程
における１段階における状態を示した概略断面図。
【図２】 本発明に基づく半導体装置構成体の製造過程
における１段階における状態を示した概略断面図。
【図３】 本発明に基づく半導体装置構成体の製造過程
における１段階における状態を示した概略断面図。
【図４】 本発明に基づく半導体装置構成体の製造過程
における１段階における状態を示した概略断面図。
【図５】 本発明に基づく半導体装置構成体の一部を示
した概略平面図。
【図６】 本発明に基づく半導体装置構成体の製造過程
における１段階における状態を示した概略断面図。
【符号の説明】
１０ シリコン基板 １２ フィールド酸化物層 １４ 酸化物層 １６ 第一シリコン層 １８ ホトレジスト層 ２０ 開口 ２２ 活性層 ２４ 導電性エッチストップ層 ２６ 第二シリコン層 ２８ 第二ホトレジスト層 ３２ ＬＤＤ領域 ３４ 酸化物側壁スペーサ ３８ 抵抗 ４０ ゲート

Claims (29)

    【特許請求の範囲】
  1. 【請求項１】 集積回路の埋め込みコンタクトの製造方
    法において、基板上に酸化物層を形成し、下側に存在す
    る基板の一部を露出させるために前記酸化物層を貫通し
    て開口を形成し、前記露出した基板上に導電性エッチス
    トップ層を形成し、前記エッチストップ層上に第一シリ
    コン層を形成し、前記第一シリコン層の一部をエッチン
    グして前記エッチストップ層を介して前記基板の露出部
    分へ接触する導電性構成体を形成する、上記各ステップ
    を有することを特徴とする方法。
  2. 【請求項２】 請求項１において、前記エッチストップ
    層が耐火性金属シリサイドであることを特徴とする方
    法。
  3. 【請求項３】 請求項１において、前記エッチストップ
    層が耐火性金属窒化物であることを特徴とする方法。
  4. 【請求項４】 請求項３において、耐火性金属シリサイ
    ドを形成するために前記シリコン層を形成するステップ
    の前に前記耐火性金属窒化物をアニールすることを特徴
    とする方法。
  5. 【請求項５】 請求項４において、前記アニールステッ
    プが迅速熱アニールにより実施することを特徴とする方
    法。
  6. 【請求項６】 請求項４において、前記アニールステッ
    プの後に残存する耐火性金属窒化物を、前記シリコン層
    を形成するステップの前に除去することを特徴とする方
    法。
  7. 【請求項７】 請求項１において、前記第一シリコン層
    がアモルファスシリコンであることを特徴とする方法。
  8. 【請求項８】 請求項１において、前記第一シリコン層
    がポリシリコンであることを特徴とする方法。
  9. 【請求項９】 請求項１において、前記エッチストップ
    層の厚さが約１００乃至１，０００Åの間であることを
    特徴とする方法。
  10. 【請求項１０】 請求項１において、更に、前記エッチ
    ストップ層を形成するステップの前に生来の酸化物のそ
    の場での付着前クリーニングステップを有することを特
    徴とする方法。
  11. 【請求項１１】 請求項１において、更に、前記第二シ
    リコン層を形成するステップの前に前記集積回路の表面
    をクリーニングするステップを有することを特徴とする
    方法。
  12. 【請求項１２】 請求項１において、更に、前記開口を
    形成するステップの前に前記酸化物層上に第二シリコン
    層を形成するステップを有することを特徴とする方法。
  13. 【請求項１３】 集積回路の埋め込みコンタクトを製造
    する方法において、露出された活性領域を残して基板の
    一部の上にフィールド酸化物領域を形成し、前記活性領
    域上に酸化物層を形成し、前記酸化物層及び前記フィー
    ルド酸化物領域上に第一シリコン層を形成し、前記第一
    シリコン層上に第一ホトレジスト層を形成すると共にパ
    ターン形成し、前記第一シリコン層をエッチングしてそ
    れを貫通して開口を形成し前記酸化物層の一部を露出さ
    せ、前記開口を介して前記酸化物層をエッチングして前
    記基板の一部を露出させ、前記基板の露出部分及び前記
    第一ホトレジスト層上に導電性エッチストップ層を形成
    し、前記第一ホトレジスト層及び前記第一ホトレジスト
    層上に配設したエッチストップ層を除去し、前記第一シ
    リコン層及び残存するエッチストップ層上に第二シリコ
    ン層を形成し、前記第二シリコン層上に第二ホトレジス
    ト層を形成すると共にパターン形成し、前記第一及び第
    二シリコン層をエッチングして前記エッチストップ層を
    介して前記基板の露出部分と接触する導電性構成体を形
    成する、上記各ステップを有することを特徴とする方
    法。
  14. 【請求項１４】 請求項１３において、前記第一及び第
    二シリコン層がアモルファスシリコンであることを特徴
    とする方法。
  15. 【請求項１５】 請求項１３において、前記第一及び第
    二シリコン層がポリシリコンであることを特徴とする方
    法。
  16. 【請求項１６】 請求項１３において、前記エッチスト
    ップ層が耐火性金属シリサイドであることを特徴とする
    方法。
  17. 【請求項１７】 請求項１３において、前記エッチスト
    ップ層が耐火性金属窒化物であることを特徴とする方法
  18. 【請求項１８】 請求項１３において、前記第二シリコ
    ン層を形成するステップの前に耐火性金属シリサイドを
    形成するために前記耐火性金属窒化物をアニールするこ
    とを特徴とする方法。
  19. 【請求項１９】 請求項１８において、前記アニールス
    テップを迅速熱アニールにより実施することを特徴とす
    る方法。
  20. 【請求項２０】 請求項１８において、前記アニールス
    テップの後に残存する耐火性金属窒化物を前記第二シリ
    コン層を形成するステップの前に除去することを特徴と
    する方法。
  21. 【請求項２１】 請求項１３において、更に、前記第二
    シリコン層をエッチングするステップの前に前記第二シ
    リコン層の一部を選択的にドープするステップを有する
    ことを特徴とする方法。
  22. 【請求項２２】 請求項１３において、前記第一導電性
    構成体がゲート酸化物層上に設けられたゲート電極であ
    り、且つ前記第二導電性構成体がフィールド酸化物層上
    に設けた抵抗であることを特徴とする方法。
  23. 【請求項２３】 請求項１３において、前記第一シリコ
    ン層及び前記第一シリコン層の上側に存在するエッチス
    トップ層をホトレジストリフトオフプロセスにより除去
    することを特徴とする方法。
  24. 【請求項２４】 請求項１３において、更に、前記エッ
    チストップ層を形成するステップの前に前記基板の露出
    部分をドーピングするステップを有することを特徴とす
    る方法。
  25. 【請求項２５】 請求項１３において、前記導電性エッ
    チストップ層が、前記第一ホトレジスト層が流動したり
    分解したりすることがないように十分に低い温度で付着
    形成されることを特徴とする方法。
  26. 【請求項２６】 半導体集積回路の一部を構成する構成
    体において、基板が設けられており、前記基板の一部の
    上に配設して導電性エッチストップ層が設けられてお
    り、前記基板の上側に位置して導電性シリコン要素が設
    けられており、前記導電性シリコン要素は、前記導電性
    エッチストップ層以外の前記基板の一部の上側に位置し
    た第一層を有すると共に、前記第一層の上側に位置して
    おり且つ前記導電性エッチストップ層の一部の上側に位
    置した第二層を有することを特徴とする構成体。
  27. 【請求項２７】 請求項２６において、前記エッチスト
    ップ層が耐火性金属シリサイドであることを特徴とする
    構成体。
  28. 【請求項２８】 請求項２６において、前記第一及び第
    二導電性元素層がアモルファスシリコンを有することを
    特徴とする構成体。
  29. 【請求項２９】 請求項２６において、前記第一及び第
    二導電性元素層がポリシリコンを有することを特徴とす
    る構成体。
JP20472092A 1991-07-31 1992-07-31 ポリシリコン埋め込みコンタクトの製造方法 Expired - Fee Related JP3479312B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US73847491A 1991-07-31 1991-07-31
US738474 1991-07-31

Publications (2)

Publication Number Publication Date
JPH05234937A true JPH05234937A (ja) 1993-09-10
JP3479312B2 JP3479312B2 (ja) 2003-12-15

Family

ID=24968181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20472092A Expired - Fee Related JP3479312B2 (ja) 1991-07-31 1992-07-31 ポリシリコン埋め込みコンタクトの製造方法

Country Status (4)

Country Link
US (1) US5410174A (ja)
EP (2) EP0526244B1 (ja)
JP (1) JP3479312B2 (ja)
DE (1) DE69230514T2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5538774A (en) * 1994-07-29 1996-07-23 Minnesota Mining And Manufacturing Company Internally damped rotatable storage article
JPH0855852A (ja) * 1994-08-15 1996-02-27 Toshiba Corp 半導体装置及びその製造方法
US6740573B2 (en) * 1995-02-17 2004-05-25 Micron Technology, Inc. Method for forming an integrated circuit interconnect using a dual poly process
US5817547A (en) * 1995-02-27 1998-10-06 Hyundai Electronics Industries Co., Ltd. Method for fabricating a metal oxide semiconductor field effect transistor having a multi-layered gate electrode
US5563098A (en) * 1995-04-10 1996-10-08 Taiwan Semiconductor Manufacturing Company Buried contact oxide etch with poly mask procedure
US5629235A (en) * 1995-07-05 1997-05-13 Winbond Electronics Corporation Method for forming damage-free buried contact
US5550085A (en) * 1995-09-07 1996-08-27 Winbond Electronics Corp. Method for making a buried contact
US5670812A (en) * 1995-09-29 1997-09-23 International Business Machines Corporation Field effect transistor having contact layer of transistor gate electrode material
US6025273A (en) * 1998-04-06 2000-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for etching reliable small contact holes with improved profiles for semiconductor integrated circuits using a carbon doped hard mask
US6867084B1 (en) * 2002-10-03 2005-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure and method of forming the gate dielectric with mini-spacer
US20160079034A1 (en) * 2014-09-12 2016-03-17 Applied Materials Inc. Flowable film properties tuning using implantation

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4033026A (en) * 1975-12-16 1977-07-05 Intel Corporation High density/high speed MOS process and device
US4187602A (en) * 1976-12-27 1980-02-12 Texas Instruments Incorporated Static memory cell using field implanted resistance
US4413402A (en) * 1981-10-22 1983-11-08 Advanced Micro Devices, Inc. Method of manufacturing a buried contact in semiconductor device
JPS5919354A (ja) * 1982-07-24 1984-01-31 Fujitsu Ltd 半導体装置
DE3572423D1 (en) * 1984-11-02 1989-09-21 Hitachi Ltd Semiconductor device having a polycrystalline silicon interconnection layer and method for its manufacture
US4657628A (en) * 1985-05-01 1987-04-14 Texas Instruments Incorporated Process for patterning local interconnects
JPS6212125A (ja) * 1985-07-10 1987-01-21 Fujitsu Ltd 半導体装置の製造方法
US4924295A (en) * 1986-11-28 1990-05-08 Siemens Aktiengesellschaft Integrated semi-conductor circuit comprising at least two metallization levels composed of aluminum or aluminum compounds and a method for the manufacture of same
JPS63207180A (ja) * 1987-02-24 1988-08-26 Mitsubishi Electric Corp 半導体装置
JPS63306658A (ja) * 1987-06-08 1988-12-14 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JPS63313855A (ja) * 1987-06-17 1988-12-21 Seiko Epson Corp 半導体装置
JP2687453B2 (ja) * 1988-06-27 1997-12-08 セイコーエプソン株式会社 表示器付き選択呼出無線受信機
US5008210A (en) * 1989-02-07 1991-04-16 Hewlett-Packard Company Process of making a bipolar transistor with a trench-isolated emitter

Also Published As

Publication number Publication date
EP0526244A2 (en) 1993-02-03
EP0526244B1 (en) 2000-01-05
EP0877420A3 (en) 1999-05-12
US5410174A (en) 1995-04-25
JP3479312B2 (ja) 2003-12-15
EP0877420A2 (en) 1998-11-11
DE69230514T2 (de) 2000-06-21
DE69230514D1 (de) 2000-02-10
EP0526244A3 (en) 1993-08-18

Similar Documents

Publication Publication Date Title
US5541434A (en) Semiconductor device incorporating a contact for electrically connecting adjacent portions within the semiconductor device
US6184127B1 (en) Semiconductor processing method of forming a contact opening to a region adjacent a field isolation mass, and a semiconductor structure
US6395598B1 (en) Semiconductor device and method for fabricating the same
JP3479312B2 (ja) ポリシリコン埋め込みコンタクトの製造方法
US5589418A (en) Method of forming a polysilicon buried contact
US7332811B2 (en) Integrated circuit interconnect
US6194257B1 (en) Fabrication method of gate electrode having dual gate insulating film
US20010042896A1 (en) Semiconductor device and fabrication process thereof, method of forming a device isolation structure
KR100546332B1 (ko) 바이폴라 접합 트랜지스터 및 그 제조 방법
JP3483090B2 (ja) 半導体装置の製造方法
JPH11163325A (ja) 半導体装置及びその製造方法
US4679306A (en) Self-aligned process for forming dielectrically isolating regions formed in semiconductor device
US6323540B1 (en) Semiconductor processing method of forming a contact opening to a region adjacent a field isolation mass, and a semiconductor structure
KR100451042B1 (ko) 반도체소자의콘택형성방법
JPH1041505A (ja) 半導体装置の製造方法
JP2798953B2 (ja) 半導体装置及びその製造方法
JP3415690B2 (ja) 半導体装置の製造方法
KR0165359B1 (ko) 반도체 소자의 전극 보호 스페이서 및 그 형성방법
JPH02126684A (ja) 半導体装置の製造方法
KR100266002B1 (ko) 반도체장치의 제조방법
JPH0377376A (ja) 半導体装置の製造方法
JPH0582548A (ja) 半導体装置
KR20050042698A (ko) 직접 콘택 방식에 의한 게이트 전극 및 접합 영역의 콘택구조를 갖는 반도체 소자 및 그 제조방법
JPS6387748A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees