JPH05233519A - メモリ増設方法 - Google Patents
メモリ増設方法Info
- Publication number
- JPH05233519A JPH05233519A JP4032143A JP3214392A JPH05233519A JP H05233519 A JPH05233519 A JP H05233519A JP 4032143 A JP4032143 A JP 4032143A JP 3214392 A JP3214392 A JP 3214392A JP H05233519 A JPH05233519 A JP H05233519A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- bus
- option
- data
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 9
- 230000009977 dual effect Effects 0.000 claims abstract description 17
- 238000010586 diagram Methods 0.000 description 7
- 239000013256 coordination polymer Substances 0.000 description 3
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Memory System (AREA)
Abstract
(57)【要約】
【目的】 一種類のオプションＲＡＭで命令とデータ用
として両方に用いられることができるメモリの増設方
法。 【構成】 命令バス16とデータバス17が分離しているＣ
ＰＵ11を持つ装置において、オプションＲＡＭとしてデ
ュアルポートＲＡＭ14(またはビデオＲＡＭ)を使用し、
オプションＲＡＭの一方のポートを命令バス16に接続
し、他方のポートをデータバスに接続した構成とする。
として両方に用いられることができるメモリの増設方
法。 【構成】 命令バス16とデータバス17が分離しているＣ
ＰＵ11を持つ装置において、オプションＲＡＭとしてデ
ュアルポートＲＡＭ14(またはビデオＲＡＭ)を使用し、
オプションＲＡＭの一方のポートを命令バス16に接続
し、他方のポートをデータバスに接続した構成とする。
Description
【０００１】
【産業上の利用分野】本発明は、レーザープリンタのコ
ントローラボードやマイクロコンピュータボード等のオ
プションランダムアクセスメモリ（ＲＡＭ)を搭載して
いる装置のメモリ増設方法に関するものである。
ントローラボードやマイクロコンピュータボード等のオ
プションランダムアクセスメモリ（ＲＡＭ)を搭載して
いる装置のメモリ増設方法に関するものである。
【０００２】
【従来の技術】従来、オプションＲＡＭ搭載可能な装置
において、オプションＲＡＭのデータが接続されている
バスは決められていた。図７は従来例の構成を示したも
のである。図７において、101は３バスアーキテクチャ
のＣＰＵ、102は命令メモリ、103はデータメモリ、104
は命令用オプションＲＡＭ、105はデータ用オプション
ＲＡＭ、106はアドレスバス(A)、107は命令バス(C)、10
8はデータバス(D)であって、命令用オプションＲＡＭ10
4はデータバス(D)108に接続されていないのでデータの
蓄積に使用することができない。またデータ用オプショ
ンＲＡＭ105は命令バス(C)107に接続されていないので
命令の蓄積に使用することができない。
において、オプションＲＡＭのデータが接続されている
バスは決められていた。図７は従来例の構成を示したも
のである。図７において、101は３バスアーキテクチャ
のＣＰＵ、102は命令メモリ、103はデータメモリ、104
は命令用オプションＲＡＭ、105はデータ用オプション
ＲＡＭ、106はアドレスバス(A)、107は命令バス(C)、10
8はデータバス(D)であって、命令用オプションＲＡＭ10
4はデータバス(D)108に接続されていないのでデータの
蓄積に使用することができない。またデータ用オプショ
ンＲＡＭ105は命令バス(C)107に接続されていないので
命令の蓄積に使用することができない。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
オプションＲＡＭ搭載可能な装置では、上記から明らか
なように、データ用オプションＲＡＭはデータ専用に、
また命令用オプションＲＡＭは命令専用にしか使用でき
ず、そのため一種類のオプションＲＡＭで命令用とデー
タ用に兼用することができないという問題があった。本
発明は上記従来の問題を解決するものであり、一種類の
オプションＲＡＭで命令とデータ用の両方に用いること
ができるメモリ増設方法を提供することを目的とするも
のである。
オプションＲＡＭ搭載可能な装置では、上記から明らか
なように、データ用オプションＲＡＭはデータ専用に、
また命令用オプションＲＡＭは命令専用にしか使用でき
ず、そのため一種類のオプションＲＡＭで命令用とデー
タ用に兼用することができないという問題があった。本
発明は上記従来の問題を解決するものであり、一種類の
オプションＲＡＭで命令とデータ用の両方に用いること
ができるメモリ増設方法を提供することを目的とするも
のである。
【０００４】
【課題を解決するための手段】本発明は上記目的を達成
するために、命令バス，データバスが分離しているＣＰ
Ｕを持つ装置において、オプションＲＡＭにデュアルポ
ートＲＡＭを使用し、一方を命令バスに接続し他方をデ
ータバスに接続する。またはオプションＲＡＭにビデオ
ＲＡＭ(以下、ＶＲＡＭという)を使用し、シリアルポー
トを命令バスに接続しＲＡＭポートをデータバスに接続
するか、またはシリアルポートとＲＡＭポートを命令バ
スに接続するかデータバスに接続するかを任意に設定で
きるようにしたものである。
するために、命令バス，データバスが分離しているＣＰ
Ｕを持つ装置において、オプションＲＡＭにデュアルポ
ートＲＡＭを使用し、一方を命令バスに接続し他方をデ
ータバスに接続する。またはオプションＲＡＭにビデオ
ＲＡＭ(以下、ＶＲＡＭという)を使用し、シリアルポー
トを命令バスに接続しＲＡＭポートをデータバスに接続
するか、またはシリアルポートとＲＡＭポートを命令バ
スに接続するかデータバスに接続するかを任意に設定で
きるようにしたものである。
【０００５】
【作用】したがって本発明によれば、オプションＲＡＭ
にデュアルポートＲＡＭ使用時にはデータと命令両方が
使用可能であり、またＶＲＡＭ使用時は命令とデータ両
方に使用できしかも命令バスをシリアルポートに接続す
ることで命令を高速に実行でき、データバスをシリアル
ポートに接続することでデータを高速にアクセスするこ
とができる。
にデュアルポートＲＡＭ使用時にはデータと命令両方が
使用可能であり、またＶＲＡＭ使用時は命令とデータ両
方に使用できしかも命令バスをシリアルポートに接続す
ることで命令を高速に実行でき、データバスをシリアル
ポートに接続することでデータを高速にアクセスするこ
とができる。
【０００６】
【実施例】図１は本発明の第１の実施例におけるデュア
ルポートオプションＲＡＭの接続構成を示したものであ
る。図１において、11は３バスアーキテクチャのＣＰ
Ｕ、12は命令メモリ、13はデータメモリ、14はデュアル
ポートオプションＲＡＭ、15はアドレスバス(A)、16は
命令バス(C)、17はデータバス(D)であって、デュアルポ
ートオプションＲＡＭ14の一方は命令バス(C)16に接続
されており、他方はデータバス(D)17に接続されてい
る。したがって、デュアルポートオプションＲＡＭ14は
命令としてもデータとしてもアクセス可能である。図２
は本発明の第２の実施例におけるデュアルポートオプシ
ョンＲＡＭの接続構成を示したものである。図２におい
て、21は４バスアーキテクチャのＣＰＵ、22は命令メモ
リ、23はデータメモリ、24はデュアルポートオプション
ＲＡＭ、25は命令用アドレスバス(AC)、26はデータ用ア
ドレスバス(AD)、27は命令バス(c)、28はデータバス(D)
であって、図１と比較してアドレスの接続が異なるだけ
でデュアルポートオプションＲＡＭ24に対する命令バス
(c)27，データバス(D)28の接続は同じである。したがっ
て、デュアルポートオプションＲＡＭ24は命令としても
データとしてもアクセス可能である。
ルポートオプションＲＡＭの接続構成を示したものであ
る。図１において、11は３バスアーキテクチャのＣＰ
Ｕ、12は命令メモリ、13はデータメモリ、14はデュアル
ポートオプションＲＡＭ、15はアドレスバス(A)、16は
命令バス(C)、17はデータバス(D)であって、デュアルポ
ートオプションＲＡＭ14の一方は命令バス(C)16に接続
されており、他方はデータバス(D)17に接続されてい
る。したがって、デュアルポートオプションＲＡＭ14は
命令としてもデータとしてもアクセス可能である。図２
は本発明の第２の実施例におけるデュアルポートオプシ
ョンＲＡＭの接続構成を示したものである。図２におい
て、21は４バスアーキテクチャのＣＰＵ、22は命令メモ
リ、23はデータメモリ、24はデュアルポートオプション
ＲＡＭ、25は命令用アドレスバス(AC)、26はデータ用ア
ドレスバス(AD)、27は命令バス(c)、28はデータバス(D)
であって、図１と比較してアドレスの接続が異なるだけ
でデュアルポートオプションＲＡＭ24に対する命令バス
(c)27，データバス(D)28の接続は同じである。したがっ
て、デュアルポートオプションＲＡＭ24は命令としても
データとしてもアクセス可能である。
【０００７】図３は本発明の第３の実施例におけるオプ
ションＶＲＡＭの接続構成を示したものである。図３に
おいて、31は３バスアーキテクチャＣＰＵ、32は命令メ
モリ、33はデータメモリ、34はオプションＶＲＡＭ、35
はアドレスバス(A)、36は命令バス(C)、37はデータバス
(D)であって、オプションＶＲＡＭ34のシリアルポート
(S)は命令バス(C)36に接続されＲＡＭポート(R)はデー
タバス(D)37に接続されている。したがって、オプショ
ンＶＲＡＭ34は命令としてもデータとしてもアクセス可
能であり、しかもシリアルポート(S)に命令バス(C)36が
接続されているので命令として高速にアクセスできる。
図４は本発明の第４の実施例におけるオプションＶＲＡ
Ｍの接続構成を示したものである。図４と図３の差異
は、オプションＶＲＡＭ34のシリアルポート(S)をデー
タバス(D)37に接続し、ＲＡＭポート(R)を命令バス(C)3
6に接続したことである。したがって、オプションＶＲ
ＡＭ34は命令としてもデータとしてもアクセス可能であ
り、しかもデータを高速にアクセスできる。
ションＶＲＡＭの接続構成を示したものである。図３に
おいて、31は３バスアーキテクチャＣＰＵ、32は命令メ
モリ、33はデータメモリ、34はオプションＶＲＡＭ、35
はアドレスバス(A)、36は命令バス(C)、37はデータバス
(D)であって、オプションＶＲＡＭ34のシリアルポート
(S)は命令バス(C)36に接続されＲＡＭポート(R)はデー
タバス(D)37に接続されている。したがって、オプショ
ンＶＲＡＭ34は命令としてもデータとしてもアクセス可
能であり、しかもシリアルポート(S)に命令バス(C)36が
接続されているので命令として高速にアクセスできる。
図４は本発明の第４の実施例におけるオプションＶＲＡ
Ｍの接続構成を示したものである。図４と図３の差異
は、オプションＶＲＡＭ34のシリアルポート(S)をデー
タバス(D)37に接続し、ＲＡＭポート(R)を命令バス(C)3
6に接続したことである。したがって、オプションＶＲ
ＡＭ34は命令としてもデータとしてもアクセス可能であ
り、しかもデータを高速にアクセスできる。
【０００８】図５および図６は本発明の実施例における
オプションボードの取付方法を示したものである。図５
において、51はメインボード、52はオプションボード、
53はＣＰＵの命令バス(C)に接続されている命令バスコ
ネクタ、54はＣＰＵのデータバス(D)に接続されている
データバスコネクタ、55はＶＲＡＭのシリアルポート
(S)に接続されているシリアルポートコネクタ、56はＶ
ＲＡＭのＲＡＭポート(R)に接続されているＲＡＭポー
トコネクタである。図５の場合、ＶＲＡＭのシリアルポ
ートはＣＰＵの命令バスに接続され、ＶＲＡＭのＲＡＭ
ポートはデータバスに接続される。したがって命令とし
てもデータとしてもアクセス可能であり、しかも命令を
高速にアクセスできる。このときの接続構成は図３のよ
うになる。図６は図５のオプションボード52を180度回
転させ、各々反対側のコネクタ同士接続した場合を示し
ている。図６ではＶＲＡＭのシリアルポート(S)はＣＰ
Ｕのデータバス(D)に接続され、ＶＲＡＭのＲＡＭポー
ト(R)は命令バスに接続されている。したがって、オプ
ションＶＲＡＭは命令としてもデータとしてもアクセス
可能であり、しかもデータを高速にアクセスできる。こ
のときの接続構成は図４のようになる。図５および図６
に示すようにオプションボード52をメインボード51に挿
入する方向を変えただけで、命令とデータのどちらを高
速にアクセスするか自由に選ぶことができる。
オプションボードの取付方法を示したものである。図５
において、51はメインボード、52はオプションボード、
53はＣＰＵの命令バス(C)に接続されている命令バスコ
ネクタ、54はＣＰＵのデータバス(D)に接続されている
データバスコネクタ、55はＶＲＡＭのシリアルポート
(S)に接続されているシリアルポートコネクタ、56はＶ
ＲＡＭのＲＡＭポート(R)に接続されているＲＡＭポー
トコネクタである。図５の場合、ＶＲＡＭのシリアルポ
ートはＣＰＵの命令バスに接続され、ＶＲＡＭのＲＡＭ
ポートはデータバスに接続される。したがって命令とし
てもデータとしてもアクセス可能であり、しかも命令を
高速にアクセスできる。このときの接続構成は図３のよ
うになる。図６は図５のオプションボード52を180度回
転させ、各々反対側のコネクタ同士接続した場合を示し
ている。図６ではＶＲＡＭのシリアルポート(S)はＣＰ
Ｕのデータバス(D)に接続され、ＶＲＡＭのＲＡＭポー
ト(R)は命令バスに接続されている。したがって、オプ
ションＶＲＡＭは命令としてもデータとしてもアクセス
可能であり、しかもデータを高速にアクセスできる。こ
のときの接続構成は図４のようになる。図５および図６
に示すようにオプションボード52をメインボード51に挿
入する方向を変えただけで、命令とデータのどちらを高
速にアクセスするか自由に選ぶことができる。
【０００９】
【発明の効果】本発明は上記各実施例から明らかなよう
に、オプションＲＡＭにデュアルポートＲＡＭを使用す
ることで、命令およびデータ両方の使用が可能になる。
また、オプションＲＡＭとしてＶＲＡＭを使用し高速に
アクセスしたい方(命令またはデータ)のバスをシリアル
ポートに接続することにより、命令およびデータ両方で
使用できしかも一方を高速にアクセスできる。さらに、
オプションボードをメインボードに挿入する方向を180
度変えるだけで、命令を高速に実行したりデータを高速
にアクセスすることができるという効果を有する。
に、オプションＲＡＭにデュアルポートＲＡＭを使用す
ることで、命令およびデータ両方の使用が可能になる。
また、オプションＲＡＭとしてＶＲＡＭを使用し高速に
アクセスしたい方(命令またはデータ)のバスをシリアル
ポートに接続することにより、命令およびデータ両方で
使用できしかも一方を高速にアクセスできる。さらに、
オプションボードをメインボードに挿入する方向を180
度変えるだけで、命令を高速に実行したりデータを高速
にアクセスすることができるという効果を有する。
【図１】本発明の第１の実施例におけるデュアルポート
オプションＲＡＭの接続構成図である。
オプションＲＡＭの接続構成図である。
【図２】本発明の第２の実施例におけるデュアルポート
オプションＲＡＭの接続構成図である。
オプションＲＡＭの接続構成図である。
【図３】本発明の第３の実施例におけるオプションＶＲ
ＡＭの接続構成図である。
ＡＭの接続構成図である。
【図４】本発明の第４の実施例におけるオプションＶＲ
ＡＭの接続構成図である。
ＡＭの接続構成図である。
【図５】本発明の実施例におけるメインボードとオプシ
ョンボードの取付方法を示した図である。
ョンボードの取付方法を示した図である。
【図６】本発明の実施例におけるメインボードとオプシ
ョンボードの取付方法を示した図である。
ョンボードの取付方法を示した図である。
【図７】従来例におけるオプションＲＡＭの接続構成図
である。
である。
11，21，31，101…ＣＰＵ、 12，22，32，102…命令メ
モリ、 13，23，33，103…データメモリ、 14，24…
デュアルポートオプションＲＡＭ、 15，35，106…ア
ドレスバス、 16，27，36，107…命令バス、 17，2
8，37，108…データバス、 25…命令用アドレスバス、
26…データ用アドレスバス、 34…オプションＶＲＡ
Ｍ、 51…メインボード、 52…オプションボード、
53…命令バスコネクタ、 54…データバスコネクタ、
55…シリアルポートコネクタ、 56…ＲＡＭポートコネ
クタ、 104…命令用オプションＲＡＭ、 105…データ
用オプションＲＡＭ。
モリ、 13，23，33，103…データメモリ、 14，24…
デュアルポートオプションＲＡＭ、 15，35，106…ア
ドレスバス、 16，27，36，107…命令バス、 17，2
8，37，108…データバス、 25…命令用アドレスバス、
26…データ用アドレスバス、 34…オプションＶＲＡ
Ｍ、 51…メインボード、 52…オプションボード、
53…命令バスコネクタ、 54…データバスコネクタ、
55…シリアルポートコネクタ、 56…ＲＡＭポートコネ
クタ、 104…命令用オプションＲＡＭ、 105…データ
用オプションＲＡＭ。
Claims (3)
- 【請求項１】 命令バスとデータバスが分離しているコ
ントロールユニット(ＣＰＵ)をもつ装置において、オプ
ションランダムアクセスメモリ(ＲＡＭ)にデュアルポー
トＲＡＭを使用し、一方のポートを前記命令バスに接続
し、他方のポートを前記データバスに接続することを特
徴とするメモリ増設方法。 - 【請求項２】 命令バスとデータバスが分離しているＣ
ＰＵをもつ装置において、オプションＲＡＭにビデオＲ
ＡＭ（ＶＲＡＭ)を使用し、該ＶＲＡＭのシリアルポー
トを前記命令バスに接続し、前記ＶＲＡＭのラム(ＲＡ
Ｍ)ポートを前記データバスに接続することを特徴とす
るメモリ増設方法。 - 【請求項３】 命令バスとデータバスが分離しているＣ
ＰＵをもつ装置において、オプションＲＡＭにＶＲＡＭ
を使用し、該ＶＲＡＭのシリアルポートとＲＡＭポート
を前記命令バスに接続するか前記データバスに接続する
かを任意に設定できる手段を有することを特徴とするメ
モリ増設方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4032143A JPH05233519A (ja) | 1992-02-19 | 1992-02-19 | メモリ増設方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4032143A JPH05233519A (ja) | 1992-02-19 | 1992-02-19 | メモリ増設方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05233519A true JPH05233519A (ja) | 1993-09-10 |
Family
ID=12350676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4032143A Pending JPH05233519A (ja) | 1992-02-19 | 1992-02-19 | メモリ増設方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05233519A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001067271A1 (fr) * | 2000-03-10 | 2001-09-13 | Hitachi, Ltd. | Dispositif de traitement d'informations |
| JP2022028579A (ja) * | 2020-08-03 | 2022-02-16 | 勝憲 横山 | 命令取得、解読、実行と論理アドレスとバスネットの回路が有る記憶装置 |
-
1992
- 1992-02-19 JP JP4032143A patent/JPH05233519A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001067271A1 (fr) * | 2000-03-10 | 2001-09-13 | Hitachi, Ltd. | Dispositif de traitement d'informations |
| JP2022028579A (ja) * | 2020-08-03 | 2022-02-16 | 勝憲 横山 | 命令取得、解読、実行と論理アドレスとバスネットの回路が有る記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4799199A (en) | Bus master having burst transfer mode | |
| US5280589A (en) | Memory access control system for use with a relatively small size data processing system | |
| JPH05233519A (ja) | メモリ増設方法 | |
| JPH0343804A (ja) | シーケンス制御装置 | |
| JPH06259369A (ja) | 情報処理装置 | |
| JP3105104B2 (ja) | 電子制御ユニットのモニタ装置 | |
| JPS645341B2 (ja) | ||
| JP3105103B2 (ja) | 電子制御ユニットの調整装置 | |
| JPH04314095A (ja) | データ処理システム | |
| JPS61128347A (ja) | メモリアドレス設定方式 | |
| JPH09305562A (ja) | データ転送装置 | |
| JPH0535593B2 (ja) | ||
| JPH0535592B2 (ja) | ||
| JPS6397146U (ja) | ||
| JPH0855057A (ja) | 拡張メモリ回路およびメモリ拡張方法 | |
| JPH04177452A (ja) | 情報処理装置 | |
| JPH01111234A (ja) | パリティチェック方式 | |
| JPS62180585A (ja) | チツプセレクト回路 | |
| JPH01200450A (ja) | メモリ拡張回路 | |
| JPH0512102A (ja) | メモリ制御装置 | |
| JPS62123551A (ja) | 記憶装置 | |
| JPH0370812B2 (ja) | ||
| JPS61221949A (ja) | メモリアクセス装置 | |
| JPH11110285A (ja) | コンピュータ装置および外部メモリ増設方法 | |
| JPH01241643A (ja) | インタフェース装置 |