JPS62123551A - 記憶装置 - Google Patents
記憶装置Info
- Publication number
- JPS62123551A JPS62123551A JP26548085A JP26548085A JPS62123551A JP S62123551 A JPS62123551 A JP S62123551A JP 26548085 A JP26548085 A JP 26548085A JP 26548085 A JP26548085 A JP 26548085A JP S62123551 A JPS62123551 A JP S62123551A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- signal
- processor
- bit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈発明の技術分野〉
本発明は記憶装置、特に複数のプロセッサから共通して
アクセスされる2ボートタイプの記憶装置に関する。
アクセスされる2ボートタイプの記憶装置に関する。
〈発明の概要〉
この発明は、処理ビット数の異なる複数のプロセッサか
らメモリー上の同一データにアクセス可能としたメモリ
ーシステムにおいて、各プロセッサ中の最大処理ビット
数を基準とし、該ビット数分の処理を終えるまで処理中
のプロセッサがメモリーへのアクセス権を保持可能とす
ることにより、メモリーに対するデータの読み書き時に
おける処理ミスを防止せんとしたものである。
らメモリー上の同一データにアクセス可能としたメモリ
ーシステムにおいて、各プロセッサ中の最大処理ビット
数を基準とし、該ビット数分の処理を終えるまで処理中
のプロセッサがメモリーへのアクセス権を保持可能とす
ることにより、メモリーに対するデータの読み書き時に
おける処理ミスを防止せんとしたものである。
〈発明の背景〉
電子計算機あるいは各種マイクロプロセッサ応用機器に
おいて、複数組のプロセッサを用い、各プロセッサ間で
互いにメモリー上のデータを共有することにより、機器
全体の性能と信頼性の向上を図ることが多い。例えば、
主プロセツサに加えて入出力処理専用に別のプロセッサ
を用いれば、主プロセツサは常時データ処理に専念でき
るし、主プロセツサそれ自体を複数にすれば、異なる仕
事を同時に実行することができる。
おいて、複数組のプロセッサを用い、各プロセッサ間で
互いにメモリー上のデータを共有することにより、機器
全体の性能と信頼性の向上を図ることが多い。例えば、
主プロセツサに加えて入出力処理専用に別のプロセッサ
を用いれば、主プロセツサは常時データ処理に専念でき
るし、主プロセツサそれ自体を複数にすれば、異なる仕
事を同時に実行することができる。
更に上記した複数のプロセッサから共有メモリーを能率
良くアクセスできる様、2ボートメモリーシステムが提
供されている。かかるシステムは、データバスおよびア
ドレスバスに接続可能な2組の独立した入出力ボートを
備え、2組のプロセッサからのバス要求信号の印加と連
繋してメモリーにアクセスできるボートを択一的に選択
可能とすることにより、16ビフトCPUと8ビツトC
PUの如(互いにバス幅の異なるプロセッサ間のバス切
り換えを効率よく行える様にしている。
良くアクセスできる様、2ボートメモリーシステムが提
供されている。かかるシステムは、データバスおよびア
ドレスバスに接続可能な2組の独立した入出力ボートを
備え、2組のプロセッサからのバス要求信号の印加と連
繋してメモリーにアクセスできるボートを択一的に選択
可能とすることにより、16ビフトCPUと8ビツトC
PUの如(互いにバス幅の異なるプロセッサ間のバス切
り換えを効率よく行える様にしている。
ところで上記した従来のバスシステムにあっては、2m
のプロセッサから同時または非常に接近してバス要求が
あった場合、一方のプロセッサが1回のバスサイクルを
終了すると直ちに、他方のプロセッサがバスを獲得して
メモリーのアクセスを行う。しかしながら、主プロセツ
サが16ビツトCPUで、補助プロセッサが8ビツトC
PUの様な異なるビット幅の組み合わせであって、メモ
リー上のデータ幅が主プロセツサの16ビツトに設定さ
れている場合、16ビツトCPUが1度でデータを読み
書き出来るのに対し、8ビツトCPUにより1回のバス
サイクルでメモリー上のデータにアクセスできるのはそ
のデータの半分に過ぎず、その結果、例えば8ビツトC
PU側がライト中に16ビツトCPUが同一のデータに
対しリードの要求を行った場合、1バイト分だけしか更
新されていない間違ったデータを16ビツトCPU側で
誤って読み出してしまう問題があった。
のプロセッサから同時または非常に接近してバス要求が
あった場合、一方のプロセッサが1回のバスサイクルを
終了すると直ちに、他方のプロセッサがバスを獲得して
メモリーのアクセスを行う。しかしながら、主プロセツ
サが16ビツトCPUで、補助プロセッサが8ビツトC
PUの様な異なるビット幅の組み合わせであって、メモ
リー上のデータ幅が主プロセツサの16ビツトに設定さ
れている場合、16ビツトCPUが1度でデータを読み
書き出来るのに対し、8ビツトCPUにより1回のバス
サイクルでメモリー上のデータにアクセスできるのはそ
のデータの半分に過ぎず、その結果、例えば8ビツトC
PU側がライト中に16ビツトCPUが同一のデータに
対しリードの要求を行った場合、1バイト分だけしか更
新されていない間違ったデータを16ビツトCPU側で
誤って読み出してしまう問題があった。
〈発明の目的〉
本発明は上記問題に鑑みてなされたものであって、使用
する複数のプロセッサ中の最大処理ビット数を基準とし
、該ビット数分の処理を終えるまで現在処理中のプロセ
ッサがメモリーに対するアクセス権を保持可能とするこ
とにより、処理ビット数の異なる複数のプロセッサが同
時にメモリー上の同一データにアクセスした場合であっ
ても、データを誤って記入したり読み出したりする様な
誤動作を未然に防止せんことを目的とする。
する複数のプロセッサ中の最大処理ビット数を基準とし
、該ビット数分の処理を終えるまで現在処理中のプロセ
ッサがメモリーに対するアクセス権を保持可能とするこ
とにより、処理ビット数の異なる複数のプロセッサが同
時にメモリー上の同一データにアクセスした場合であっ
ても、データを誤って記入したり読み出したりする様な
誤動作を未然に防止せんことを目的とする。
〈発明の構成および効果〉
本発明にかかる記憶装置は、複数のプロセッサから共通
にアクセスされる記憶手段と、該記憶手段にアクセスす
る各プロセッサ間の優先順位を決定する手段と、各プロ
セッサと記憶手段間のバスライン中に介装されて前記決
定手段が規定する優先順位に基づいて記憶手段にアクセ
ス可能なプロセッサを択一的に切り換えるバス切換手段
と、現在記憶手段にアクセス中のプロセッサが各プロセ
ッサ中の最大処理ビット数分のデータを処理し終えるま
で前記優先順位を保持する手段とから構成される。
にアクセスされる記憶手段と、該記憶手段にアクセスす
る各プロセッサ間の優先順位を決定する手段と、各プロ
セッサと記憶手段間のバスライン中に介装されて前記決
定手段が規定する優先順位に基づいて記憶手段にアクセ
ス可能なプロセッサを択一的に切り換えるバス切換手段
と、現在記憶手段にアクセス中のプロセッサが各プロセ
ッサ中の最大処理ビット数分のデータを処理し終えるま
で前記優先順位を保持する手段とから構成される。
上記構成によれば、処理ビット数の異なる複数のプロセ
ッサから略同時に同一データに対してアクセスした場合
でも、データの誤読等のトラブルが未然に防止でき、安
定したデータ処理が行えるなどの効果を有する。
ッサから略同時に同一データに対してアクセスした場合
でも、データの誤読等のトラブルが未然に防止でき、安
定したデータ処理が行えるなどの効果を有する。
〈実施例の説明〉
以下図面に示す実施例に基づき、本発明を具体的に説明
する。
する。
なお実施例は、68000系の16ビツトCPUを主プ
ロセツサとし、Z80系の8ビツトCPUを補助プロセ
ッサとして用い、メモリー上に設定されたスタックエリ
アを介して、8ビツトCPU側から16ビツトCPU側
へのデータ受は渡しを行う2ボートメモリーシステムを
含むマイクロプロセッサ応用機器に本発明を実施した一
例を示すがこれに限定されることなく、3以上のプロセ
ッサを使用して、メモリー上の任意のデータにアクセス
する各種システムにも略同様に実施出来ることは勿論で
ある。
ロセツサとし、Z80系の8ビツトCPUを補助プロセ
ッサとして用い、メモリー上に設定されたスタックエリ
アを介して、8ビツトCPU側から16ビツトCPU側
へのデータ受は渡しを行う2ボートメモリーシステムを
含むマイクロプロセッサ応用機器に本発明を実施した一
例を示すがこれに限定されることなく、3以上のプロセ
ッサを使用して、メモリー上の任意のデータにアクセス
する各種システムにも略同様に実施出来ることは勿論で
ある。
本発明を実施する機器は、第2図に示す如く、マイクロ
プロセッサを使用した演算制御装置21を中心として、
RAM等の記憶手段から成る主記憶装置22と、ハード
ディスクドライブ等の補助記憶装置23と、各種制御を
行う端末装置−に対するインターフェース回路を備えた
入出力装置24とを、データバス、アドレスバスおよび
制御バス25を介して互いに接続したものであって、補
助記憶装置23に予め記憶しておいたプログラムおよび
データを主記憶装置22に送り、演算制御装置21にお
いて下記で詳述する如く順次データ処理を行うことによ
り、端末装置26で所定の制御を可能とする。
プロセッサを使用した演算制御装置21を中心として、
RAM等の記憶手段から成る主記憶装置22と、ハード
ディスクドライブ等の補助記憶装置23と、各種制御を
行う端末装置−に対するインターフェース回路を備えた
入出力装置24とを、データバス、アドレスバスおよび
制御バス25を介して互いに接続したものであって、補
助記憶装置23に予め記憶しておいたプログラムおよび
データを主記憶装置22に送り、演算制御装置21にお
いて下記で詳述する如く順次データ処理を行うことによ
り、端末装置26で所定の制御を可能とする。
演算制御装置21は、第1図に示す如く、16ビツトC
PU31を主プロセツサとし、8ピツ)CPU32を補
助プロセッサとして使用したデュアルプロセッサ構成で
あって、両プロセッサ3L32のデータライン33.3
4およびアドレスライン35.36は個別に主記憶装置
22の第1及び第2ポー)Pi、P2に接続される。
PU31を主プロセツサとし、8ピツ)CPU32を補
助プロセッサとして使用したデュアルプロセッサ構成で
あって、両プロセッサ3L32のデータライン33.3
4およびアドレスライン35.36は個別に主記憶装置
22の第1及び第2ポー)Pi、P2に接続される。
主記憶装置22は、半導体記憶素子をマトリックス状に
配設した記憶部41と、該記憶部41に対してアクセス
可能なボートを、第1ポートP1または第2ボートP2
側に切り換えるバス制御部42とから構成される。
配設した記憶部41と、該記憶部41に対してアクセス
可能なボートを、第1ポートP1または第2ボートP2
側に切り換えるバス制御部42とから構成される。
記憶部41は、第3図に示す様に2バイトを1ワードデ
ータ50とし、下位バイトを奇数番地に、上位バイ1−
を偶数番地に各々設定している。一方、バス制御部42
は、両プロセッサ31゜32からのバス要求信号BRI
、BR2の入力と連繋してバス切換信号BCを出力する
バス選択部43と、バス切換信号BCの指令に対応して
、アクセス1徊なボートをPl又はP2に択一的に切り
換えるバス切換部44とから構成される。
ータ50とし、下位バイトを奇数番地に、上位バイ1−
を偶数番地に各々設定している。一方、バス制御部42
は、両プロセッサ31゜32からのバス要求信号BRI
、BR2の入力と連繋してバス切換信号BCを出力する
バス選択部43と、バス切換信号BCの指令に対応して
、アクセス1徊なボートをPl又はP2に択一的に切り
換えるバス切換部44とから構成される。
本発明は上記構成のバス制御部42において、8ビツト
側のプロセッサ32におけるアドレスライン36中、最
下位ビットライン36aとバス選択部43とを接続して
最下位ビット信号へ〇をバス選択部43に入力すること
により、該プロセッサ32が記憶部41に対しアクセス
権を得た場合におけるアドレスA2の偶数を判別可能と
するとともに、バス選択部43から出力されるバス切換
信号BCの変更を、かかる最下位ビット信号A0を用い
た偶奇判別動作と連繋させたことを特徴とする。すなわ
ち、8ビツトCP U’32が記憶部41上のスタック
エリアに16ビソトデータを書き込む場合、ポインタで
規定されるアドレス値を1づつ増やしながら上位バイト
、下位バイトの順に2回に分けて記憶部41に対するア
クセスがなされ、更に上位バイトのアドレスは偶数番地
であり下位バイトのアドレスは奇数番地であることから
、アドレスライン36の最下位ビット信号A。が“0”
の間は16ビツトデータの半分しか書き換えていないと
判断される。そこでその様な条件の場合は、ハス切換信
号BCを変更せずにその状態を保持してバス切り換えを
禁止し、最下位ビット信号A0が“1”となって全デー
タを書き換えたことを確認してから、バス切換信号BC
を変えてバスを切り換え可能とするのである。
側のプロセッサ32におけるアドレスライン36中、最
下位ビットライン36aとバス選択部43とを接続して
最下位ビット信号へ〇をバス選択部43に入力すること
により、該プロセッサ32が記憶部41に対しアクセス
権を得た場合におけるアドレスA2の偶数を判別可能と
するとともに、バス選択部43から出力されるバス切換
信号BCの変更を、かかる最下位ビット信号A0を用い
た偶奇判別動作と連繋させたことを特徴とする。すなわ
ち、8ビツトCP U’32が記憶部41上のスタック
エリアに16ビソトデータを書き込む場合、ポインタで
規定されるアドレス値を1づつ増やしながら上位バイト
、下位バイトの順に2回に分けて記憶部41に対するア
クセスがなされ、更に上位バイトのアドレスは偶数番地
であり下位バイトのアドレスは奇数番地であることから
、アドレスライン36の最下位ビット信号A。が“0”
の間は16ビツトデータの半分しか書き換えていないと
判断される。そこでその様な条件の場合は、ハス切換信
号BCを変更せずにその状態を保持してバス切り換えを
禁止し、最下位ビット信号A0が“1”となって全デー
タを書き換えたことを確認してから、バス切換信号BC
を変えてバスを切り換え可能とするのである。
次に上記したバス制御部における制御手順を、第4図に
示す波形図に従って、更に具体的に説明する。
示す波形図に従って、更に具体的に説明する。
8ピツ)CPU32からバス選択部43に対しバス要求
信号BR2が入力される(時刻1+)のと僅かに遅れて
16ビソトCPU31からもバス要求信号BRIが入力
される(時刻Lx)と、バス選択部43は8ビツトCP
U32側を16ビソ)CPU31側より優先順位を上に
設定するとともに、バス切換部44にバス切換信号BC
を送って第2ボートP2をオープンする。
信号BR2が入力される(時刻1+)のと僅かに遅れて
16ビソトCPU31からもバス要求信号BRIが入力
される(時刻Lx)と、バス選択部43は8ビツトCP
U32側を16ビソ)CPU31側より優先順位を上に
設定するとともに、バス切換部44にバス切換信号BC
を送って第2ボートP2をオープンする。
すると8ビツトCPU32側に記憶部41に対するアク
セス1徊が渡され、諜亥プロセッサ32からのアドレス
ライン36及びデータライン34が記憶部41に接続さ
れて、プロセッサ32から出力されるアドレスA2で特
定されるメモリー、上の偶数番地に、2バイトデータの
上位バイト分のデータD2が書き込まれる。かかる上位
バイトの書き込みサイクルにあっては、バス選択部に入
力される最下位ビット信号A0は“0”状態を続け、従
ってこのサイクルを終了しても8ビツトCPU32側の
優先順位をそのまま維持することにより、下位バイト側
の書き込みサイクルを引き続き行わせる。
セス1徊が渡され、諜亥プロセッサ32からのアドレス
ライン36及びデータライン34が記憶部41に接続さ
れて、プロセッサ32から出力されるアドレスA2で特
定されるメモリー、上の偶数番地に、2バイトデータの
上位バイト分のデータD2が書き込まれる。かかる上位
バイトの書き込みサイクルにあっては、バス選択部に入
力される最下位ビット信号A0は“0”状態を続け、従
ってこのサイクルを終了しても8ビツトCPU32側の
優先順位をそのまま維持することにより、下位バイト側
の書き込みサイクルを引き続き行わせる。
しかしこの下位パイ1〜書き込みサイクルでは、バス選
択部43に入力される最下位ビット信号Aoは“1”状
態に変化するので、該書き込みサイクルの終了と同時に
バス切換信号BCが第1ボートPI側に切り替わり、1
6ビソトCPU31側に記憶部41に対するアクセス権
が移る。かかる状態で、上記の如くして8ビツトCPU
32により書き込まれた同一の16ビソトデータDI、
D2に対して16ビツトCPU31側が読み出しのアク
セスを行っても、正しく書き換えられた2バイトデータ
が読み出されるのである。
択部43に入力される最下位ビット信号Aoは“1”状
態に変化するので、該書き込みサイクルの終了と同時に
バス切換信号BCが第1ボートPI側に切り替わり、1
6ビソトCPU31側に記憶部41に対するアクセス権
が移る。かかる状態で、上記の如くして8ビツトCPU
32により書き込まれた同一の16ビソトデータDI、
D2に対して16ビツトCPU31側が読み出しのアク
セスを行っても、正しく書き換えられた2バイトデータ
が読み出されるのである。
なお記憶部にアクセスするプロセッサのビット幅が16
ビツトと32ビツトのものにあっても、16ビツトCP
U側のアドレスライン中の下位2ビット分をバス制御用
の信号として用いると共に、#Bpuが記憶部にアクセ
ス中は、前記バス制御信号“11”状態を終えて4バイ
ト分のデータを書き換えるまでアクセス権を維持するこ
とにより、上記と略同様に実施できる。
ビツトと32ビツトのものにあっても、16ビツトCP
U側のアドレスライン中の下位2ビット分をバス制御用
の信号として用いると共に、#Bpuが記憶部にアクセ
ス中は、前記バス制御信号“11”状態を終えて4バイ
ト分のデータを書き換えるまでアクセス権を維持するこ
とにより、上記と略同様に実施できる。
第1図は本発明にかかる記憶装置の一例を示すブロック
図、第2図は実施状態の概略を示す全体のブロック図、
第3図はメモリー上でのアクセスの手順を示す説明図、
第4図は第3図に示すアクセス時の波形図である。 21・・・・演算制御装置
図、第2図は実施状態の概略を示す全体のブロック図、
第3図はメモリー上でのアクセスの手順を示す説明図、
第4図は第3図に示すアクセス時の波形図である。 21・・・・演算制御装置
Claims (1)
- (1)複数のプロセッサから共通にアクセスされる記憶
手段と、 該記憶手段にアクセスする各プロセッサ間の優先順位を
決定する手段と、 各プロセッサと記憶手段間のバスライン中に介装され、
前記決定手段が規定する優先順位に基づいて、記憶手段
にアクセス可能なプロセッサを択一的に切り換えるバス
切換手段と、 現在記憶手段に対しアクセス中のプロセッサが各プロセ
ッサ中の最大処理ビット数分のデータを処理し終えるま
で、前記優先順位を保持する手段とを備えた記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26548085A JPS62123551A (ja) | 1985-11-25 | 1985-11-25 | 記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26548085A JPS62123551A (ja) | 1985-11-25 | 1985-11-25 | 記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62123551A true JPS62123551A (ja) | 1987-06-04 |
Family
ID=17417758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26548085A Pending JPS62123551A (ja) | 1985-11-25 | 1985-11-25 | 記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62123551A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109627998A (zh) * | 2017-10-05 | 2019-04-16 | 高级航空技术有限责任公司 | 胶膜及用于验证胶连接的布置结构和方法 |
-
1985
- 1985-11-25 JP JP26548085A patent/JPS62123551A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109627998A (zh) * | 2017-10-05 | 2019-04-16 | 高级航空技术有限责任公司 | 胶膜及用于验证胶连接的布置结构和方法 |
CN109627998B (zh) * | 2017-10-05 | 2022-05-24 | 高级航空技术有限责任公司 | 胶膜及用于验证胶连接的布置结构和方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4163280A (en) | Address management system | |
US20020029316A1 (en) | Reconfigurable memory with selectable error correction storage | |
US4400772A (en) | Method and apparatus for direct memory access in a data processing system | |
JPS61182160A (ja) | デ−タ処理装置 | |
US5127096A (en) | Information processor operative both in direct mapping and in bank mapping, and the method of switching the mapping schemes | |
US5394536A (en) | Stable memory circuit using dual ported VRAM with shift registers in a multiple memory bank setup for high speed data-transfer | |
JP3380827B2 (ja) | エミュレータ装置 | |
JPS62123551A (ja) | 記憶装置 | |
US5446873A (en) | Memory checker | |
JPH06274462A (ja) | 共有メモリの非同期書込み方式 | |
EP0382234B1 (en) | Microprocessor having improved functional redundancy monitor mode arrangement | |
JP2587468B2 (ja) | ロツクデータ設定装置 | |
JP2954988B2 (ja) | 情報処理装置 | |
JPS63298515A (ja) | 半導体メモリカ−トリツジの制御装置 | |
JPH01287741A (ja) | レジスタ・アクセス方式 | |
JPH0215353A (ja) | 特定アドレス時異常設定方式 | |
JPH0315217B2 (ja) | ||
JPS61193245A (ja) | 記憶制御方式 | |
JPS61138344A (ja) | デバツグ方式 | |
JPH0226252B2 (ja) | ||
JPS6238746B2 (ja) | ||
JPS63317857A (ja) | メモリアクセス回路 | |
JPH06175929A (ja) | 二重化主記憶装置 | |
JPS6125265A (ja) | デ−タ処理装置 | |
JPH02199562A (ja) | 二重化メモリコピー方式 |