JP3105104B2 - 電子制御ユニットのモニタ装置 - Google Patents
電子制御ユニットのモニタ装置Info
- Publication number
- JP3105104B2 JP3105104B2 JP05073140A JP7314093A JP3105104B2 JP 3105104 B2 JP3105104 B2 JP 3105104B2 JP 05073140 A JP05073140 A JP 05073140A JP 7314093 A JP7314093 A JP 7314093A JP 3105104 B2 JP3105104 B2 JP 3105104B2
- Authority
- JP
- Japan
- Prior art keywords
- monitor
- dual port
- ram
- storage capacity
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電子制御ユニットのメ
モリ部の記憶内容をモニタするモニタ装置に関するもの
である。
モリ部の記憶内容をモニタするモニタ装置に関するもの
である。
【０００２】
【従来の技術】一般に、自動車や家電製品等に用いられ
る電子制御ユニット（ＥＣＵ）は、ＣＰＵとメモリ部と
してのＲＯＭ及びＲＡＭとを有している。このＥＣＵの
開発時には、ＲＯＭ内容（制御データ等）を書き換えた
り、ＲＡＭ内容（一時的に使用する制御変数等）をモニ
タしたりすることが必要である。特に、自動車のエンジ
ン制御やＡＢＳ制御等に用いられるＥＣＵの場合、自動
車の挙動と制御プログラムとの相関関係をリアルタイム
にモニタし、検討を加える必要があり、モニタ装置が使
用されている。
る電子制御ユニット（ＥＣＵ）は、ＣＰＵとメモリ部と
してのＲＯＭ及びＲＡＭとを有している。このＥＣＵの
開発時には、ＲＯＭ内容（制御データ等）を書き換えた
り、ＲＡＭ内容（一時的に使用する制御変数等）をモニ
タしたりすることが必要である。特に、自動車のエンジ
ン制御やＡＢＳ制御等に用いられるＥＣＵの場合、自動
車の挙動と制御プログラムとの相関関係をリアルタイム
にモニタし、検討を加える必要があり、モニタ装置が使
用されている。
【０００３】ところで、従来、上記ＥＣＵとモニタ装置
との間の通信方式としては、転送速度とＥＣＵの回路変
更が少なくて済むこととからＥＣＵ内のＣＰＵのシステ
ムバス（アドレスバス、データバス及びコントロールバ
ス）を利用した、パラレル通信方式が主流である。ま
た、モニタ装置においては、通常、二方向からアクセス
が可能なデュアルポートＲＡＭ（ＤＰＲＡＭ）を設け、
ＥＣＵから該ＤＰＲＡＭにデータを書き込み、モニタ装
置側でその書き込まれたデータを読み込み、この値をモ
ニタデータとするハードラッチ方式又はバススチール方
式と呼ばれるモニタ方式が用いられている。
との間の通信方式としては、転送速度とＥＣＵの回路変
更が少なくて済むこととからＥＣＵ内のＣＰＵのシステ
ムバス（アドレスバス、データバス及びコントロールバ
ス）を利用した、パラレル通信方式が主流である。ま
た、モニタ装置においては、通常、二方向からアクセス
が可能なデュアルポートＲＡＭ（ＤＰＲＡＭ）を設け、
ＥＣＵから該ＤＰＲＡＭにデータを書き込み、モニタ装
置側でその書き込まれたデータを読み込み、この値をモ
ニタデータとするハードラッチ方式又はバススチール方
式と呼ばれるモニタ方式が用いられている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来のハードラッチ方式のモニタ装置では、ＥＣＵ内のＲ
ＡＭ内容を全てモニタするためにＥＣＵ内のＲＡＭの記
憶容量と同じ容量のＤＰＲＡＭを設ける必要がある。最
近のＥＣＵはＲＡＭの記憶容量が大規模化しており、モ
ニタ装置内に同容量のＤＰＲＡＭを設けることが回路的
に、物理的にも困難な場合がある。この場合、ＥＣＵの
ＲＡＭの記憶容量に対し、少ない記憶容量のＤＰＲＡＭ
を設けることしかできず、モニタ範囲が狭くなるという
問題があった。
来のハードラッチ方式のモニタ装置では、ＥＣＵ内のＲ
ＡＭ内容を全てモニタするためにＥＣＵ内のＲＡＭの記
憶容量と同じ容量のＤＰＲＡＭを設ける必要がある。最
近のＥＣＵはＲＡＭの記憶容量が大規模化しており、モ
ニタ装置内に同容量のＤＰＲＡＭを設けることが回路的
に、物理的にも困難な場合がある。この場合、ＥＣＵの
ＲＡＭの記憶容量に対し、少ない記憶容量のＤＰＲＡＭ
を設けることしかできず、モニタ範囲が狭くなるという
問題があった。
【０００５】本発明はかかる点に鑑みてなされたもので
あり、その目的とするところは、ＥＣＵのＲＡＭの記憶
容量に対し、少ない記憶容量のＤＰＲＡＭによって広範
囲のＲＡＭ内容をモニタし得るモニタ装置を提供せんと
するものである。
あり、その目的とするところは、ＥＣＵのＲＡＭの記憶
容量に対し、少ない記憶容量のＤＰＲＡＭによって広範
囲のＲＡＭ内容をモニタし得るモニタ装置を提供せんと
するものである。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明は、電子制御ユニットのメモリ
部の記憶内容をモニタするモニタ装置において、二方向
からアクセスが可能な複数のデュアルポートＲＡＭと、
該各デュアルポートＲＡＭの先頭アドレスに対し、それ
ぞれ上記電子制御ユニットのメモリ部の先頭アドレスを
基準に所定のオフセットを付けるオフセット付与手段と
を備え、上記複数のデュアルポートＲＡＭの合計の記憶
容量を、上記電子制御ユニットのメモリ部の記憶容量よ
りも小さくする構成とする。
め、請求項１記載の発明は、電子制御ユニットのメモリ
部の記憶内容をモニタするモニタ装置において、二方向
からアクセスが可能な複数のデュアルポートＲＡＭと、
該各デュアルポートＲＡＭの先頭アドレスに対し、それ
ぞれ上記電子制御ユニットのメモリ部の先頭アドレスを
基準に所定のオフセットを付けるオフセット付与手段と
を備え、上記複数のデュアルポートＲＡＭの合計の記憶
容量を、上記電子制御ユニットのメモリ部の記憶容量よ
りも小さくする構成とする。
【０００７】請求項２記載の発明は、請求項１記載の発
明に従属し、上記デュアルポートＲＡＭを二つ設ける場
合において、上記オフセット付与手段が、上記二つのデ
ュアルポートＲＡＭの先頭アドレスにオフセットを付け
る際のオフセット量を具体的に示すものである。すなわ
ち、全チャンネルのモニタアドレスが上記二つのデュア
ルポートＲＡＭの合計の記憶容量の範囲内にある場合、
一方のデュアルポートＲＡＭの先頭アドレスのオフセッ
ト量に最も小さいモニタアドレス値を、他方のデュアル
ポートＲＡＭの先頭アドレスのオフセット量に最も小さ
いモニタアドレス値と上記一方のデュアルポートＲＡＭ
の記憶容量との加算値をそれぞれ設定する。一方、全チ
ャンネルのモニタアドレスが上記二つのデュアルポート
ＲＡＭの合計の記憶容量の範囲内にない場合、全チャン
ネルのモニタアドレスを二つのグループに分け、その第
１のグループで最も小さいモニタアドレス値を一方のデ
ュアルポートＲＡＭの先頭アドレスのオフセット量に設
定し、第２のグレープで最も小さいモニタアドレス値、
及び上記第１のグループで最も小さいモニタアドレス値
と上記一方のデュアルポートＲＡＭの記憶容量との加算
値のいずれか大きい方を他方のデュアルポートＲＡＭの
先頭アドレスのオフセット量に設定する。
明に従属し、上記デュアルポートＲＡＭを二つ設ける場
合において、上記オフセット付与手段が、上記二つのデ
ュアルポートＲＡＭの先頭アドレスにオフセットを付け
る際のオフセット量を具体的に示すものである。すなわ
ち、全チャンネルのモニタアドレスが上記二つのデュア
ルポートＲＡＭの合計の記憶容量の範囲内にある場合、
一方のデュアルポートＲＡＭの先頭アドレスのオフセッ
ト量に最も小さいモニタアドレス値を、他方のデュアル
ポートＲＡＭの先頭アドレスのオフセット量に最も小さ
いモニタアドレス値と上記一方のデュアルポートＲＡＭ
の記憶容量との加算値をそれぞれ設定する。一方、全チ
ャンネルのモニタアドレスが上記二つのデュアルポート
ＲＡＭの合計の記憶容量の範囲内にない場合、全チャン
ネルのモニタアドレスを二つのグループに分け、その第
１のグループで最も小さいモニタアドレス値を一方のデ
ュアルポートＲＡＭの先頭アドレスのオフセット量に設
定し、第２のグレープで最も小さいモニタアドレス値、
及び上記第１のグループで最も小さいモニタアドレス値
と上記一方のデュアルポートＲＡＭの記憶容量との加算
値のいずれか大きい方を他方のデュアルポートＲＡＭの
先頭アドレスのオフセット量に設定する。
【０００８】
【作用】上記の構成により、請求項１記載の発明では、
モニタ装置で電子制御ユニットのメモリ部の記憶内容を
モニタするときには、予めオフセット付与手段により複
数のデュアルポートＲＡＭの先頭アドレスに対し、それ
ぞれ電子制御ユニットのメモリ部の先頭アドレスを基準
に所定のオフセットを付けることにより、複数のデュア
ルポートＲＡＭ全体でもって、電子制御ユニットのメモ
リ部の記憶容量つまりアドレスのうち、要求される全部
又は大部分のアドレスがモニタされることになる。
モニタ装置で電子制御ユニットのメモリ部の記憶内容を
モニタするときには、予めオフセット付与手段により複
数のデュアルポートＲＡＭの先頭アドレスに対し、それ
ぞれ電子制御ユニットのメモリ部の先頭アドレスを基準
に所定のオフセットを付けることにより、複数のデュア
ルポートＲＡＭ全体でもって、電子制御ユニットのメモ
リ部の記憶容量つまりアドレスのうち、要求される全部
又は大部分のアドレスがモニタされることになる。
【０００９】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。
する。
【００１０】図１は本発明の一実施例に係わるモニタ装
置を示し、このモニタ装置２は、電子制御ユニット（以
下、ＥＣＵという）１のメモリ部（後述するＲＡＭ１
３）の記憶内容をモニタするものである。
置を示し、このモニタ装置２は、電子制御ユニット（以
下、ＥＣＵという）１のメモリ部（後述するＲＡＭ１
３）の記憶内容をモニタするものである。
【００１１】上記ＥＣＵ１には、ＣＰＵ１１と、メモリ
部としてのＲＯＭ（リードオンリーメモリ）１２及びＲ
ＡＭ（ランダムアクセスメモリ）１３と、接続コネクタ
１４とが内臓されている。上記ＣＰＵ１１は拡張バスモ
ードに設定されており、そのアドレスバス１５、データ
バス１６及びコントロールバス１７は共にＲＯＭ１２、
ＲＡＭ１３及び接続コネクタ１４にそれぞれ接続されて
いる。上記ＲＯＭ１２にはＥＣＵ１の制御プログラム、
制御データ及びＲＡＭモニタプログラムが格納されてい
る。上記ＲＡＭ１３は、ＣＰＵ１１が制御を行う上で一
時的に使用する制御変数を格納するとともに、演算用ワ
ークエリアとして用いられる。
部としてのＲＯＭ（リードオンリーメモリ）１２及びＲ
ＡＭ（ランダムアクセスメモリ）１３と、接続コネクタ
１４とが内臓されている。上記ＣＰＵ１１は拡張バスモ
ードに設定されており、そのアドレスバス１５、データ
バス１６及びコントロールバス１７は共にＲＯＭ１２、
ＲＡＭ１３及び接続コネクタ１４にそれぞれ接続されて
いる。上記ＲＯＭ１２にはＥＣＵ１の制御プログラム、
制御データ及びＲＡＭモニタプログラムが格納されてい
る。上記ＲＡＭ１３は、ＣＰＵ１１が制御を行う上で一
時的に使用する制御変数を格納するとともに、演算用ワ
ークエリアとして用いられる。
【００１２】また、上記接続コネクタ１４は、モニタ装
置２側とケーブル１８を介して接続するためのものであ
り、該接続コネクタ１４には、ＣＰＵ１１からのアドレ
スバス１５、データバス１６及びコントロールバス１７
がそれぞれ接続されている。
置２側とケーブル１８を介して接続するためのものであ
り、該接続コネクタ１４には、ＣＰＵ１１からのアドレ
スバス１５、データバス１６及びコントロールバス１７
がそれぞれ接続されている。
【００１３】一方、上記モニタ装置２は、制御指令部２
１とＲＡＭモニタ制御部２２とＲＡＭモニタ収集部２３
とＲＡＭモニタ表示部２４とバスタイプ検出兼制御部２
５とバス切換部２６とデータエラー検出部２７と接続コ
ネクタ２８とデコード部２９とを備えている。上記接続
コネクタ２８は、ＥＣＵ１側とケーブル１８を介して接
続するためのものである。該コネクタ２８に接続された
三種類のシステムバスのうち、アドレスバス３１の一端
はバス切換部２６を介してＲＡＭモニタ収集部２３及び
デコード部２９に、データバス３２の一端はバス切換部
２６を介してＲＡＭモニタ収集部２３にそれぞれ接続さ
れており、コントロールバス３３はデコード部２９に接
続されている。
１とＲＡＭモニタ制御部２２とＲＡＭモニタ収集部２３
とＲＡＭモニタ表示部２４とバスタイプ検出兼制御部２
５とバス切換部２６とデータエラー検出部２７と接続コ
ネクタ２８とデコード部２９とを備えている。上記接続
コネクタ２８は、ＥＣＵ１側とケーブル１８を介して接
続するためのものである。該コネクタ２８に接続された
三種類のシステムバスのうち、アドレスバス３１の一端
はバス切換部２６を介してＲＡＭモニタ収集部２３及び
デコード部２９に、データバス３２の一端はバス切換部
２６を介してＲＡＭモニタ収集部２３にそれぞれ接続さ
れており、コントロールバス３３はデコード部２９に接
続されている。
【００１４】上記制御指令部２１は、ユーザ等の要求
（操作を含む）を受け、ＲＡＭモニタ制御部２２に対
し、制御指令を出力する。上記ＲＡＭモニタ制御部２２
は、制御指令部２１の指令を受け、ＲＡＭモニタ収集部
２３、ＲＡＭモニタ表示部２４及びデコード部２９の制
御を行う。
（操作を含む）を受け、ＲＡＭモニタ制御部２２に対
し、制御指令を出力する。上記ＲＡＭモニタ制御部２２
は、制御指令部２１の指令を受け、ＲＡＭモニタ収集部
２３、ＲＡＭモニタ表示部２４及びデコード部２９の制
御を行う。
【００１５】上記ＲＡＭモニタ収集部２３は、二つのデ
ュアルポートＲＡＭ（以下、ＤＰＲＡＭという）４１，
４２により構成されている。該ＤＰＲＡＭ４１，４２は
二方向からアクセスが可能なＲＡＭであり、ＥＣＵ１は
ＥＣＵ１内のＲＡＭ１３と同じ内容を該ＤＰＲＡＭ４
１，４２に書き込む。一方、上記ＲＡＭモニタ制御部２
２は、ＤＰＲＡＭ４１，４２の内容を読み込むことによ
りモニタデータとし、上記ＲＡＭモニタ表示部２４は、
該ＲＡＭモニタ制御部２２から送られたモニタデータを
リアルタイムに画面に表示する。
ュアルポートＲＡＭ（以下、ＤＰＲＡＭという）４１，
４２により構成されている。該ＤＰＲＡＭ４１，４２は
二方向からアクセスが可能なＲＡＭであり、ＥＣＵ１は
ＥＣＵ１内のＲＡＭ１３と同じ内容を該ＤＰＲＡＭ４
１，４２に書き込む。一方、上記ＲＡＭモニタ制御部２
２は、ＤＰＲＡＭ４１，４２の内容を読み込むことによ
りモニタデータとし、上記ＲＡＭモニタ表示部２４は、
該ＲＡＭモニタ制御部２２から送られたモニタデータを
リアルタイムに画面に表示する。
【００１６】ここで、上記ＤＰＲＡＭ４１，４２の記憶
容量とＥＣＵ１内のＲＡＭ１３の記憶容量とを比較する
に、例えば図２に示すように、ＲＡＭ１３の記憶容量が
８ｋビットであるのに対し、各ＤＰＲＡＭ４１，４２の
記憶容量はそれぞれ２ｋビットに過ぎず、この両ＤＰＲ
ＡＭ４１，４２の合計の記憶容量は、ＲＡＭ１３の記憶
容量よりも小さく（半分の４ｋビット）なっている。そ
して、この両ＤＰＲＡＭ４１，４２でＲＡＭ１３の記憶
内容を広範囲に亘って書き込むために、各ＤＰＲＡＭ４
１，４２の先頭アドレスに対し、それぞれＥＣＵ１内の
ＲＡＭ１３の先頭アドレス（Ａ０００ｈ）を基準に所定
のオフセットΔ1 ，Δ2 が付けられるようになってお
り、このオフセットΔ1 ，Δ2 を付ける機能は、ＲＡＭ
モニタ制御部２２からデコード部２９を通してＤＰＲＡ
Ｍ４１，４２に送出されるオフセット指令に基づいて発
揮される。よって、上記ＲＡＭモニタ制御部２２は、オ
フセットΔ1 ，Δ2 を付けるオフセット付与手段として
の機能をも兼備している。
容量とＥＣＵ１内のＲＡＭ１３の記憶容量とを比較する
に、例えば図２に示すように、ＲＡＭ１３の記憶容量が
８ｋビットであるのに対し、各ＤＰＲＡＭ４１，４２の
記憶容量はそれぞれ２ｋビットに過ぎず、この両ＤＰＲ
ＡＭ４１，４２の合計の記憶容量は、ＲＡＭ１３の記憶
容量よりも小さく（半分の４ｋビット）なっている。そ
して、この両ＤＰＲＡＭ４１，４２でＲＡＭ１３の記憶
内容を広範囲に亘って書き込むために、各ＤＰＲＡＭ４
１，４２の先頭アドレスに対し、それぞれＥＣＵ１内の
ＲＡＭ１３の先頭アドレス（Ａ０００ｈ）を基準に所定
のオフセットΔ1 ，Δ2 が付けられるようになってお
り、このオフセットΔ1 ，Δ2 を付ける機能は、ＲＡＭ
モニタ制御部２２からデコード部２９を通してＤＰＲＡ
Ｍ４１，４２に送出されるオフセット指令に基づいて発
揮される。よって、上記ＲＡＭモニタ制御部２２は、オ
フセットΔ1 ，Δ2 を付けるオフセット付与手段として
の機能をも兼備している。
【００１７】上記両ＤＰＲＡＭ４１，４２の先頭アドレ
スのオフセット量Δ1 ，Δ2 は、以下のように設定され
る。
スのオフセット量Δ1 ，Δ2 は、以下のように設定され
る。
【００１８】すなわち、ユーザから要求される全チャン
ネルのモニタアドレスが上記両ＤＰＲＡＭ４１，４２の
合計の記憶容量の範囲内にある場合、第１のＤＰＲＡＭ
４１の先頭アドレスのオフセット量Δ1 に最も小さいモ
ニタアドレス値を設定し、第２のＤＰＲＡＭ４２の先頭
アドレスのオフセット量Δ2 に最も小さいモニタアドレ
ス値と上記第１のＤＰＲＡＭの記憶容量との加算値を設
定する。つまり、第１のＤＰＲＡＭ４１の最終アドレス
と第２のＤＰＲＡＭ４２の先頭アドレスとがＲＡＭ１３
のアドレスに対応して連続するように設定する。
ネルのモニタアドレスが上記両ＤＰＲＡＭ４１，４２の
合計の記憶容量の範囲内にある場合、第１のＤＰＲＡＭ
４１の先頭アドレスのオフセット量Δ1 に最も小さいモ
ニタアドレス値を設定し、第２のＤＰＲＡＭ４２の先頭
アドレスのオフセット量Δ2 に最も小さいモニタアドレ
ス値と上記第１のＤＰＲＡＭの記憶容量との加算値を設
定する。つまり、第１のＤＰＲＡＭ４１の最終アドレス
と第２のＤＰＲＡＭ４２の先頭アドレスとがＲＡＭ１３
のアドレスに対応して連続するように設定する。
【００１９】一方、全チャンネルのモニタアドレスが上
記両ＤＰＲＡＭ４１，４２の合計の記憶容量の範囲内に
ない場合、ユーザから要求される全チャンネルのモニタ
アドレスを二つのグループに分け、その第１のグループ
で最も小さいモニタアドレス値を第１のＤＰＲＡＭ４１
の先頭アドレスのオフセット量Δ1 に設定し、第２のグ
ループで最も小さいモニタアドレス値、及び上記第１の
グループで最も小さいモニタアドレス値と上記第１のＤ
ＰＲＡＭ４１の記憶容量との加算値のいずれか大きい方
を第２のＤＰＲＡＭ４２の先頭アドレスのオフセット量
Δ2 に設定する。
記両ＤＰＲＡＭ４１，４２の合計の記憶容量の範囲内に
ない場合、ユーザから要求される全チャンネルのモニタ
アドレスを二つのグループに分け、その第１のグループ
で最も小さいモニタアドレス値を第１のＤＰＲＡＭ４１
の先頭アドレスのオフセット量Δ1 に設定し、第２のグ
ループで最も小さいモニタアドレス値、及び上記第１の
グループで最も小さいモニタアドレス値と上記第１のＤ
ＰＲＡＭ４１の記憶容量との加算値のいずれか大きい方
を第２のＤＰＲＡＭ４２の先頭アドレスのオフセット量
Δ2 に設定する。
【００２０】さらに、上記バスタイプ検出兼制御部２５
は、ＥＣＵ１側のバスタイプがマルチプレクスであるか
ノンマルチプレクスであるかを自動的に検出し、バス切
換部２６に対し制御信号を送る。該バス切換部２６は、
バスタイプ検出兼制御部２５からの制御信号に基づい
て、マルチプレクスバスの場合アドレスとデータとの混
合バスをアドレスとデータとに分離する機能を有する。
上記データエラー検出部２７は、ＥＣＵ１からのＲＡＭ
モニタ収集部２３（ＤＰＲＡＭ４１，４２）に対する書
込信号とＲＡＭモニタ制御部２２からのＲＡＭモニタ収
集部２３に対する読込信号とのタイミングをチェック
し、データエラーの発生を検出する。検出結果はエラー
信号として、ＲＡＭモニタ制御部２２へ送られる。
は、ＥＣＵ１側のバスタイプがマルチプレクスであるか
ノンマルチプレクスであるかを自動的に検出し、バス切
換部２６に対し制御信号を送る。該バス切換部２６は、
バスタイプ検出兼制御部２５からの制御信号に基づい
て、マルチプレクスバスの場合アドレスとデータとの混
合バスをアドレスとデータとに分離する機能を有する。
上記データエラー検出部２７は、ＥＣＵ１からのＲＡＭ
モニタ収集部２３（ＤＰＲＡＭ４１，４２）に対する書
込信号とＲＡＭモニタ制御部２２からのＲＡＭモニタ収
集部２３に対する読込信号とのタイミングをチェック
し、データエラーの発生を検出する。検出結果はエラー
信号として、ＲＡＭモニタ制御部２２へ送られる。
【００２１】次に、上記モニタ装置２の作動について説
明するに、ユーザからのモニタ要求があると、制御指令
部２１は、モニタ情報（モニタチャンネル数、アドレ
ス、属性（バイト又はワード））を指定し、ＲＡＭモニ
タ制御部２２に送出する。
明するに、ユーザからのモニタ要求があると、制御指令
部２１は、モニタ情報（モニタチャンネル数、アドレ
ス、属性（バイト又はワード））を指定し、ＲＡＭモニ
タ制御部２２に送出する。
【００２２】ＲＡＭモニタ制御部２２は、上記モニタ情
報に基づいて、先ず始めに、デコード部２９にオフセッ
ト指令を送り、ＲＡＭモニタ収集部２３の二つのＤＰＲ
ＡＭ４１，４２の先頭アドレスに対し、それぞれＥＣＵ
１内のＲＡＭ１３の先頭アドレス（Ａ０００ｈ）を基準
に所定のオフセットΔ1 ，Δ2 を付ける。その後、上記
両ＤＰＲＡＭ４１，４２に対し、ＥＣＵ１側からＥＣＵ
１内のＲＡＭ１３と同じ内容（一時的に使用する制御変
数等）を書き込む。
報に基づいて、先ず始めに、デコード部２９にオフセッ
ト指令を送り、ＲＡＭモニタ収集部２３の二つのＤＰＲ
ＡＭ４１，４２の先頭アドレスに対し、それぞれＥＣＵ
１内のＲＡＭ１３の先頭アドレス（Ａ０００ｈ）を基準
に所定のオフセットΔ1 ，Δ2 を付ける。その後、上記
両ＤＰＲＡＭ４１，４２に対し、ＥＣＵ１側からＥＣＵ
１内のＲＡＭ１３と同じ内容（一時的に使用する制御変
数等）を書き込む。
【００２３】この場合、上記両ＤＰＲＡＭ４１，４２の
合計の記憶容量（アドレス数）は、ＥＣＵ１内のＲＡＭ
１３の記憶容量よりも小さいが、各ＤＰＲＡＭ４１，４
２の先頭アドレスに対し、それぞれＥＣＵ１内のＲＡＭ
１３の先頭アドレスを基準に所定のオフセットΔ1 ，Δ
2 が付けられる。つまり、ユーザから要求される全チャ
ンネルのモニタアドレスが上記両ＤＰＲＡＭ４１，４２
の合計の記憶容量の範囲内にあるとき、第１のＤＰＲＡ
Ｍ４１の先頭アドレスのオフセット量Δ1 は最も小さい
モニタアドレス値に設定され、第２のＤＰＲＡＭ４２の
先頭アドレスのオフセット量Δ2 は最も小さいモニタア
ドレス値と上記第１のＤＰＲＡＭ４１の記憶容量との加
算値に設定されるため、要求される全チャンネルのモニ
タアドレスを両ＤＰＲＡＭ４１，４２のいずれかに確保
することができ、要求されるＲＡＭ１３の内容を全て書
き込むことができる。また、全チャンネルのモニタアド
レスが上記両ＤＰＲＡＭ４１，４２の合計の記憶容量の
範囲内にない場合でも、ユーザから要求される全チャン
ネルのモニタアドレスを二つのグループに分け、その第
１のグループで最も小さいモニタアドレス値が第１のＤ
ＰＲＡＭ４１の先頭アドレスのオフセット量Δ1 に設定
され、第２のグレープで最も小さいモニタアドレス値、
及び上記第１のグループで最も小さいモニタアドレス値
と上記第１のＤＰＲＡＭ４１の記憶容量との加算値のい
ずれか大きい方が第２のＤＰＲＡＭ４２の先頭アドレス
のオフセット量Δ2 に設定されるため、要求される全チ
ャンネルのモニタアドレスの大部分を両ＤＰＲＡＭ４
１，４２のいずれかに確保することができ、要求される
大部分のＲＡＭ１３内容を書き込むことができる。
合計の記憶容量（アドレス数）は、ＥＣＵ１内のＲＡＭ
１３の記憶容量よりも小さいが、各ＤＰＲＡＭ４１，４
２の先頭アドレスに対し、それぞれＥＣＵ１内のＲＡＭ
１３の先頭アドレスを基準に所定のオフセットΔ1 ，Δ
2 が付けられる。つまり、ユーザから要求される全チャ
ンネルのモニタアドレスが上記両ＤＰＲＡＭ４１，４２
の合計の記憶容量の範囲内にあるとき、第１のＤＰＲＡ
Ｍ４１の先頭アドレスのオフセット量Δ1 は最も小さい
モニタアドレス値に設定され、第２のＤＰＲＡＭ４２の
先頭アドレスのオフセット量Δ2 は最も小さいモニタア
ドレス値と上記第１のＤＰＲＡＭ４１の記憶容量との加
算値に設定されるため、要求される全チャンネルのモニ
タアドレスを両ＤＰＲＡＭ４１，４２のいずれかに確保
することができ、要求されるＲＡＭ１３の内容を全て書
き込むことができる。また、全チャンネルのモニタアド
レスが上記両ＤＰＲＡＭ４１，４２の合計の記憶容量の
範囲内にない場合でも、ユーザから要求される全チャン
ネルのモニタアドレスを二つのグループに分け、その第
１のグループで最も小さいモニタアドレス値が第１のＤ
ＰＲＡＭ４１の先頭アドレスのオフセット量Δ1 に設定
され、第２のグレープで最も小さいモニタアドレス値、
及び上記第１のグループで最も小さいモニタアドレス値
と上記第１のＤＰＲＡＭ４１の記憶容量との加算値のい
ずれか大きい方が第２のＤＰＲＡＭ４２の先頭アドレス
のオフセット量Δ2 に設定されるため、要求される全チ
ャンネルのモニタアドレスの大部分を両ＤＰＲＡＭ４
１，４２のいずれかに確保することができ、要求される
大部分のＲＡＭ１３内容を書き込むことができる。
【００２４】また一方、ＲＡＭモニタ制御部２２は、モ
ニタデータの表示に先立ち、表示データの情報（チャン
ネル数、属性等）をＲＡＭモニタ表示部２４へ送る。続
いて、ＲＡＭモニタ収集部２３（ＤＰＲＡＭ４１，４
２）のモニタデータを読み込み、ＲＡＭモニタ表示部２
４へそのデータを送る。ＲＡＭモニタ表示部２４では表
示データの情報に基づき所定のフォーマットでリアルタ
イムにデータを画面に表示する。この際、上述の如く少
なくとも要求される大部分のＲＡＭ１３内容がＤＰＲＡ
Ｍ４１，４２に書き込まれていることから、要求通りの
モニタデータを画面表示することができる。
ニタデータの表示に先立ち、表示データの情報（チャン
ネル数、属性等）をＲＡＭモニタ表示部２４へ送る。続
いて、ＲＡＭモニタ収集部２３（ＤＰＲＡＭ４１，４
２）のモニタデータを読み込み、ＲＡＭモニタ表示部２
４へそのデータを送る。ＲＡＭモニタ表示部２４では表
示データの情報に基づき所定のフォーマットでリアルタ
イムにデータを画面に表示する。この際、上述の如く少
なくとも要求される大部分のＲＡＭ１３内容がＤＰＲＡ
Ｍ４１，４２に書き込まれていることから、要求通りの
モニタデータを画面表示することができる。
【００２５】
【発明の効果】以上の如く、本発明における電子制御ユ
ニットのモニタ装置によれば、複数のデュアルポートＲ
ＡＭの先頭アドレスに対し、それぞれ電子制御ユニット
のメモリ部の先頭アドレスを基準に所定のオフセットを
付けることにより、電子制御ユニットのメモリ部の記憶
容量よりも少ない記憶容量の複数のデュアルポートＲＡ
Ｍ全体でもって、電子制御ユニットのメモリ部の記憶容
量のうち、要求される全部又は大部分をモニタすること
ができ、広範囲のモニタを効果的に行うことができる。
ニットのモニタ装置によれば、複数のデュアルポートＲ
ＡＭの先頭アドレスに対し、それぞれ電子制御ユニット
のメモリ部の先頭アドレスを基準に所定のオフセットを
付けることにより、電子制御ユニットのメモリ部の記憶
容量よりも少ない記憶容量の複数のデュアルポートＲＡ
Ｍ全体でもって、電子制御ユニットのメモリ部の記憶容
量のうち、要求される全部又は大部分をモニタすること
ができ、広範囲のモニタを効果的に行うことができる。
【図１】本発明の実施例に係わるモニタ装置及び電子制
御ユニットのブロック構成図である。
御ユニットのブロック構成図である。
【図２】ＣＰＵメモリマッピングとＤＰＲＡＭの先頭ア
ドレスのオフセット量との関係を示す図である。
ドレスのオフセット量との関係を示す図である。
１ 電子制御ユニット（ＥＣＵ） ２ モニタ装置 １３ ＲＡＭ（メモリ部） ２２ ＲＡＭモニタ制御部（オフセット付与手段） ４１，４２ デュアルポートＲＡＭ（ＤＰＲＡＭ）
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 11/28 G06F 11/22 G06F 11/30 G06F 11/32 G06F 11/34
Claims (2)
- 【請求項１】 電子制御ユニットのメモリ部の記憶内容
をモニタするモニタ装置であって、 二方向からアクセスが可能な複数のデュアルポートＲＡ
Ｍと、 該各デュアルポートＲＡＭの先頭アドレスに対し、それ
ぞれ上記電子制御ユニットのメモリ部の先頭アドレスを
基準に所定のオフセットを付けるオフセット付与手段と
を備えており、 上記複数のデュアルポートＲＡＭの合計の記憶容量は、
上記電子制御ユニットのメモリ部の記憶容量よりも小さ
くなっていることを特徴とする電子制御ユニットのモニ
タ装置。 - 【請求項２】 上記デュアルポートＲＡＭは二つ設けら
れており、 上記オフセット付与手段は、上記二つのデュアルポート
ＲＡＭの先頭アドレスにオフセットを付けるに当たり、 全チャンネルのモニタアドレスが上記二つのデュアルポ
ートＲＡＭの合計の記憶容量の範囲内にある場合、一方
のデュアルポートＲＡＭの先頭アドレスのオフセット量
に最も小さいモニタアドレス値を、他方のデュアルポー
トＲＡＭの先頭アドレスのオフセット量に最も小さいモ
ニタアドレス値と上記一方のデュアルポートＲＡＭの記
憶容量との加算値をそれぞれ設定し、 全チャンネルのモニタアドレスが上記二つのデュアルポ
ートＲＡＭの合計の記憶容量の範囲内にない場合、全チ
ャンネルのモニタアドレスを二つのグループに分け、そ
の第１のグループで最も小さいモニタアドレス値を一方
のデュアルポートＲＡＭの先頭アドレスのオフセット量
に設定し、第２のグレープで最も小さいモニタアドレス
値、又は上記第１のグループで最も小さいモニタアドレ
ス値と上記一方のデュアルポートＲＡＭの記憶容量との
加算値のいずれか大きい方を他方のデュアルポートＲＡ
Ｍの先頭アドレスのオフセット量に設定するようになっ
ている請求項１記載の電子制御ユニットのモニタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05073140A JP3105104B2 (ja) | 1993-03-31 | 1993-03-31 | 電子制御ユニットのモニタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05073140A JP3105104B2 (ja) | 1993-03-31 | 1993-03-31 | 電子制御ユニットのモニタ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06290073A JPH06290073A (ja) | 1994-10-18 |
| JP3105104B2 true JP3105104B2 (ja) | 2000-10-30 |
Family
ID=13509607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05073140A Expired - Fee Related JP3105104B2 (ja) | 1993-03-31 | 1993-03-31 | 電子制御ユニットのモニタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3105104B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008310702A (ja) | 2007-06-15 | 2008-12-25 | Nec Electronics Corp | モニタ装置及びモニタ方法 |
-
1993
- 1993-03-31 JP JP05073140A patent/JP3105104B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06290073A (ja) | 1994-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5359717A (en) | Microprocessor arranged to access a non-multiplexed interface or a multiplexed peripheral interface | |
| US20010007122A1 (en) | Multi-port memory device with multiple modes of operation and improved expansion characteristics | |
| JP3202700B2 (ja) | 信号処理装置 | |
| JP3105104B2 (ja) | 電子制御ユニットのモニタ装置 | |
| US7080191B2 (en) | Method and system for accessing memory devices | |
| US6789174B2 (en) | Memory access device allowing simultaneous access | |
| US6917991B2 (en) | Method of and system for efficiently tracking memory access by direct memory access controller | |
| JP3105103B2 (ja) | 電子制御ユニットの調整装置 | |
| JP3202696B2 (ja) | 信号処理装置 | |
| JP3105105B2 (ja) | 電子制御ユニットのモニタ装置 | |
| JP3129102B2 (ja) | データバスモニタ装置 | |
| KR940011048B1 (ko) | 확장용 메모리를 위한 어드레싱장치 및 방법 | |
| JPH06289965A (ja) | 電子制御ユニットの回路構造 | |
| JP2808983B2 (ja) | メモリ診断方法 | |
| JPH0435956Y2 (ja) | ||
| JPS6035694B2 (ja) | 主記憶保護方式 | |
| JP3371978B2 (ja) | 情報処理装置 | |
| KR0150057B1 (ko) | 메모리장치 엑세스 및 유효기억영역 설정방법 | |
| JP3110222B2 (ja) | マイクロコンピュータ | |
| JP3012402B2 (ja) | 情報処理システム | |
| JP3098414B2 (ja) | ロードモジュール格納方法 | |
| JPH06282455A (ja) | 電子制御ユニットと調整装置との間の通信方法 | |
| JPH04245346A (ja) | マイクロコンピュータシステム | |
| JPH05233519A (ja) | メモリ増設方法 | |
| JPH03182956A (ja) | バッファメモリ共用方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000808 |
|
| LAPS | Cancellation because of no payment of annual fees |