JPH0522614A - 画像通信装置 - Google Patents
画像通信装置Info
- Publication number
- JPH0522614A JPH0522614A JP3173718A JP17371891A JPH0522614A JP H0522614 A JPH0522614 A JP H0522614A JP 3173718 A JP3173718 A JP 3173718A JP 17371891 A JP17371891 A JP 17371891A JP H0522614 A JPH0522614 A JP H0522614A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- serial
- parallel
- semiconductor integrated
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Facsimiles In General (AREA)
- Facsimile Transmission Control (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【目的】 装置を複雑かつ高コスト化することなく、フ
ァクシミリ装置などに秘匿装置の接続を可能にする画像
通信装置を提供する。 【構成】 変復調回路と、Ｐ／Ｓ変換回路と、ＨＤＬＣ
制御回路と、パラレル・データＩ／Ｆを半導体集積回路
装置として集積形成するとともに、上記変復調回路と上
記Ｐ／Ｓ変換回路の各シリアル入出力を互いに切り離し
た状態でそれぞれに上記半導体集積回路装置の外部端子
へ導出させる。 【効果】 半導体集積回路装置内のＰ／Ｓ変換回路とＨ
ＤＬＣ制御回路を秘匿装置の接続に利用できるようにな
る。これにより、上記目的が達成される。
ァクシミリ装置などに秘匿装置の接続を可能にする画像
通信装置を提供する。 【構成】 変復調回路と、Ｐ／Ｓ変換回路と、ＨＤＬＣ
制御回路と、パラレル・データＩ／Ｆを半導体集積回路
装置として集積形成するとともに、上記変復調回路と上
記Ｐ／Ｓ変換回路の各シリアル入出力を互いに切り離し
た状態でそれぞれに上記半導体集積回路装置の外部端子
へ導出させる。 【効果】 半導体集積回路装置内のＰ／Ｓ変換回路とＨ
ＤＬＣ制御回路を秘匿装置の接続に利用できるようにな
る。これにより、上記目的が達成される。
Description
【０００１】
【産業上の利用分野】本発明は、ファクシミリ装置など
で使用されるモデムおよびその周辺回路が集積形成され
た半導体集積回路を備えた画像通信装置に関する。
で使用されるモデムおよびその周辺回路が集積形成され
た半導体集積回路を備えた画像通信装置に関する。
【０００２】
【従来の技術】従来のこの種の装置は、図２に示すよう
に、シリアルデータから回線信号への変調および回線信
号からシリアルデータへの復調を行なう変復調回路２１
と、上記変復調回路２１を介して送受信されるシリアル
データをパラレルデータに変換するＰ／Ｓ（パラレル／
シリアル）変換回路２２と、このＰ／Ｓ変換回路に入出
力されるパラレルデータに対してＨＤＬＣフレームによ
る信号処理を行なうＨＤＬＣ制御回路２３と、このＨＤ
ＬＣ制御回路２３を外部のバスライン８に接続するパラ
レル・データＩ／Ｆ（インターフェイス）２４とが半導
体集積回路装置２として集積形成され、この半導体集積
回路装置２を、ＮＣＵ（回線制御ユニット）１、ＣＰＵ
（中央制御装置）４、ＲＡＭ５、ＲＯＭ６、画像記録装
置７１および画像読取装置７２が接続される外部機器Ｉ
／Ｆ７とともに、共通のバスライン８に接続してファク
シミリ装置の主要部分を構成することが行なわれていた
（たとえば、特開昭５９−２２１１６７号公報を参
照）。
に、シリアルデータから回線信号への変調および回線信
号からシリアルデータへの復調を行なう変復調回路２１
と、上記変復調回路２１を介して送受信されるシリアル
データをパラレルデータに変換するＰ／Ｓ（パラレル／
シリアル）変換回路２２と、このＰ／Ｓ変換回路に入出
力されるパラレルデータに対してＨＤＬＣフレームによ
る信号処理を行なうＨＤＬＣ制御回路２３と、このＨＤ
ＬＣ制御回路２３を外部のバスライン８に接続するパラ
レル・データＩ／Ｆ（インターフェイス）２４とが半導
体集積回路装置２として集積形成され、この半導体集積
回路装置２を、ＮＣＵ（回線制御ユニット）１、ＣＰＵ
（中央制御装置）４、ＲＡＭ５、ＲＯＭ６、画像記録装
置７１および画像読取装置７２が接続される外部機器Ｉ
／Ｆ７とともに、共通のバスライン８に接続してファク
シミリ装置の主要部分を構成することが行なわれていた
（たとえば、特開昭５９−２２１１６７号公報を参
照）。
【０００３】さらに、図２に示したファクシミリ装置で
は、秘匿装置９１によって、回線Ｌから送信および受信
されるファクシミリ信号の暗号化および解読を行なえる
ようにしてある。この秘匿装置９１を接続するために、
上述した構成に加えて、シリアル入出力Ｉ／Ｆ９２、Ｐ
／Ｓ変換回路９３、ＨＤＬＣ制御回路９４が別途設けら
れている。
は、秘匿装置９１によって、回線Ｌから送信および受信
されるファクシミリ信号の暗号化および解読を行なえる
ようにしてある。この秘匿装置９１を接続するために、
上述した構成に加えて、シリアル入出力Ｉ／Ｆ９２、Ｐ
／Ｓ変換回路９３、ＨＤＬＣ制御回路９４が別途設けら
れている。
【０００４】
【発明が解決しようとする課題】しかし、かかる構成に
よれば、秘匿装置を接続するために回路数が多くなっ
て、装置が複雑かつ高コスト化するという問題があっ
た。
よれば、秘匿装置を接続するために回路数が多くなっ
て、装置が複雑かつ高コスト化するという問題があっ
た。
【０００５】上述の問題は以下の理由で生じる。すなわ
ち、秘匿装置９１は、暗号解読したシリアルデータが所
定のＨＤＬＣフレームとなるようにするために、単独で
使用することはできず、その使用に際してはＰ／Ｓ変換
回路９３とＨＤＬＣ制御回路９４が別途必要になる。こ
のため、秘匿装置９１が接続可能なファクシミリ装置
は、どうしても複雑かつ高コストにならざるを得なかっ
た。
ち、秘匿装置９１は、暗号解読したシリアルデータが所
定のＨＤＬＣフレームとなるようにするために、単独で
使用することはできず、その使用に際してはＰ／Ｓ変換
回路９３とＨＤＬＣ制御回路９４が別途必要になる。こ
のため、秘匿装置９１が接続可能なファクシミリ装置
は、どうしても複雑かつ高コストにならざるを得なかっ
た。
【０００６】本発明は、上述した課題に鑑みてなされた
もので、装置を複雑かつ高コスト化することなく、秘匿
装置の接続を可能にする画像通信装置を提供することを
目的とする。
もので、装置を複雑かつ高コスト化することなく、秘匿
装置の接続を可能にする画像通信装置を提供することを
目的とする。
【０００７】
【課題を解決するための手段】本発明は上述の課題を解
決するため、シリアルデータと回線信号との間の変調お
よび復調を行なう変復調回路と、上記変復調回路を介し
て送受信されるシリアルデータをパラレルデータに変換
するＰ／Ｓ変換回路と、このＰ／Ｓ変換回路に入出力さ
れるパラレルデータに対してＨＤＬＣフレームによる信
号処理を行なうＨＤＬＣ制御回路と、このＨＤＬＣ制御
回路を外部のバスラインに接続するパラレル・データＩ
／Ｆを半導体集積回路装置として集積形成するととも
に、上記変復調回路と上記Ｐ／Ｓ変換回路の各シリアル
入出力を互いに切り離した状態でそれぞれに上記半導体
集積回路装置の外部端子へ導出させる、という構成を備
えたものである。
決するため、シリアルデータと回線信号との間の変調お
よび復調を行なう変復調回路と、上記変復調回路を介し
て送受信されるシリアルデータをパラレルデータに変換
するＰ／Ｓ変換回路と、このＰ／Ｓ変換回路に入出力さ
れるパラレルデータに対してＨＤＬＣフレームによる信
号処理を行なうＨＤＬＣ制御回路と、このＨＤＬＣ制御
回路を外部のバスラインに接続するパラレル・データＩ
／Ｆを半導体集積回路装置として集積形成するととも
に、上記変復調回路と上記Ｐ／Ｓ変換回路の各シリアル
入出力を互いに切り離した状態でそれぞれに上記半導体
集積回路装置の外部端子へ導出させる、という構成を備
えたものである。
【０００８】
【作用】本発明は、上述の構成によって、半導体集積回
路装置内のＰ／Ｓ変換回路とＨＤＬＣ制御回路を秘匿装
置の接続に利用できるようになるため、装置を複雑かつ
高コスト化することなく、ファクシミリ装置などに秘匿
装置を接続することが可能となる。
路装置内のＰ／Ｓ変換回路とＨＤＬＣ制御回路を秘匿装
置の接続に利用できるようになるため、装置を複雑かつ
高コスト化することなく、ファクシミリ装置などに秘匿
装置を接続することが可能となる。
【０００９】
【実施例】以下、本発明の実施例を図を参照しながら説
明する。
明する。
【００１０】なお、図において、同一符号は同一または
相当部分を示すものとする。図１は本発明の一実施例に
よる半導体集積回路装置およびこの半導体集積回路装置
を用いたファクシミリ装置の概略構成を示すものであっ
て、１は回線Ｌに接続されるＮＣＵ（回線制御ユニッ
ト）、２はファクシミリ信号の伝送制御を行なうための
主要な回路が集積形成された半導体集積回路装置、３は
データの圧縮伸張回路、４はマイクロ回路化された汎用
制御装置いわゆるマイクロ・コンピュータを用いたＣＰ
Ｕ（中央制御装置）、５は画情報などの可変データを記
憶するＲＡＭ、６はシステム・プログラムなどの固定デ
ータを記憶したＲＯＭ、７は画像記録装置７１および画
像読取装置（スキャナー）７２が接続する外部機器Ｉ／
Ｆ、８は上述した各部を互いに連結するためバスライ
ン、９１は秘匿装置、９２は秘匿装置９１のシリアル入
出力Ｉ／Ｆである。
相当部分を示すものとする。図１は本発明の一実施例に
よる半導体集積回路装置およびこの半導体集積回路装置
を用いたファクシミリ装置の概略構成を示すものであっ
て、１は回線Ｌに接続されるＮＣＵ（回線制御ユニッ
ト）、２はファクシミリ信号の伝送制御を行なうための
主要な回路が集積形成された半導体集積回路装置、３は
データの圧縮伸張回路、４はマイクロ回路化された汎用
制御装置いわゆるマイクロ・コンピュータを用いたＣＰ
Ｕ（中央制御装置）、５は画情報などの可変データを記
憶するＲＡＭ、６はシステム・プログラムなどの固定デ
ータを記憶したＲＯＭ、７は画像記録装置７１および画
像読取装置（スキャナー）７２が接続する外部機器Ｉ／
Ｆ、８は上述した各部を互いに連結するためバスライ
ン、９１は秘匿装置、９２は秘匿装置９１のシリアル入
出力Ｉ／Ｆである。
【００１１】ここで、上記半導体集積回路装置２は、シ
リアルデータから回線信号への変調および回線信号から
シリアルデータへの復調を行なう変復調回路２１と、こ
の変復調回路２１を介して送受信されるシリアルデータ
をパラレルデータに変換するＰ／Ｓ変換回路２２と、こ
のＰ／Ｓ変換回路２２に入出力されるパラレルデータに
対してＨＤＬＣフレームによる信号処理を行なうＨＤＬ
Ｃ制御回路２３と、このＨＤＬＣ制御回路２３を外部の
バスライン８に接続するパラレル・データ・Ｉ／Ｆ（イ
ンターフェイス）２４が同一の半導体基板に集積形成さ
れている。これとともに、上記変復調回路２１と上記Ｐ
／Ｓ変換回路２２の各シリアル入出力が互いに切り離さ
れた状態で、それぞれに上記半導体集積回路装置２の外
部端子Ｐ１，Ｐ２へ導出されている。
リアルデータから回線信号への変調および回線信号から
シリアルデータへの復調を行なう変復調回路２１と、こ
の変復調回路２１を介して送受信されるシリアルデータ
をパラレルデータに変換するＰ／Ｓ変換回路２２と、こ
のＰ／Ｓ変換回路２２に入出力されるパラレルデータに
対してＨＤＬＣフレームによる信号処理を行なうＨＤＬ
Ｃ制御回路２３と、このＨＤＬＣ制御回路２３を外部の
バスライン８に接続するパラレル・データ・Ｉ／Ｆ（イ
ンターフェイス）２４が同一の半導体基板に集積形成さ
れている。これとともに、上記変復調回路２１と上記Ｐ
／Ｓ変換回路２２の各シリアル入出力が互いに切り離さ
れた状態で、それぞれに上記半導体集積回路装置２の外
部端子Ｐ１，Ｐ２へ導出されている。
【００１２】上記外部端子Ｐ１，Ｐ２は、シリアル入出
力Ｉ／Ｆ９２を介して秘匿装置９１に接続されるように
なっている。秘匿装置９１は、上記半導体集積回路装置
２内の変復調回路２１とＰ／Ｓ変換回路２２との間でや
り取りされるシリアルデータに対して秘匿処理を行な
う。秘匿装置９１を動作させない場合の上記外部端子Ｐ
１，Ｐ２の間は、秘匿装置９１を介して互いに直結（ス
ルー状態）されるようになっている。
力Ｉ／Ｆ９２を介して秘匿装置９１に接続されるように
なっている。秘匿装置９１は、上記半導体集積回路装置
２内の変復調回路２１とＰ／Ｓ変換回路２２との間でや
り取りされるシリアルデータに対して秘匿処理を行な
う。秘匿装置９１を動作させない場合の上記外部端子Ｐ
１，Ｐ２の間は、秘匿装置９１を介して互いに直結（ス
ルー状態）されるようになっている。
【００１３】以上のように構成された半導体集積回路装
置およびファクシミリ装置について、以下その動作を説
明する。
置およびファクシミリ装置について、以下その動作を説
明する。
【００１４】まず、秘匿装置９１が非動作状態にある場
合について説明する。この場合、半導体集積回路装置２
内の変復調回路２１とＰ／Ｓ変換回路２２は直接シリア
ルデータのやり取りを行なう。
合について説明する。この場合、半導体集積回路装置２
内の変復調回路２１とＰ／Ｓ変換回路２２は直接シリア
ルデータのやり取りを行なう。
【００１５】すなわち、受信時には、回線Ｌからの受信
画情報が半導体集積回路装置２内の回路２１，２２，２
３，２４によって受信処理された後、バスライン８を介
してデータ圧縮伸張回路３へ送られ、そこで元の画情報
に復元された後、画像記録装置７１で記録紙に印刷記録
される。
画情報が半導体集積回路装置２内の回路２１，２２，２
３，２４によって受信処理された後、バスライン８を介
してデータ圧縮伸張回路３へ送られ、そこで元の画情報
に復元された後、画像記録装置７１で記録紙に印刷記録
される。
【００１６】送信時には、画像読取装置７２からの読取
画情報がデータ圧縮伸張回路３で圧縮処理された後、半
導体集積回路装置２内の回路２４，２３，２２，２１に
よって送信処理されて回線Ｌへ送出される。
画情報がデータ圧縮伸張回路３で圧縮処理された後、半
導体集積回路装置２内の回路２４，２３，２２，２１に
よって送信処理されて回線Ｌへ送出される。
【００１７】次に、秘匿装置９１が動作状態にある場合
について説明する。この場合、半導体集積回路装置２内
の変復調回路２１とＰ／Ｓ変換回路２２は、外部端子Ｐ
１，Ｐ２を介して接続される秘匿装置９１を介して間接
的にデータのやり取りを行なう。
について説明する。この場合、半導体集積回路装置２内
の変復調回路２１とＰ／Ｓ変換回路２２は、外部端子Ｐ
１，Ｐ２を介して接続される秘匿装置９１を介して間接
的にデータのやり取りを行なう。
【００１８】すなわち、受信時には、半導体集積回路装
置２内の変復調回路２１によって受信信号から復調され
たシリアルデータが、外部端子Ｐ１を介して秘匿装置９
１に入力され、そこで暗号解読処理された後、外部端子
Ｐ２から半導体集積回路装置２内に戻される。半導体集
積回路装置２内に戻された解読データは、Ｐ／Ｓ変換回
路２２でパラレルデータに変換され、ＨＤＬＣ制御回路
２３でフレーム処理された後、パラレル・データＩ／Ｆ
２４から外部バスライン８を介してデータ圧縮伸張回路
３へ送られ、そこで記録のために伸張処理される。
置２内の変復調回路２１によって受信信号から復調され
たシリアルデータが、外部端子Ｐ１を介して秘匿装置９
１に入力され、そこで暗号解読処理された後、外部端子
Ｐ２から半導体集積回路装置２内に戻される。半導体集
積回路装置２内に戻された解読データは、Ｐ／Ｓ変換回
路２２でパラレルデータに変換され、ＨＤＬＣ制御回路
２３でフレーム処理された後、パラレル・データＩ／Ｆ
２４から外部バスライン８を介してデータ圧縮伸張回路
３へ送られ、そこで記録のために伸張処理される。
【００１９】送信時には、半導体集積回路装置２内のＰ
／Ｓ変換回路２２によってシリアルデータに変換された
ＨＤＬＣフレーム信号が、外部端子Ｐ２を介して秘匿装
置９１に入力され、そこで暗号化処理された後、外部端
子Ｐ１を介して半導体集積回路装置２内に戻される。半
導体集積回路装置２内に戻された信号は、変復調回路２
１によって回線信号に変調された後、回線Ｌへ送出され
る。
／Ｓ変換回路２２によってシリアルデータに変換された
ＨＤＬＣフレーム信号が、外部端子Ｐ２を介して秘匿装
置９１に入力され、そこで暗号化処理された後、外部端
子Ｐ１を介して半導体集積回路装置２内に戻される。半
導体集積回路装置２内に戻された信号は、変復調回路２
１によって回線信号に変調された後、回線Ｌへ送出され
る。
【００２０】以上のようにして、半導体集積回路装置２
内のＰ／Ｓ変換回路２２とＨＤＬＣ制御回路２３がファ
クシミリ信号の送受信処理と秘匿装置２の接続処理の両
方に利用される。これにより、装置を複雑かつ高コスト
化することなく、ファクシミリ装置などに秘匿装置を接
続して使用することができる。
内のＰ／Ｓ変換回路２２とＨＤＬＣ制御回路２３がファ
クシミリ信号の送受信処理と秘匿装置２の接続処理の両
方に利用される。これにより、装置を複雑かつ高コスト
化することなく、ファクシミリ装置などに秘匿装置を接
続して使用することができる。
【００２１】
【発明の効果】以上の説明から明らかなように、本発明
は、シリアルデータと回線信号との間の変調および復調
を行なう変復調回路と、上記変復調回路を介して送受信
されるシリアルデータをパラレルデータに変換するＰ／
Ｓ変換回路と、このＰ／Ｓ変換回路に入出力されるパラ
レルデータに対してＨＤＬＣフレームによる信号処理を
行なうＨＤＬＣ制御回路と、このＨＤＬＣ制御回路を外
部のバスラインに接続するパラレル・データＩ／Ｆを半
導体集積回路装置として集積形成するとともに、上記変
復調回路と上記Ｐ／Ｓ変換回路の各シリアル入出力を互
いに切り離した状態でそれぞれに上記半導体集積回路装
置の外部端子へ導出させることによって、半導体集積回
路装置内のＰ／Ｓ変換回路とＨＤＬＣ制御回路を秘匿装
置の接続にも利用できるようになるため、装置を複雑か
つ高コスト化することなく、ファクシミリ装置などに秘
匿装置を接続して使用することが可能になる、という効
果を有するものである。
は、シリアルデータと回線信号との間の変調および復調
を行なう変復調回路と、上記変復調回路を介して送受信
されるシリアルデータをパラレルデータに変換するＰ／
Ｓ変換回路と、このＰ／Ｓ変換回路に入出力されるパラ
レルデータに対してＨＤＬＣフレームによる信号処理を
行なうＨＤＬＣ制御回路と、このＨＤＬＣ制御回路を外
部のバスラインに接続するパラレル・データＩ／Ｆを半
導体集積回路装置として集積形成するとともに、上記変
復調回路と上記Ｐ／Ｓ変換回路の各シリアル入出力を互
いに切り離した状態でそれぞれに上記半導体集積回路装
置の外部端子へ導出させることによって、半導体集積回
路装置内のＰ／Ｓ変換回路とＨＤＬＣ制御回路を秘匿装
置の接続にも利用できるようになるため、装置を複雑か
つ高コスト化することなく、ファクシミリ装置などに秘
匿装置を接続して使用することが可能になる、という効
果を有するものである。
【図１】本発明の一実施例による半導体集積回路装置お
よびそれを用いたファクシミリ装置の概略構成図
よびそれを用いたファクシミリ装置の概略構成図
【図２】従来の半導体集積回路装置およびそれを用いた
ファクシミリ装置の概略構成図
ファクシミリ装置の概略構成図
Ｌ 回線
１ ＮＣＵ（回線制御ユニット）
２ 半導体集積回路装置
２１ 変復調回路
２２ Ｐ／Ｓ（パラレル／シリアル）変換回路
２３ ＨＤＬＣ制御回路
２４ パラレルデータＩ／Ｆ
Ｐ１，Ｐ２ 外部端子Ｐ１，Ｐ２
３ データ圧縮伸張回路
４ ＣＰＵ（中央制御装置）
５ ＲＡＭ
６ ＲＯＭ
７ 外部機器Ｉ／Ｆ（インターフェイス）
８ バスライン
９１ 秘匿装置
９２ シリアル入出力Ｉ／Ｆ
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所
Ｈ０４Ｌ 9/12
Ｈ０４Ｎ 1/00 １０７ Ｚ 4226−5Ｃ
1/32 Ｚ 2109−5Ｃ
Claims (2)
- 【請求項１】 シリアルデータから回線信号への変調お
よび回線信号からシリアルデータへの復調を行なう変復
調回路と、この変復調回路を介して送受信されるシリア
ルデータをパラレルデータに変換するパラレル／シリア
ル変換回路と、このパラレル／シリアル変換回路に入出
力されるパラレルデータに対してＨＤＬＣフレームによ
る信号処理を行なうＨＤＬＣ制御回路と、このＨＤＬＣ
制御回路を外部のバスラインに接続するパラレル・デー
タ・インターフェイスとが半導体集積回路装置として集
積形成されるとともに、上記変復調回路と上記パラレル
／シリアル変換回路の各シリアル入出力が互いに切り離
し可能な状態でそれぞれに上記半導体集積回路装置の外
部端子へ導出されていることを特徴とする画像通信装
置。 - 【請求項２】 パラレル／シリアル変換回路に入出力さ
れるパラレルデータに対してＨＤＬＣフレームによるフ
ァクシミリ伝送制御を行なうＨＤＬＣ制御回路と、この
ＨＤＬＣ制御回路を外部のバスラインに接続するパラレ
ル・データ・インターフェイスと、変復調回路とパラレ
ル／シリアル変換回路との間でやり取りされるシリアル
データに対して秘匿処理を行なう秘匿装置とを備えた請
求項１記載の画像通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3173718A JP2538141B2 (ja) | 1991-07-15 | 1991-07-15 | 画像通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3173718A JP2538141B2 (ja) | 1991-07-15 | 1991-07-15 | 画像通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0522614A true JPH0522614A (ja) | 1993-01-29 |
| JP2538141B2 JP2538141B2 (ja) | 1996-09-25 |
Family
ID=15965859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3173718A Expired - Fee Related JP2538141B2 (ja) | 1991-07-15 | 1991-07-15 | 画像通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2538141B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005022895A1 (ja) * | 2003-08-27 | 2005-03-10 | Sharp Kabushiki Kaisha | 画像処理装置 |
-
1991
- 1991-07-15 JP JP3173718A patent/JP2538141B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005022895A1 (ja) * | 2003-08-27 | 2005-03-10 | Sharp Kabushiki Kaisha | 画像処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2538141B2 (ja) | 1996-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2538141B2 (ja) | 画像通信装置 | |
| JP2865937B2 (ja) | カラー静止画伝送方法 | |
| JP3300375B2 (ja) | 暗号機能を有する送信装置 | |
| JPH099075A (ja) | 暗号化画像通信装置 | |
| JP2793916B2 (ja) | イメージデータ伝送方法およびその装置 | |
| JPH06253121A (ja) | 画像伝送システムの画像処理方法 | |
| JPH0638053A (ja) | 画像伝送装置及び画像処理装置 | |
| JPH03184477A (ja) | ファクシミリ装置 | |
| JPH0219058A (ja) | ファクシミリ装置 | |
| JP3526064B2 (ja) | ファクシミリ装置およびファクシミリ装置の秘匿通信方法 | |
| JP3005412B2 (ja) | ファクシミリ装置 | |
| JP2530161B2 (ja) | 通信システム装置 | |
| JP3121981B2 (ja) | 暗号通信のための端末装置 | |
| JPH0295084A (ja) | ファクシミリ装置の親展通信方式 | |
| JP3016686U (ja) | ファクシミリ装置及びファクシミリ通信システム | |
| JP2746288B2 (ja) | 通信装置 | |
| JPS63104579A (ja) | フアクシミリ装置 | |
| JPH0429469A (ja) | ファクシミリ装置 | |
| JPS6333067A (ja) | フアクシミリ伝送方式 | |
| JPH0516779B2 (ja) | ||
| JPS58104572A (ja) | フアクシミリ装置 | |
| JPH0394565A (ja) | ファクシミリ装置 | |
| JPH0514746A (ja) | フアクシミリ通信方式 | |
| JPH08149315A (ja) | 画像処理装置、画情報送信装置および画情報受信装置 | |
| JPH01181269A (ja) | 画像処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |