JPH05218189A - トレンチ単離方法 - Google Patents

トレンチ単離方法

Info

Publication number
JPH05218189A
JPH05218189A JP4284580A JP28458092A JPH05218189A JP H05218189 A JPH05218189 A JP H05218189A JP 4284580 A JP4284580 A JP 4284580A JP 28458092 A JP28458092 A JP 28458092A JP H05218189 A JPH05218189 A JP H05218189A
Authority
JP
Japan
Prior art keywords
layer
polysilicon
polysilicon layer
oxide
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4284580A
Other languages
English (en)
Other versions
JPH0779131B2 (ja
Inventor
Monte Manning
モンテ・マニング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JPH05218189A publication Critical patent/JPH05218189A/ja
Publication of JPH0779131B2 publication Critical patent/JPH0779131B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 半導体基板内に単離トレンチとメサ領域とを
形成し、メサ領域にＦＥＴを形成する方法を開示するこ
と。 【構成】 この方法はシリコン基板に第１酸化物層１０
４、第１非ドープポリシリコン層１０６及びエッチング
停止層を形成することを含む。次に基板のエッチングに
よって単離トレンチ１０８とメサ領域１１０とを画定す
る。第２酸化物層を形成して単離トレンチを満たし、引
き続いて第２酸化物層をエッチングして、メサ領域上の
第２層酸化物を除去して、第１ポリシリコン層を露出さ
せる。この方法はさらに露出第１ポリシリコン層上に導
電性にドープされた第２ポリシリコン層を形成し、この
後の工程において第１ポリシリコン層を第２ポリシリコ
ン層によってオートドープする。第１及び第２ポリシリ
コン層をパターン化及びエッチングして、メサ領域にＦ
ＥＴゲートを画定し、第１ポリシリコン層の下方の第１
酸化物層をゲート酸化物として利用する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はトレンチ単離技術を用い
る電界効果形トランジスタの改良単離方法に関する。
【０００２】
【従来の技術】金属酸化物半導体電界効果形トランジス
タ（ＭＯＳＦＥＴ）は通常のシリコン基板内に製造され
るが、これらは相互から電気的に単離されなければなら
ない。次に、これらを相互連絡して特定の回路形状を形
成することができる。
【０００３】ＭＯＳＦＥＴは「自己単離形」であると言
われる、すなわちそれらのソース基板とドレン基板のｐ
ｎ接合が逆バイアスに維持される限り、ドレン電流はソ
ースからの電流のみに依存してゲート下のチャンネルか
ら出る。しかし、ＭＯＳトランジスタの相互連絡に用い
られる金属ストリップは寄生ＭＯＳトランジスタのゲー
トを形成し、それらの下方の酸化物がゲート酸化物を形
成する。それ故、ＭＯＳＦＥＴを単離するために、電界
領域のチャンネルの形成を阻止することが必要である。
これを達成するための１方法は比較的厚いフィールド酸
化物層を用いることである。しかしデバイスの寸法は収
縮するので、このフィールド酸化物形成方法の性質はよ
り小さい単離デバイスの形成を阻害する。
【０００４】フィールド酸化に完全に依存するのではな
く「単離トレンチ」を用いると、隣接デバイスを単離し
ながらより高度の集積が可能になる。電子デバイス、典
型的にはＦＥＴは酸化物充填「トレンチ」によって分離
した「メサ」上に形成される。図１〜７は酸化物トレン
チ形成の典型的な先行技術工程とその結果得られる構造
体とを示す。
【０００５】図１に示すように、一般にパッド酸化物層
と呼ばれる第１酸化物層１０をシリコン基板１２の頂部
に形成する。次に、窒化物層１４をパッド酸化物層１０
上に加える。パッド酸化物層１０はシリコン基板１２と
窒化物層１４との間の応力移動を吸収する。窒化物層１
４は、以下で説明するように、引き続いての平面化エッ
チング中のエッチング停止体として作用する。窒化物層
１４上に酸化物層１６も加える。パッド酸化物層１０、
窒化物層１４及び酸化物層１６の目的と機能は以下でよ
り詳しく説明する。
【０００６】図２では、フォトレジスト（図示せず）を
加え、パターン化し、必要に応じてエッチング化学物質
を適当な順番でエッチング工程を実施して、単離トレン
チ１８とメサ領域２０を画定する。トレンチ１８は比較
的深い（１ミクロン以上）ので、結局はシリコン基板１
２の長時間のエッチングがメサ領域２０上のフォトレジ
スト（図示せず）を除去する。シリコン基板１２のエッ
チングに用いられる化学物質は酸化物に対して高度に選
択的であるので、酸化物層１６は窒化物層１４に対する
損傷を阻止するための第２エッチング停止体として作用
する。従って、酸化物層１６は任意であり、深いトレン
チをエッチングする場合にのみ典型的に用いられる。
【０００７】トレンチをエッチングした後に、酸化物層
１６を除去する。この時点において、トレンチの底部及
び側壁からエッチング損傷を除去するために、軽度の酸
化もしばしば行われる。
【０００８】次に図３に関しては、厚い単離酸化物層２
２を基板１２頂上に加える。単離酸化物層２２は少なく
とも窒化物層１４のレベルに単離トレンチ１８を満たす
ほど充分に厚い。単離酸化物層２２は平面化エッチング
技術と、エッチング停止体としての窒化物層１４とを用
いて単離酸化物層２２を続いてエッチングする（図
４）。次に窒化物層１４を除去して（図５）、メサ領域
２０頂上にパッド酸化物層１０のみを残す。平面化エッ
チング中は、残留酸化物の高さが基板１２の高さと少な
くとも同じ高さであることを保証しながら、下方の窒化
物層１４を露出させるために充分な単離層酸化物を除去
するように注意しなければならない。他方では、好まし
くない寄生トランジスタがトレンチの側壁に形成され
る。
【０００９】次に、しきい値電圧注入と孔（ｗｅｌｌ）
注入（ｉｍｐｌａｎｔｉｎｇ）をパッド酸化物層１０を
通して実施する。パッド酸化物層１０は典型的に窒化物
エッチングと次の注入中に損傷を受けるので、引き続い
てゲート酸化物として用いることができない。それ故、
これは除去する。パッド酸化物層１０を除去するために
実施するエッチングは、図６に示すように、単離酸化物
層２２の小部分をも除去する。ゲート酸化物層２６（図
７）とポリシリコン層とを加え、マスクを施し、エッチ
ングして、ＦＥＴゲート２８を形成する。最後に、ソー
ス及びドレインの領域２４を形成して、ＦＥＴの製造を
完成する。
【００１０】
【発明が解決しようとする課題】上記方法は、好ましい
成果を挙げながらも、多少効率が悪い。特に、パッド酸
化物層１０の除去と引き続いてゲート酸化物層２６の再
付加とが必要であることは不必要な反復を生ずる。
【００１１】
【課題を解決するための手段】本発明によると、トレン
チ単離技術を用いる電界効果形トランジスタの単離方法
は次の工程：基板上に第１酸化物層を形成する工程；第
１酸化物層上に第１厚さまでに第１ポリシリコン層を形
成する工程；基板をエッチングして、単離トレンチと、
第１ポリシリコン層からのポリシリコンを含むメサ領域
とを画定する工程；単離トレンチを満たすために充分で
ある厚さまで基板頂上に第２酸化物層を形成する工程；
第２酸化物層をエッチングして、メサ領域上の第２層酸
化物を除去する工程；メサ領域頂上のポリシリコン層を
露出させる工程；及び第１ポリシリコン層をパターン化
及びエッチングしてメサ領域にＦＥＴゲートを画定し、
第１ポリシリコン層の下方の第１酸化物層をゲート酸化
物として用いる工程を含む。
【００１２】
【実施例】以下では、本発明の１つ以上の好ましい実施
態様を添付図面を参照しながら説明する。
【００１３】さらに詳しくは、図８−１３は本発明によ
る半導体基板内に単離トレンチとメサ領域とを形成し、
メサ領域にＦＥＴを形成する１方法を説明する。シリコ
ン基板は図８−１３において一般に参照数字１０２によ
って表す。最初に図８では、基板１０２上に第１酸化物
層又はパッド酸化物層１０４、好ましくはＳｉＯ2を形
成する。パッド酸化物層１０４はこの後の処理工程によ
って生ずる応力を吸収する目的を有するが、結局は基板
１０２上に形成されるＦＥＴに対するゲート酸化物をも
形成する。それ故、パッド酸化物層１０４はゲート酸化
物としてのその使用に適した厚さ、好ましくは約７５〜
４００Åの厚さを有する。当技術分野の現況では約１５
０〜２００Åゲート酸化物厚さが最も好ましい。
【００１４】引き続いて、パッド酸化物層１０４上に薄
い第１ポリシリコン層１０６を形成する。第１ポリシリ
コン層１０６はこの後の処理中にパッド酸化物層１０４
を保護する。例えば、第１ポリシリコン層１０６はパッ
ド酸化物層１０４をしきい値電圧インプラント、フォト
レジスト付加及びエッチングの各工程から導入される汚
染物質から保護する。第１ポリシリコン層１０６によっ
て与えられる保護のために、パッド酸化物層１０４は結
局ＦＥＴゲート酸化物を形成することができる。第１ポ
リシリコン層１０６自体は結局ＦＥＴゲートの一部とな
るが、この時点において第１ポリシリコン層１０６はド
ープされる必要がない。第１ポリシリコン層１０６は以
下に述べるようにこの後の工程中にオートドープする。
【００１５】第１ポリシリコン層１０６はそれを通して
のＦＥＴゲートしきい値注入を可能にするために充分に
小さい厚さまで加えられる。このような注入はこの後の
工程で実施されて、基板１０２上に形成されるＦＥＴに
対するゲートチャネル領域を形成する。このようなしき
い値注入を可能にするために、ポリシリコン層１０６は
好ましくは約２００〜１０００Åの厚さを有し、最も好
ましくは約３００〜５００Åの厚さを有する。
【００１６】次に図９では、基板１０２をエッチングし
て、単離トレンチ１０８とメサ領域１１０とを画定す
る。メサ領域１１０は第１ポリシリコン層１０６からの
ポリシリコン並びに第１酸化物層１０４からの酸化物を
含む。１例として、単離トレンチ１０８のエッチングは
（１）フォトレジストの添加とパターン化；（２）ポリ
シリコン層１０６の異方性エッチング；（３）酸化物層
１０４の異方性エッチング；及び（４）好ましい深さ、
約６０００Åまでの基板１０２の異方性エッチングを含
む。
【００１７】この時点において、エッチングによって生
ずるトレンチ１０８の底部と側壁に対する損傷を修復す
るために、単離トレンチ１０８の軽度酸化を典型的に実
施する。
【００１８】次に、基板１０２頂上に第２酸化物層又は
単離酸化物層１１２、好ましくはＳｉＯ2を単離トレン
チ１０８を満たすために充分である厚さまで形成する
（図１０）。メサ領域１１０上の単離酸化物層１１２の
一部を除去するためにエッチングを実施し（図１１）、
それによってメサ領域１１０頂上の第１ポリシリコン層
１０６をエッチングの結果として露出させる。このエッ
チングの実施は単離トレンチ１０８上方のこのような酸
化物をも通常は第１ポリシリコン層１０６の頂部より下
のレベルまで除去する。上記プロフィルを達成するため
の１例のエッチングは本質的な平面を形成するためのフ
ォトレジストの付加と、本質的に同じ速度でフォトレジ
ストと酸化物とを除去するようなエッチングとを含む。
従って、フォトレジストがメサ領域１１０上から除去さ
れるときに、レジストが単離トレンチ１０８上にまだ残
留する。エッチングを続けると、上記メサ領域１１０か
ら酸化物１１２が除去され、同じ速度で単離トレンチ１
０８上からフォトレジストが除去される。全ての酸化物
１１２がメサ領域１１０上から除去されるまでエッチン
グをこのようにして続けると、図１１に示すように、酸
化物１１２によって充填される単離トレンチ１０８が残
される。
【００１９】ゲートしきい値注入（図示せず）を第１ポ
リシリコン層１０６とパッド酸化物層１０４とを通して
実施して、メサ領域１１０上のＦＥＴゲートが形成され
る部分におけるＦＥＴしきい値電圧を調節する。上述し
たように、パッド酸化物層１０４は充分に薄く、このよ
うなしきい値注入を可能にする。１例として、４００Å
厚さの第１ポリシリコン層１０６と１８０Å厚さのパッ
ド酸化物層１０４とを通してのゲートしきい値注入は、
１００ｋｅＶのエネルギーにおける２×１０12原子／ｃ
ｍ2の線量でのＢＦ2インプラントを含む。
【００２０】図１２に示すように、次にメサ領域１１０
頂上の露出第１ポリシリコン層１０６上に並びに単離酸
化物層１１２上に第２ポリシリコン層１１４を形成す
る。第２ポリシリコン層１１４はＦＥＴゲートを形成す
るので、導電性にドープする。図１３では、第１ポリシ
リコン層１０６下方のパッド酸化物層１０４をゲート酸
化物として利用しながら、第１及び第２ポリシリコン層
１０６と１１４の両方をパターン化及びエッチングし
て、メサ領域１１０にＦＥＴゲートを画定する。パッド
酸化物層１０４を通して基板１０２にＦＥＴのソース領
域及びドレイン領域１１６を形成する。第１ポリシリコ
ン層１０６をドープするために、第１及び第２ポリシリ
コン層１０６と１１４の温度を充分に（すなわち８００
℃より高温に）上昇させて、第２ポリシリコン層１１４
から第１ポリシリコン層１０６をオートドープする。
【００２１】図１４−２０は単離トレンチ、メサ領域、
及びメサ領域のＦＥＴの代替え形成方法を説明する。こ
の方法は図８−１３に示した方法に類似するので、対応
工程中に付着する同じ物質は同じ参照数字によって表す
が、図１４−２０では参照数字に接尾辞「ａ」を付け
る。
【００２２】図１４は第１又はパッド酸化物層１０４ａ
と第１ポリシリコン層１０６ａを上記のように添加する
シリコン半導体基板１０２ａを示す。さらに、第１ポリ
シリコン層１０６ａ上にこの後の単離酸化物層１１２ａ
（図１４に図示せず）のエッチング中のエッチング停止
体として用いられるエッチング停止層１２０を添加す
る。エッチング停止層１２０は第１ポリシリコン層１０
６ａ上に付加された１００〜１０００Åの厚さの窒化ケ
イ素から成ることが好ましい。さらに詳しくは、エッチ
ング停止層１２０の好ましい厚さは約５００Åである。
第２エッチング停止層１２４、好ましくはＳｉＯ2を窒
化物層１２０上に任意に添加する。第２エッチング停止
層１２４の機能は以下で説明する。
【００２３】図１５では、フォトレジスト（図示せず）
を添加し、パターン化し、必要に応じて適当な順序での
エッチング化学物質を用いてエッチング工程を実施し
て、単離トレンチ１０８ａとメサ領域１１０ａを画定す
る。メサ領域１１０ａは第ポリシリコン層１０６ａから
のポリシリコン並びにパッド酸化物層１０４ａからの酸
化物を含む。このエッチングは発明の従来の技術の項で
先行技術に関して既述した対応エッチングに類似する。
【００２４】トレンチ１０８ａが比較的深いときに、例
えば１ミクロンより深い場合に、シリコン基板１０２ａ
の長時間のエッチングは結局メサ領域１１０ａ上のフォ
トレジスト（図示せず）を除去する。シリコン基板１０
２ａをエッチングするために用いられる化学物質は酸化
物に対して非常に選択的であるので、第２エッチング停
止層１２４（酸化物）は窒化物層１２０に対する損傷を
防止する。第２エッチング停止層１２４はこのように任
意であり、深いトレンチをエッチングする場合にのみ典
型的に用いられる。用いる場合には、トレンチのエッチ
ング後に第２エッチング停止層１２４を除去することが
好ましい。
【００２５】エッチングによって生ずるトレンチ１０８
ａの側壁と底部に対する損傷を修復するために、単離ト
レンチ１０８ａの軽度酸化をしばしば実施する 次に、第２又は単離酸化物１１２ａを形成し（図１
６）、平面化エッチング技術を用いてエッチングしてメ
サ領域１１０ａ上から全ての酸化物を除去する（図１
７）。窒化物エッチング停止層１２０をこのエッチング
中のエッチング停止体として用いる。次に、窒化物層１
２０を除去して（図１８）、メサ領域１１０ａ頂上の第
１ポリシリコン層１０６ａを露出させる。１例として、
このような平面化エッチングは化学的機械的研磨を含む
ことができる。このような研磨は窒化物エッチング停止
層１２０に対して選択的であり、本質的に窒化物エッチ
ング停止層１２０の頂部によっても平面トポロジーを形
成する。
【００２６】上記先行技術方法に比べて、第１ポリシリ
コン層１０６ａが平面化後のトレンチ１０８ａ中に残留
する酸化物に付加的な高さを与え、このようにしてあま
りに多くの酸化物を除去することによるトレンチ側壁上
の寄生（ｐａｒａｓｉｔｉｃ）トランジスタ形成の可能
性を減ずることに注意すること。
【００２７】しきい値注入を実施して、ドレイン及びソ
ースの孔を図１１に関して既述したように形成する。図
１９と２０に説明するような、この後の工程は図１２と
１３に関連して述べた工程に同じである。
【００２８】
【発明の効果】上記方法はプロセス効率と半導体品質の
両方において先行技術方法を凌駕する利点を有する。こ
のような利点には、他の方法ではパッド酸化物層の除去
と次のゲート酸化物層の添加とのために必要である処理
工程の省略がある。すなわち、薄い第１ポリシリコン層
はトレンチ酸化物に高さを加え、トレンチ側壁上の寄生
トランジスタ形成の可能性を減ずる。さらに、薄い第１
ポリシリコン層は下方のゲート酸化物を例えばゲートし
きい値注入、フォトレジスト付加及びエッチングのよう
な、種々な処理工程中の汚染物質から保護する。
【図面の簡単な説明】
【図１】上記背景の項で述べた、先行技術方法による１
処理工程における半導体ウェファの一部の概略断面図で
ある。
【図２】上記従来の技術の項で述べた、図１によって説
明した工程に続く、先行技術処理工程における半導体ウ
ェファの概略断面図である。
【図３】上記従来の技術の項で述べた、図２によって説
明した工程に続く、先行技術処理工程における半導体ウ
ェファの概略断面図である。
【図４】上記従来の技術の項で述べた、図３によって説
明した工程に続く、先行技術処理工程における半導体ウ
ェファの概略断面図である。
【図５】上記従来の技術の項で述べた、図４によって説
明した工程に続く、先行技術処理工程における半導体ウ
ェファの概略断面図である。
【図６】上記従来の技術の項で述べた、図５によって説
明した工程に続く、先行技術処理工程における半導体ウ
ェファの概略断面図である。
【図７】上記従来の技術の項で述べた、図６によって説
明した工程に続く、先行技術処理工程における半導体ウ
ェファの概略断面図である。
【図８】本発明による処理方法の１処理工程における半
導体ウェファの概略断面図である。
【図９】本発明による処理方法を用いた、図８によって
説明した工程に続く、処理工程における半導体ウェファ
の概略断面図である。
【図１０】本発明による処理方法を用いた、図９によっ
て説明した工程に続く、処理工程における半導体ウェフ
ァの概略断面図である。
【図１１】本発明による処理方法を用いた、図１０によ
って説明した工程に続く、処理工程における半導体ウェ
ファの概略断面図である。
【図１２】本発明による処理方法を用いた、図１１によ
って説明した工程に続く、処理工程における半導体ウェ
ファの概略断面図である。
【図１３】本発明による処理方法を用いた、図１２によ
って説明した工程に続く、処理工程における半導体ウェ
ファの概略断面図である。
【図１４】本発明による他の処理方法の１処理工程にお
ける半導体ウェファの一部の概略断面図である。
【図１５】本発明による処理方法を用いた、図１４によ
って説明した工程に続く、処理工程における半導体ウェ
ファの概略断面図である。
【図１６】本発明による処理方法を用いた、図１５によ
って説明した工程に続く、処理工程における半導体ウェ
ファの概略断面図である
【図１７】メサ領域から全ての酸化物を除去するための
平面化エッチング技術を用いたエッチング工程を説明す
る。
【図１８】窒化物層を除去して、メサ領域頂上の第１ポ
リシリコン層を露出させる工程を説明する。
【図１９】図１２に関して説明した工程と同じ工程を示
す。
【図２０】図１３に関して説明した工程と同じ工程を示
す。
【符号の説明】
１０２．基板 １０４．パッド酸化物層 １０６．第１ポリシリコン層 １０８．単離トレンチ １１０．メサ領域 １１２．単離酸化物層 １１４．第２ポリシリコン層 １２０．窒化物エッチング停止層 １２４．第２エッチング停止層

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 基板内に単離トレンチとメサ領域を形成
    し、メサ領域にＦＥＴを形成する方法において、次の工
    程：基板上に第１酸化物層を形成する工程；第１酸化物
    層上に第１厚さまでに第１ポリシリコン層を形成する工
    程；基板をエッチングして、単離トレンチと、第１ポリ
    シリコン層からのポリシリコンを含むメサ領域とを画定
    する工程；単離トレンチを満たすために充分である厚さ
    まで基板頂上に第２酸化物層を形成する工程；第２酸化
    物層をエッチングして、メサ領域上の第２酸化物層を除
    去する工程；メサ領域頂上で第１ポリシリコン層を露出
    させる工程；露出第１ポリシリコン層上に導電性にドー
    プされた第２ポリシリコン層を形成する工程；及び第１
    及び第２ポリシリコン層をパターン化及びエッチングし
    てメサ領域にＦＥＴゲートを画定し、第１ポリシリコン
    層の下方の第１酸化物層をゲート酸化物として用いる工
    程を含む方法。
  2. 【請求項２】 第１ポリシリコン層上にエッチング停止
    層を加え、第２酸化物層のエッチング中にエッチング停
    止体としてエッチング停止層を用いることをさらに含む
    請求項１記載の方法。
  3. 【請求項３】 第１ポリシリコン層上に窒化物層を加
    え、第２酸化物層のエッチング中にエッチング停止体と
    してこの窒化物層を用いることをさらに含む請求項１記
    載の方法。
  4. 【請求項４】 第１ポリシリコン層上に窒化物層を加
    え、窒化物層上に酸化物の第２エッチング停止層を加
    え、第２酸化物層のエッチング中にエッチング停止体と
    して窒化物層を用いることをさらに含む請求項１記載の
    方法。
  5. 【請求項５】 第１ポリシリコン層の第１厚さが約２０
    ０〜１０００Åの範囲内である請求項１記載の方法。
  6. 【請求項６】 第１ポリシリコン層の第１厚さが約３０
    ０〜５００Åの範囲内である請求項１記載の方法。
  7. 【請求項７】 第１ポリシリコン層と第１酸化物層とを
    通してゲートしきい値インプラントを実施してＦＥＴし
    きい値電圧を調節すること、及び第１ポリシリコン層の
    第１厚さがこのようなしきい値インプラントを可能にす
    るほど充分に小さいことをさらに含む請求項１記載の方
    法。
  8. 【請求項８】 第２ポリシリコン層から第１ポリシリコ
    ン層をオートドープさせるために、第１及び第２ポリシ
    リコン層の温度を充分に上昇させることをさらに含む請
    求項１記載の方法。
  9. 【請求項９】 第１酸化物層が約７５〜４００Åの範囲
    内の厚さを有する請求項１記載の方法。
  10. 【請求項１０】 第１酸化物層が約１５０〜２００Åの
    範囲内の厚さを有する請求項１記載の方法。
  11. 【請求項１１】 第１酸化物層を通して基板内にＦＥＴ
    のソース領域とドレイン領域とを形成することをさらに
    含む請求項１記載の方法。
  12. 【請求項１２】 基板内に単離トレンチとメサ領域を形
    成し、メサ領域にＦＥＴを形成する方法において、次の
    工程：基板上にパッド酸化物層を形成する工程；パッド
    酸化物層上に第１厚さまでに第１ポリシリコン層を形成
    する工程；第１ポリシリコン層上に窒化物層を加える工
    程；基板をエッチングして、単離トレンチと、第１ポリ
    シリコン層からのポリシリコンを含むメサ領域とを画定
    する工程；単離トレンチを満たすために充分である厚さ
    まで基板頂上に単離酸化物層を形成する工程；単離酸化
    物層をエッチングして、メサ領域上の単離酸化物を除去
    して、窒化物層を単離酸化物層エッチングのためのエッ
    チング停止体として用いる工程；窒化層をエッチングし
    てメサ領域上の第１ポリシリコン層を露出させる工程；
    ゲートしきい値インプラントを可能にするために充分小
    さい厚さを有する第１ポリシリコン層とパッド酸化物層
    とを通してゲートしきい値インプラントを実施してＦＥ
    Ｔしきい値電圧を調節する工程；露出第１ポリシリコン
    層上に導電性にドープされた第２ポリシリコン層を形成
    する工程；及び第１及び第２ポリシリコン層をパターン
    化及びエッチングしてメサ領域にＦＥＴゲートを画定
    し、第１ポリシリコン層の下方のパッド酸化物層をゲー
    ト酸化物として用いる工程を含む方法。
  13. 【請求項１３】 第１ポリシリコン層の第１厚さが約２
    ００〜１０００Åの範囲内である請求項１２記載の方
    法。
  14. 【請求項１４】 第１ポリシリコン層の第１厚さが約３
    ００〜５００Åの範囲内である請求項１２記載の方法。
  15. 【請求項１５】 パッド酸化物層が約７５〜４００Åの
    範囲内の厚さを有する請求項１２記載の方法。
  16. 【請求項１６】 パッド酸化物層が約１５０〜２００Å
    の範囲内の厚さを有する請求項１２記載の方法。
  17. 【請求項１７】 窒化物層上に酸化物の第２エッチング
    停止層を加えることをさらに含む請求項１２記載の方
    法。
  18. 【請求項１８】 第２ポリシリコン層から第１ポリシリ
    コン層をオートドープするために第１及び第２ポリシリ
    コン層の温度を充分に上昇させることをさらに含む請求
    項１２記載の方法。
  19. 【請求項１９】 パッド酸化物層を通して基板内にＦＥ
    Ｔのソース領域とドレイン領域とを形成することをさら
    に含む請求項１２記載の方法。
  20. 【請求項２０】 基板内に単離トレンチとメサ領域を形
    成し、メサ領域にＦＥＴを形成する方法において、次の
    工程：基板上に約７５オングストローム〜４００オング
    ストロームの範囲内の厚さを有するパッド酸化物層を形
    成する工程；パッド酸化物層上に約２００オングストロ
    ーム〜１０００オングストロームの範囲内の厚さを有す
    る第１ポリシリコン層を形成する工程；第１ポリシリコ
    ン層上に窒化物層を加える工程；窒化物層上に酸化物の
    第２エッチング停止層を加える工程；基板をエッチング
    して、単離トレンチと、第１ポリシリコン層からのポリ
    シリコンを含むメサ領域とを画定する工程；単離トレン
    チを満たすために充分である厚さまで基板頂上に単離酸
    化物層を形成する工程；窒化物層をエッチング停止体と
    して用いて、単離酸化物層と第２エッチング停止層とを
    エッチングして、メサ領域上の酸化物を除去する工程；
    窒化物層を除去して、メサ領域頂上の第１ポリシリコン
    層を露出させる工程；第１ポリシリコン層とパッド酸化
    物層とを通してゲートしきい値インプラントを実施して
    ＦＥＴしきい値電圧を調節する工程；露出第１ポリシリ
    コン層上に導電性にドープされた第２ポリシリコン層を
    形成する工程；第２ポリシリコン層から第１ポリシリコ
    ン層をオートドープするために第１及び第２ポリシリコ
    ン層の温度を上昇させる工程；第１及び第２ポリシリコ
    ン層をパターン化及びエッチングしてメサ領域にＦＥＴ
    ゲートを画定し、第１ポリシリコン層の下方のパッド酸
    化物層をゲート酸化物として用いる工程；及びパッド酸
    化物層を通して基板中にＦＥＴのソース領域とドレイン
    領域を形成する工程；を含む方法。
JP4284580A 1991-10-22 1992-10-22 トレンチ単離方法 Expired - Fee Related JPH0779131B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/782,002 US5177028A (en) 1991-10-22 1991-10-22 Trench isolation method having a double polysilicon gate formed on mesas
US782002 1997-01-06

Publications (2)

Publication Number Publication Date
JPH05218189A true JPH05218189A (ja) 1993-08-27
JPH0779131B2 JPH0779131B2 (ja) 1995-08-23

Family

ID=25124621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4284580A Expired - Fee Related JPH0779131B2 (ja) 1991-10-22 1992-10-22 トレンチ単離方法

Country Status (3)

Country Link
US (1) US5177028A (ja)
JP (1) JPH0779131B2 (ja)
DE (1) DE4235534C2 (ja)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264387A (en) * 1992-10-27 1993-11-23 International Business Machines Corporation Method of forming uniformly thin, isolated silicon mesas on an insulating substrate
US5346584A (en) * 1993-07-28 1994-09-13 Digital Equipment Corporation Planarization process for IC trench isolation using oxidized polysilicon filler
US5494857A (en) * 1993-07-28 1996-02-27 Digital Equipment Corporation Chemical mechanical planarization of shallow trenches in semiconductor substrates
US5387540A (en) * 1993-09-30 1995-02-07 Motorola Inc. Method of forming trench isolation structure in an integrated circuit
KR960014456B1 (ko) * 1994-01-19 1996-10-15 현대전자산업 주식회사 트렌치형 소자분리구조를 갖는 반도체 장치 및 그 제조방법
US5492858A (en) * 1994-04-20 1996-02-20 Digital Equipment Corporation Shallow trench isolation process for high aspect ratio trenches
US5539229A (en) * 1994-12-28 1996-07-23 International Business Machines Corporation MOSFET with raised STI isolation self-aligned to the gate stack
US5665633A (en) 1995-04-06 1997-09-09 Motorola, Inc. Process for forming a semiconductor device having field isolation
US5606202A (en) * 1995-04-25 1997-02-25 International Business Machines, Corporation Planarized gate conductor on substrates with above-surface isolation
US5675164A (en) * 1995-06-07 1997-10-07 International Business Machines Corporation High performance multi-mesa field effect transistor
FR2735906B1 (fr) * 1995-06-21 1997-09-05 Sgs Thomson Microelectronics Procede de fabrication de dispositifs semiconducteurs, en particulier de transistors mos ou transistors mos/bipolaires
US6281562B1 (en) * 1995-07-27 2001-08-28 Matsushita Electric Industrial Co., Ltd. Semiconductor device which reduces the minimum distance requirements between active areas
DE19544721C1 (de) * 1995-11-30 1997-04-30 Siemens Ag Verfahren zur Herstellung einer integrierten Schaltungsanordnung mit mindestens einem MOS-Transistor
JP2762976B2 (ja) * 1995-12-25 1998-06-11 日本電気株式会社 半導体装置の製造方法
US5864163A (en) * 1995-12-27 1999-01-26 United Microelectrics Corp. Fabrication of buried channel devices with shallow junction depth
US5683941A (en) * 1996-07-02 1997-11-04 National Semiconductor Corporation Self-aligned polycide process that utilizes a planarized layer of material to expose polysilicon structures to a subsequently deposited metal layer that is reacted to form the metal silicide
US5691230A (en) 1996-09-04 1997-11-25 Micron Technology, Inc. Technique for producing small islands of silicon on insulator
US5940707A (en) * 1996-10-08 1999-08-17 Advanced Micro Devices, Inc. Vertically integrated advanced transistor formation
US6211039B1 (en) 1996-11-12 2001-04-03 Micron Technology, Inc. Silicon-on-insulator islands and method for their formation
FR2766012B1 (fr) * 1997-07-08 2001-01-19 France Telecom Procede de minimisation de l'effet de coin par densification de la couche isolante
US6191470B1 (en) 1997-07-08 2001-02-20 Micron Technology, Inc. Semiconductor-on-insulator memory cell with buried word and body lines
US6072209A (en) 1997-07-08 2000-06-06 Micro Technology, Inc. Four F2 folded bit line DRAM cell structure having buried bit and word lines
US5909618A (en) * 1997-07-08 1999-06-01 Micron Technology, Inc. Method of making memory cell with vertical transistor and buried word and body lines
US5936274A (en) * 1997-07-08 1999-08-10 Micron Technology, Inc. High density flash memory
US5973356A (en) * 1997-07-08 1999-10-26 Micron Technology, Inc. Ultra high density flash memory
US6150687A (en) 1997-07-08 2000-11-21 Micron Technology, Inc. Memory cell having a vertical transistor with buried source/drain and dual gates
US6096660A (en) 1997-08-21 2000-08-01 Micron Technology, Inc. Method for removing undesirable second oxide while minimally affecting a desirable first oxide
US5895253A (en) * 1997-08-22 1999-04-20 Micron Technology, Inc. Trench isolation for CMOS devices
US6528837B2 (en) 1997-10-06 2003-03-04 Micron Technology, Inc. Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor
US5907170A (en) * 1997-10-06 1999-05-25 Micron Technology, Inc. Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor
US6066869A (en) * 1997-10-06 2000-05-23 Micron Technology, Inc. Circuit and method for a folded bit line memory cell with vertical transistor and trench capacitor
US5914511A (en) * 1997-10-06 1999-06-22 Micron Technology, Inc. Circuit and method for a folded bit line memory using trench plate capacitor cells with body bias contacts
TW367577B (en) * 1997-12-30 1999-08-21 United Microelectronics Corp Manufacturing method for mixed components
US6008112A (en) * 1998-01-08 1999-12-28 International Business Machines Corporation Method for planarized self-aligned floating gate to isolation
US6025225A (en) * 1998-01-22 2000-02-15 Micron Technology, Inc. Circuits with a trench capacitor having micro-roughened semiconductor surfaces and methods for forming the same
US6304483B1 (en) 1998-02-24 2001-10-16 Micron Technology, Inc. Circuits and methods for a static random access memory using vertical transistors
US6242775B1 (en) 1998-02-24 2001-06-05 Micron Technology, Inc. Circuits and methods using vertical complementary transistors
US5963469A (en) * 1998-02-24 1999-10-05 Micron Technology, Inc. Vertical bipolar read access for low voltage memory cell
US6246083B1 (en) * 1998-02-24 2001-06-12 Micron Technology, Inc. Vertical gain cell and array for a dynamic random access memory
US5991225A (en) 1998-02-27 1999-11-23 Micron Technology, Inc. Programmable memory address decode array with vertical transistors
US6124729A (en) 1998-02-27 2000-09-26 Micron Technology, Inc. Field programmable logic arrays with vertical transistors
US6107157A (en) 1998-02-27 2000-08-22 Micron Technology, Inc. Method and apparatus for trench isolation process with pad gate and trench edge spacer elimination
US6043527A (en) 1998-04-14 2000-03-28 Micron Technology, Inc. Circuits and methods for a memory cell with a trench plate trench capacitor and a vertical bipolar read device
US6093623A (en) 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
US6208164B1 (en) 1998-08-04 2001-03-27 Micron Technology, Inc. Programmable logic array with vertical transistors
US6134175A (en) 1998-08-04 2000-10-17 Micron Technology, Inc. Memory address decode array with vertical transistors
US6077748A (en) * 1998-10-19 2000-06-20 Advanced Micro Devices, Inc. Advanced trench isolation fabrication scheme for precision polysilicon gate control
US6423613B1 (en) 1998-11-10 2002-07-23 Micron Technology, Inc. Low temperature silicon wafer bond process with bulk material bond strength
KR100297736B1 (ko) * 1999-08-13 2001-11-01 윤종용 트렌치 소자분리방법
KR100308793B1 (ko) 1999-10-18 2001-11-02 윤종용 반도체 소자 제조방법
DE10066181B4 (de) * 2000-02-15 2011-12-01 Infineon Technologies Ag Verfahren zum Herstellen eines Photosensors
US6413828B1 (en) * 2000-03-08 2002-07-02 International Business Machines Corporation Process using poly-buffered STI
US6852167B2 (en) 2001-03-01 2005-02-08 Micron Technology, Inc. Methods, systems, and apparatus for uniform chemical-vapor depositions
US6599813B2 (en) * 2001-06-29 2003-07-29 International Business Machines Corporation Method of forming shallow trench isolation for thin silicon-on-insulator substrates
JP2003203993A (ja) 2002-01-10 2003-07-18 Mitsubishi Electric Corp 半導体記憶装置及びその製造方法
US7589029B2 (en) * 2002-05-02 2009-09-15 Micron Technology, Inc. Atomic layer deposition and conversion
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US6727150B2 (en) 2002-07-26 2004-04-27 Micron Technology, Inc. Methods of forming trench isolation within a semiconductor substrate including, Tshaped trench with spacers
US7091106B2 (en) * 2004-03-04 2006-08-15 Advanced Micro Devices, Inc. Method of reducing STI divot formation during semiconductor device fabrication
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
JP5261641B2 (ja) * 2007-09-13 2013-08-14 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体ウエハの製造方法
JP2009087998A (ja) * 2007-09-27 2009-04-23 Sanyo Electric Co Ltd 半導体装置
JP5103118B2 (ja) * 2007-09-27 2012-12-19 オンセミコンダクター・トレーディング・リミテッド 半導体ウエハおよびその製造方法
CN111627810B (zh) * 2020-06-05 2022-10-11 合肥晶合集成电路股份有限公司 一种半导体结构及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59178772A (ja) * 1983-03-30 1984-10-11 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5848936A (ja) * 1981-09-10 1983-03-23 Fujitsu Ltd 半導体装置の製造方法
US4536950A (en) * 1983-02-10 1985-08-27 Matsushita Electric Industrial Co., Ltd. Method for making semiconductor device
JPS618945A (ja) * 1984-06-25 1986-01-16 Nec Corp 半導体集積回路装置
US4892614A (en) * 1986-07-07 1990-01-09 Texas Instruments Incorporated Integrated circuit isolation process
US4791073A (en) * 1987-11-17 1988-12-13 Motorola Inc. Trench isolation method for semiconductor devices
US4927777A (en) * 1989-01-24 1990-05-22 Harris Corporation Method of making a MOS transistor
JPH03165050A (ja) * 1989-11-22 1991-07-17 Mitsubishi Electric Corp 半導体装置の製造方法
US5106772A (en) * 1990-01-09 1992-04-21 Intel Corporation Method for improving the electrical erase characteristics of floating gate memory cells by immediately depositing a protective polysilicon layer following growth of the tunnel or gate oxide

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59178772A (ja) * 1983-03-30 1984-10-11 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
DE4235534A1 (de) 1993-04-29
JPH0779131B2 (ja) 1995-08-23
DE4235534C2 (de) 1999-09-30
US5177028A (en) 1993-01-05

Similar Documents

Publication Publication Date Title
JPH05218189A (ja) トレンチ単離方法
US5399507A (en) Fabrication of mixed thin-film and bulk semiconductor substrate for integrated circuit applications
JP2974211B2 (ja) Ｓｏｉ半導体デバイス
US6274419B1 (en) Trench isolation of field effect transistors
US7687365B2 (en) CMOS structure for body ties in ultra-thin SOI (UTSOI) substrates
US6949420B1 (en) Silicon-on-insulator (SOI) substrate having dual surface crystallographic orientations and method of forming same
US6013927A (en) Semiconductor structures for suppressing gate oxide plasma charging damage and methods for making the same
US5766823A (en) Method of manufacturing semiconductor devices
US5994179A (en) Method of fabricating a MOSFET featuring an effective suppression of reverse short-channel effect
JPH02284462A (ja) 単一集積回路チップ上に高電圧及び低電圧ｃｍｏｓトランジスタを形成するためのプロセス
JP2002324905A (ja) ボディ・コンタクトを有する集積回路の形成方法
JPH0799313A (ja) 半導体デバイスを分離する方法およびメモリー集積回路アレイ
US4903108A (en) Radiation hardened complementary transistor integrated circuits
US4679299A (en) Formation of self-aligned stacked CMOS structures by lift-off
US5445107A (en) Semiconductor device and method of formation
JPH07326663A (ja) ウエハの誘電体分離方法
US20060272574A1 (en) Methods for manufacturing integrated circuits
US5342803A (en) Method for isolating circuit elements for semiconductor device
US7829400B2 (en) Semiconductor device fabrication method and semiconductor device
JP3529220B2 (ja) 半導体装置及びその製造方法
US6350659B1 (en) Process of making semiconductor device having regions of insulating material formed in a semiconductor substrate
JPH07283302A (ja) 半導体集積回路装置の製造方法
US5145796A (en) Method for manufacturing a semiconductor apparatus
JP2003142694A (ja) Ｓｏｉデバイスの素子分離方法
KR100344825B1 (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960206

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080823

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080823

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090823

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090823

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100823

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110823

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110823

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120823

Year of fee payment: 17

LAPS Cancellation because of no payment of annual fees