JPH05176573A - 信号の組合せ回路 - Google Patents

Abstract

(57)【要約】 【目的】 信号源の波形を組合せてモーターなどに供給
する。 【構成】 フラグレジスタ１の１ａ〜１ｃに、組合せた
い波形のオンを設定する。これらの設定は、タイマー２
の時間経過後のオーバーフロー信号２０により、ゲート
３がオンされ、フラグレジスタ１の内容がレジスタ１０
の１０ａ〜１０ｃに保持され、ゲート７の７ａ〜７ｃが
選択され、複数の信号源（ＲＴＰ信号４，Ｄ／Ａ変換信
号５など）が出力され、モーターなどに供給される。 【効果】 モーターなどから発生する騒音が小さくな
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、タイマーのオーバー
フロー信号により、複数の信号を切り替えることで、モ
ーターなどの制御に適当な信号波形を生成，出力させる
信号の組合せ回路に関するものである。

【０００２】

【従来の技術】従来の信号出力装置は、一つの出力端子
に対して一つの信号出力源を割り当てていたため、一定
の信号の波形を出力するのみであった。すなわち、図５
で示すように、４は矩形波のＲＴＰ（リアルタイムリポ
ート）信号、５はＤ／Ａ（デジタルタル／アナログ）信
号、６はＥＴＣ（パルス波）信号、８は出力であり、信
号をモータ等に用いる場合は、例えばＲＴＰ信号４（図
５（ｂ））の出力を図示しないモータ等に接続し、駆動
していた。

【０００３】

【発明が解決しようとする課題】従来の信号出力装置
は、上記のように、一定の波形の出力しかできないた
め、モーターなどの制御時にモーターの種類に応じた波
形の出力ができないため、ノイズ発生の原因になるとい
う問題点があった。

【０００４】この発明は、このような問題を解消するた
めになされたもので、例えばタイマーのオーバーフーロ
ー信号によりＲＴＰ信号の出力とＤ／Ａ変換信号の出力
を切り替えることで、モーターなどの制御に適当な信号
波形を生成，出力させることのできる信号の組合せ回路
を提供することを目的としている。

【０００５】

【課題を解決するための手段】この発明に係る信号の組
合せ回路は、それぞれ異なる波形の信号を出力する複数
の信号源（ＲＴＰ信号４，Ｄ／Ａ変換信号５）と、上記
信号源の出力のうちのいずれか１個を選択して出力する
選択手段（ゲート７）と、いずれの出力を選択するかを
上記選択手段に指示するための指示データを保持する第
１保持手段（レジスタ１０）と、外部より自由に設定可
能なフラグデータを保持する第２データ保持手段（フラ
グレジスタ１）と、タイマーにより設定された時間経過
毎に上記第２データ保持手段のフラグデータを上記指示
データとして上記第１データ保持手段に取込ませるゲー
ト手段（ゲート３）とを備えている。

【０００６】

【作用】この発明による信号の組合せ回路は、あらかじ
め選択したい波形の設定のデータを第２データ保持手段
に設定しておくと、タイマーから設定された時間毎にゲ
ート手段がオンし、第１データ保持手段に第２データ保
持手段の設定のデータが保持され、この保持された設定
のデータにもとづいて、上記選択手段から選択された信
号源の信号がモーターなどに供給される。

【０００７】

【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例を示す信号の組合せ回
路のブロック図である。図１において、１は出力信号源
を選択する第２データ保持手段としてのフラグレジス
タ、２は切り替えのトリガー信号となるオーバーフロー
信号２０を出力するタイマー、３はフラグレジスタ１か
らの信号を、オーバーフロー信号を受けて次のレジスタ
に転送するゲート手段としてのゲート、４はＲＴＰ（リ
アルタイムポート）出力端子のうちの１ビット分のＲＴ
Ｐ信号、５はＤ／Ａ変換（デジタル／アナログ変換）の
Ｄ／Ａ変換信号、６はその他のＥＴＣ信号、７は信号出
力を制御する選択手段としてのゲート、８は信号の出
力、９はＤ／Ａ変換されるデータをあたえるカウンタ
ー、１０は書き込まれた値を次の書き込みが発生するま
で保持するレジスタである。

【０００８】次に上記実施例の動作を図２〜図４を参照
しながら説明する。図２においては一例として３ビット
のフラグレジスタが用意されている。フラグレジスタ１
の１ａ〜１ｃへの書き込みはソフトウェアにより行わ
れ、フラグレジスタ１の１ａ〜１ｃに値の“１”が書き
込まれる。フラグレジスタ１とレジスタ１０との間には
タイマー２からのオーバーフロー信号２０によって制御
されるゲート３があり、オーバーフロー信号２０が入力
される都度、フラグレジスタ１の１ａ〜１ｃに設定され
た値の“１”がレジスタ１０の１０ａ〜１０ｃに転送さ
れて、その値に応じて出力の信号源と出力８との間にあ
るゲート７の７ａ〜７ｃが開き、信号の波形が出力され
る。以上の動作により、オーバーフロー信号２０に同期
して、フラグレジスタ１で設定された出力の信号源の波
形を選択し出力する。カウンター９はアップカウントま
たはダウンカウントしてＤ／Ａ変換信号５に入力するデ
ーターを与える。Ｄ／Ａ変換信号５はカウンター９から
のデーターを逐次信号の波形変換し出力する。

【０００９】つぎに、図２〜図４を用いて動作を詳細に
説明する。まず、ソフトウェアによりフラグレジスタ１
の設定でＤ／Ａ変換信号５の出力を選択し、同時にタイ
マー２のタイマー値を設定し、オーバーフロー信号が出
力されるまで待つ。（このとき、カウンター９はアップ
カウントに設定しておく。）オーバーフロー信号２０が
出力されると、ゲート７の７ｂによりＤ／Ａ変換信号５
の出力が選択され、Ｄ／Ａ変換信号５はカウンター９に
従って波形を出力する（図２（ａ），（ｂ））。同時に
タイマー２のタイマー値とフラグレジスタ１の設定を行
い、次のオーバーフロー信号が出力されるまで待つ。次
の、オーバーフロー信号が出力されると、ゲート７の７
ａによりＲＴＰ信号４の出力が選択される（図３
（ａ），（ｂ））。同様にして次のオーバーフロー信号
によってダウンカウントのＤ／Ａ変換信号の出力が選択
される（図４（ａ））。以上の一連の動作により、図４
（ｂ）のような出力波形を得ることができる。

【００１０】なお、上記実施例では、ＲＴＰ信号の出力
とＤ／Ａ変換信号の出力との切り替えについて説明した
が、フラグレジスタのビット数を増やすことでより多く
の信号出力の切り替えも可能である。また、上記実施例
では、この発明を出力源の選択回路として説明したが、
入力源の選択回路にも転用することも可能である。

【００１１】

【発明の効果】以上のようなこの発明によれば、第２デ
ータ保持手段及びタイマーのオーバーフロー信号によっ
て信号源の異なる波形の切り替えを行うように構成した
ので、フラグの値をソフトウェア等で書き替え、タイマ
ーの時間の設定をすることで、出力する信号源の波形を
任意に切り替えることにより、モーターなどの制御に適
した信号波形が得られ、モーターから発生するノイズを
小さくすることができる効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例を示す信号の組合せ回路の
ブロック図である。

【図２】図１の信号の組合せ回路の動作を示す図であ
る。

【図３】図１の信号の組合せ回路の動作を示す図であ
る。

【図４】図１の信号の組合せ回路の動作を示す図であ
る。

【図５】従来の信号出力装置とその出力波形図である。

【符号の説明】

１ フラグレジスタ ２ タイマー ３，７ ゲート ４ ＲＴＰ信号 ５ Ｄ／Ａ変換信号 ６ ＥＴＣ信号 ８ 出力 ９ カウンター １０ レジスタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 それぞれ異なる波形の信号を出力する複
   数の信号源と、上記信号源の出力のうちいずれか１個を
   選択して出力する選択手段と、いずれの出力を選択する
   かを上記選択手段に指示するための指示データを保持す
   る第１データ保持手段と、外部より自由に設定可能なフ
   ラグデータを保持する第２データ保持手段と、タイマー
   により設定された時間経過毎に上記第２データ保持手段
   のフラグデータを上記指示データとして上記第１保持手
   段に取込ませるゲート手段とを備えたことを特徴とする
   信号の組合せ回路。