JP2757360B2 - １−７コード変換回路 - Google Patents
１−７コード変換回路Info
- Publication number
- JP2757360B2 JP2757360B2 JP23768887A JP23768887A JP2757360B2 JP 2757360 B2 JP2757360 B2 JP 2757360B2 JP 23768887 A JP23768887 A JP 23768887A JP 23768887 A JP23768887 A JP 23768887A JP 2757360 B2 JP2757360 B2 JP 2757360B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- code
- code bit
- decode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、磁気ディスク装置の書き込み読み出しコー
ド変換回路に関し、特に１−７コード変換回路のデコー
ド回路部に関する。 〔従来の技術〕 従来の１−７コード変換回路のデコード・コントロー
ル回路部において、フレーミング調整の方法としてクロ
ックに補正を施す方法を用いていた。 〔発明が解決しようとする問題点〕 上述した従来の１−７コード変換回路のデコード・コ
ントロール回路は、読み出した１−７コード・ビットに
対してフレーミングを調整して正しくデコードするため
の回路部であり、クロックに補正を施す構成をとってい
るため、デコード・コントロール回路の他にデコード・
シーケンス回路や、クロック補正回路及びクロック初期
位相合わせ回路等が必要となり回路量が非常に多くなる
という欠点があった。 〔問題点を解決するための手段〕 本発明の１−７コード変換回路は、１−７コード変換
回路を使用する磁気ディスク装置において、前記磁気デ
ィスク装置の書き込み読み出し用ヘッドが読み出したア
ナログ信号をディジタル信号である１−７コード・ビッ
ト信号に変換する変換回路と、前記１−７コード・ビッ
ト信号を記憶しかつシフトするシフト・レジスタ回路
と、前記シフト・レジスタ回路の出力信号とデコード・
コントロール回路から送出されるストローブ信号とを入
力しセレクト・１−７コード・ビット信号を出力するゲ
ート回路と、前記セレクト・１−７コード・ビット信号
を１−７コード変換表に従いNRZデータに変換するデコ
ード回路部と、前記デコード回路部の出力信号であるDE
CODED NRZ信号の情報に従い前記シフト・レジスタ回路
の出力信号を選択するストローブ信号を送出するデコー
ド・コントロール回路とを有する。 〔実施例〕 次に本発明の一実施例について図面を参照して説明す
る。 まず、１−７コード変換回路において、デコード・コ
ントロール回路の必要性について説明する。 １−７コードにおける連続するSYNCパターン“100100
100……”を１−７コード変換表に伴いデコードした場
合、フレーミングのとり方により100100100,1001001001
0,100100100100の３通りがありそれぞれNRZ信号に変換
すると、“1111",“0000"及び“1010"に変換してしま
う。しかしここでのデコード結果のNRZ信号は“00"を期
待している。そのためフレーミングを調整してやる必要
があり、従来はCLOCKを間のびして補正を加えて、“000
0"をデコードできるようにしていた。この時の回路構成
及びタイムチャートを第３図及び第４図に示す。 第１図は本発明の一実施例のブロック図である。１−
７コード変換を使用する磁気ディスク装置の読み出し用
ヘッドが読み出したアナログ信号をディジタル信号に変
換した１−７コード・ビット信号101をシフト・レジス
タ回路１に入力する。１データ・クロックであるコード
・クロック102を用いて、全くシフトしていない１−７
コード・ビット信号Ａ信号103,1ビット分シフトした１
−７コード・ビットＢ信号104、及び２ビット分シフト
した１−７コード・ビット信号Ｃ信号105を出力する。
１−７コード・ビットＡ信号103に対し、１−７コード
・ビットＢ信号104は、１コード・ビット分シフトした
データであり、同様に１−７コード・ビットＢ信号104
に対し、１−７コード・ビットＣ信号105は、１コード
・ビット分シフトしたデータである。103,104,105はそ
れぞれゲート回路２に入力される。 デコード・スタート信号205がアクティブになると、
デコード・コントロール回路部４はストローブＡ信号11
0をアクティブにする。これにより３つの１−７コード
・ビット信号のうちの一つである１−７コード・ビット
Ａ信号103をゲート回路２は選択し、セレクト・１−７
コード・ビット信号106として出力する。セレクト・１
−７コード・ビット信号106は、デコード回路部３にお
いて、１−７コード変換表にしたがい、NRZデータに変
換され、DECODED NRZ BIT×１ 107とDECODED NRZ
BIT×２ 108を出力する。ここで×１×２は“00",“1
1",“10"の３通りにデコードされている。 デコード・コントロール回路部４は、×１×２のデー
タを入力し、ストローブＡ信号をイナクティブにした
後、ストローブＢ信号111またはストローブＣ信号112を
アクティブにし、１−７コード・ビットＢ信号104また
は１−７コード・ビットＣ信号105を選択し、１−７コ
ード・ビットＡ信号103の代りに、セレクト・１−７コ
ード・ビット信号106として出力する。これにより、デ
コード回路部３に入力される１−７コードデータが変化
し、デコード回路部３の出力としての×１×２が“00"
にデコードされるようになる。デコード・コントロール
回路部４は、×１×２が“00"にデコードされるように
変化したことを確認した後にフレーム調整終了信号113
をアクティブにし、NRZビット・アウトプットコントロ
ール回路部５の出力をイネーブルにする。これによりNR
Z×１信号114、NRZ×２信号115は上位回路に伝達可能と
なる。フレーミング調整のためのストローブ信号選択の
例をここで示す。 デコード・スタート信号205がアクティブになると、
デコード・コントロール回路部４は、ストローブＡ信号
110をアクティブにする。これによりセレクト１−７−
コード・データ信号106には、コード・クロックにより
シフトされていない１−７コード・データＡ信号103が
選択される。１−７コード・データ信号をデコードした
結果が×１×２＝“1010"の場合、１−７コード・デー
タ信号00100100100がフレーミングされている。そのた
め１−７コード・データを１コード・ビットシフトすな
わち１−７コード・データＢ信号104が選択される様に
ストローブＡ信号110をイナアクティブにし、ストロー
ブＢ信号111をアクティブにして、セレクト１−７コー
ド・データ信号106上に１−７コード・データＢ信号104
が選択され、00100100100とフレーミングが可能とな
り、正しくは×１×２は“0000"にデコードされる。同
様に×１×２が“1111"にデコードされた場合は、スト
ローブＣ信号112をアクティブにして、１−７コード・
データＣ信号105を選択して正しく×１×２が“0000"に
デコードできる様に１−７コード・データを切り替え
る。上記のシーケンスのタイミングチャートを第２図に
示した。 従来技術を示す第３図のブロック図と第１図とを較べ
ると、本発明を適用することにより、クロック補正回路
部７及びデコード・コントロール回路部６を省略するこ
とができる。 〔発明の効果〕 以上説明したように、本発明は１−７コード変換回路
のデコード回路部において、デコードするデータを１コ
ード・ビットずつシフトすることにより、クロックを補
正することなく、フレーミングを調整することが可能と
なり、回路量を削減できるという効果がある。
ド変換回路に関し、特に１−７コード変換回路のデコー
ド回路部に関する。 〔従来の技術〕 従来の１−７コード変換回路のデコード・コントロー
ル回路部において、フレーミング調整の方法としてクロ
ックに補正を施す方法を用いていた。 〔発明が解決しようとする問題点〕 上述した従来の１−７コード変換回路のデコード・コ
ントロール回路は、読み出した１−７コード・ビットに
対してフレーミングを調整して正しくデコードするため
の回路部であり、クロックに補正を施す構成をとってい
るため、デコード・コントロール回路の他にデコード・
シーケンス回路や、クロック補正回路及びクロック初期
位相合わせ回路等が必要となり回路量が非常に多くなる
という欠点があった。 〔問題点を解決するための手段〕 本発明の１−７コード変換回路は、１−７コード変換
回路を使用する磁気ディスク装置において、前記磁気デ
ィスク装置の書き込み読み出し用ヘッドが読み出したア
ナログ信号をディジタル信号である１−７コード・ビッ
ト信号に変換する変換回路と、前記１−７コード・ビッ
ト信号を記憶しかつシフトするシフト・レジスタ回路
と、前記シフト・レジスタ回路の出力信号とデコード・
コントロール回路から送出されるストローブ信号とを入
力しセレクト・１−７コード・ビット信号を出力するゲ
ート回路と、前記セレクト・１−７コード・ビット信号
を１−７コード変換表に従いNRZデータに変換するデコ
ード回路部と、前記デコード回路部の出力信号であるDE
CODED NRZ信号の情報に従い前記シフト・レジスタ回路
の出力信号を選択するストローブ信号を送出するデコー
ド・コントロール回路とを有する。 〔実施例〕 次に本発明の一実施例について図面を参照して説明す
る。 まず、１−７コード変換回路において、デコード・コ
ントロール回路の必要性について説明する。 １−７コードにおける連続するSYNCパターン“100100
100……”を１−７コード変換表に伴いデコードした場
合、フレーミングのとり方により100100100,1001001001
0,100100100100の３通りがありそれぞれNRZ信号に変換
すると、“1111",“0000"及び“1010"に変換してしま
う。しかしここでのデコード結果のNRZ信号は“00"を期
待している。そのためフレーミングを調整してやる必要
があり、従来はCLOCKを間のびして補正を加えて、“000
0"をデコードできるようにしていた。この時の回路構成
及びタイムチャートを第３図及び第４図に示す。 第１図は本発明の一実施例のブロック図である。１−
７コード変換を使用する磁気ディスク装置の読み出し用
ヘッドが読み出したアナログ信号をディジタル信号に変
換した１−７コード・ビット信号101をシフト・レジス
タ回路１に入力する。１データ・クロックであるコード
・クロック102を用いて、全くシフトしていない１−７
コード・ビット信号Ａ信号103,1ビット分シフトした１
−７コード・ビットＢ信号104、及び２ビット分シフト
した１−７コード・ビット信号Ｃ信号105を出力する。
１−７コード・ビットＡ信号103に対し、１−７コード
・ビットＢ信号104は、１コード・ビット分シフトした
データであり、同様に１−７コード・ビットＢ信号104
に対し、１−７コード・ビットＣ信号105は、１コード
・ビット分シフトしたデータである。103,104,105はそ
れぞれゲート回路２に入力される。 デコード・スタート信号205がアクティブになると、
デコード・コントロール回路部４はストローブＡ信号11
0をアクティブにする。これにより３つの１−７コード
・ビット信号のうちの一つである１−７コード・ビット
Ａ信号103をゲート回路２は選択し、セレクト・１−７
コード・ビット信号106として出力する。セレクト・１
−７コード・ビット信号106は、デコード回路部３にお
いて、１−７コード変換表にしたがい、NRZデータに変
換され、DECODED NRZ BIT×１ 107とDECODED NRZ
BIT×２ 108を出力する。ここで×１×２は“00",“1
1",“10"の３通りにデコードされている。 デコード・コントロール回路部４は、×１×２のデー
タを入力し、ストローブＡ信号をイナクティブにした
後、ストローブＢ信号111またはストローブＣ信号112を
アクティブにし、１−７コード・ビットＢ信号104また
は１−７コード・ビットＣ信号105を選択し、１−７コ
ード・ビットＡ信号103の代りに、セレクト・１−７コ
ード・ビット信号106として出力する。これにより、デ
コード回路部３に入力される１−７コードデータが変化
し、デコード回路部３の出力としての×１×２が“00"
にデコードされるようになる。デコード・コントロール
回路部４は、×１×２が“00"にデコードされるように
変化したことを確認した後にフレーム調整終了信号113
をアクティブにし、NRZビット・アウトプットコントロ
ール回路部５の出力をイネーブルにする。これによりNR
Z×１信号114、NRZ×２信号115は上位回路に伝達可能と
なる。フレーミング調整のためのストローブ信号選択の
例をここで示す。 デコード・スタート信号205がアクティブになると、
デコード・コントロール回路部４は、ストローブＡ信号
110をアクティブにする。これによりセレクト１−７−
コード・データ信号106には、コード・クロックにより
シフトされていない１−７コード・データＡ信号103が
選択される。１−７コード・データ信号をデコードした
結果が×１×２＝“1010"の場合、１−７コード・デー
タ信号00100100100がフレーミングされている。そのた
め１−７コード・データを１コード・ビットシフトすな
わち１−７コード・データＢ信号104が選択される様に
ストローブＡ信号110をイナアクティブにし、ストロー
ブＢ信号111をアクティブにして、セレクト１−７コー
ド・データ信号106上に１−７コード・データＢ信号104
が選択され、00100100100とフレーミングが可能とな
り、正しくは×１×２は“0000"にデコードされる。同
様に×１×２が“1111"にデコードされた場合は、スト
ローブＣ信号112をアクティブにして、１−７コード・
データＣ信号105を選択して正しく×１×２が“0000"に
デコードできる様に１−７コード・データを切り替え
る。上記のシーケンスのタイミングチャートを第２図に
示した。 従来技術を示す第３図のブロック図と第１図とを較べ
ると、本発明を適用することにより、クロック補正回路
部７及びデコード・コントロール回路部６を省略するこ
とができる。 〔発明の効果〕 以上説明したように、本発明は１−７コード変換回路
のデコード回路部において、デコードするデータを１コ
ード・ビットずつシフトすることにより、クロックを補
正することなく、フレーミングを調整することが可能と
なり、回路量を削減できるという効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示すブロック図、第２図は
本発明の一実施例のタイミング・チャート、第３図は、
従来の変換回路を示すブロック図、第４図はそのタイミ
ング・チャートである。 １……１−７コードビットシフトレジスタ回路、２……
ゲート回路、３……デコード回路部、４……デコード・
コントロール回路部、５……NRZビットアウトプットコ
ントロール回路部、６……デコード・シーケンス回路
部、７……クロック補正回路部、８……クロック初期位
相合わせ回路部、101……１−７コード・ビット信号、1
02……コード・クロック信号、103……１−７コード・
ビットＡ信号、104……１−７コード・ビットＢ信号、1
05……１−７コード・ビットＣ信号、106……セレクト
・１−７コード・ビット信号、107……DECODED NRZ×
１（LSB）信号、108……DECODED NRZ×２（MSB）信
号、109……2BIT CLOCK信号、110……ストローブＡ信
号、111……ストローブＢ信号、112……ストローブＣ信
号、113……フレーム調整終了信号、114……NRZ×１（L
SB）信号、115……NRZ×２（LSB）信号、201……STATE
Ａ信号、202……STATE Ｂ信号、203……STATE Ｃ信
号、204……CLOCK HOLD信号、205……デコード・スタ
ート信号、206……クロク初期位相合わせ信号。
本発明の一実施例のタイミング・チャート、第３図は、
従来の変換回路を示すブロック図、第４図はそのタイミ
ング・チャートである。 １……１−７コードビットシフトレジスタ回路、２……
ゲート回路、３……デコード回路部、４……デコード・
コントロール回路部、５……NRZビットアウトプットコ
ントロール回路部、６……デコード・シーケンス回路
部、７……クロック補正回路部、８……クロック初期位
相合わせ回路部、101……１−７コード・ビット信号、1
02……コード・クロック信号、103……１−７コード・
ビットＡ信号、104……１−７コード・ビットＢ信号、1
05……１−７コード・ビットＣ信号、106……セレクト
・１−７コード・ビット信号、107……DECODED NRZ×
１（LSB）信号、108……DECODED NRZ×２（MSB）信
号、109……2BIT CLOCK信号、110……ストローブＡ信
号、111……ストローブＢ信号、112……ストローブＣ信
号、113……フレーム調整終了信号、114……NRZ×１（L
SB）信号、115……NRZ×２（LSB）信号、201……STATE
Ａ信号、202……STATE Ｂ信号、203……STATE Ｃ信
号、204……CLOCK HOLD信号、205……デコード・スタ
ート信号、206……クロク初期位相合わせ信号。
Claims (1)
- (57)【特許請求の範囲】 １．磁気ディスク装置の書き込み読み出し用ヘッドが読
み出したアナログ信号をディジタル信号である１−７コ
ード・ビット信号に変換する変換回路と、前記１−７コ
ード・ビット信号を記憶しシフトするシフト・レジスタ
回路と、前記シフト・レジスタ回路の出力信号とデコー
ド・コントロール回路から送出されるストローブ信号と
を入力しセレクト・１−７コード・ビット信号を出力す
るゲート回路と、前記セレクト・１−７コード・ビット
信号を１−７コード変換表に従いNRZデータに変換する
デコード回路部と、前記デコード回路部の出力信号であ
るDECODEDNRZ信号の情報に従い前記シフトレジスタ回路
の出力信号を選択するストローブ信号を送出するデコー
ド・コントロール回路とを有することを特徴とする１−
７コード変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23768887A JP2757360B2 (ja) | 1987-09-21 | 1987-09-21 | １−７コード変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23768887A JP2757360B2 (ja) | 1987-09-21 | 1987-09-21 | １−７コード変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6479976A JPS6479976A (en) | 1989-03-24 |
| JP2757360B2 true JP2757360B2 (ja) | 1998-05-25 |
Family
ID=17019035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23768887A Expired - Lifetime JP2757360B2 (ja) | 1987-09-21 | 1987-09-21 | １−７コード変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2757360B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4822930B2 (ja) * | 2006-02-14 | 2011-11-24 | 保宏 藤田 | 伸縮自在な釣り用天秤及びそれを備えた釣り用仕掛け |
-
1987
- 1987-09-21 JP JP23768887A patent/JP2757360B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6479976A (en) | 1989-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH024070B2 (ja) | ||
| JP2757360B2 (ja) | １−７コード変換回路 | |
| US5987067A (en) | Variable encoding rate puncturer | |
| JPH01198868A (ja) | ファクシミリ復号化回路 | |
| JPH09219845A (ja) | タイムコード生成回路 | |
| JPH1049984A (ja) | 信号処理回路、信号処理装置、及び、ディスク装置 | |
| JP2766083B2 (ja) | コーデック | |
| US5404141A (en) | Signal converting apparatus utilizing an analog-digital converting section and a digital-analog converting section | |
| JP2001350497A (ja) | 信号処理回路 | |
| JP3080466B2 (ja) | 画像入力装置 | |
| JPH0528658A (ja) | １−７コード信号デコード装置 | |
| JP2000099195A (ja) | タイマ装置 | |
| JPH02218243A (ja) | デジタルデータ転送方式 | |
| JP2937917B2 (ja) | サーボ制御のためのｉｄデータの伝送方法及びそのディスクプレーヤ | |
| JP2543318Y2 (ja) | ディジタル信号切換装置 | |
| JPH0511474B2 (ja) | ||
| JPS61255120A (ja) | 位相調整回路 | |
| JP3986347B2 (ja) | アブソリュートエンコーダの信号出力方法 | |
| JPH06332668A (ja) | 同期回路 | |
| JP2000339872A (ja) | デコードフレーム調整方法、デコードフレーム調整回路および磁気記録装置 | |
| JPH05176573A (ja) | 信号の組合せ回路 | |
| KR890001896B1 (ko) | 디지탈 오디오기기의 단일트랙 변조회로 | |
| JPS5940327B2 (ja) | オフセツト補償方式 | |
| JPH063590B2 (ja) | メモリエラ−訂正回路 | |
| JPH03120961A (ja) | ディジタル映像信号処理装置 |