JPS61136391A

JPS61136391A - タイムベ−スコレクタ−装置

Info

Publication number: JPS61136391A
Application number: JP59258525A
Authority: JP
Inventors: Tatsuo Kawasaki; 川崎　健生
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1984-12-07
Filing date: 1984-12-07
Publication date: 1986-06-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、ヘリカルＶＴＲ等のタイムベースコレクター
装置に関するものである。

〔従来の技術〕

従来、との種タイムベースコレクターｓａは、第２図に
示すように水平位相、サブキャリア位相、ビデオレベル
、サブキャリアレベル、シンクレベル等の制御項目を制
御するに際し、リモートコントロールパネルｌからの制
御信号群３５とローカルコントロールパネル２からの制
御信号群２０とをリモート／ローカル切替器３にて切替
えた後、制御信号群２１をタイムペースコレクタ一本体
１１に送出するものであう喪。

そして、ＶＴＲと組合せて使用されるタイムベースコレ
クター装置の最も多−使用方法としては、テープの編集
作業が考えられ、素材としてのＶＴＲテープ管再生する
場合、通常テープの頭に収録されているカラーパー信号
を再生し、サブキャリアレベル、ビデオレベル等の項目
について初期！１ｉｌＪＩを行なっていた。

〔解決すべき問題点〕

上記のような従来のタイムベースコレクター装置では、
一度に多くの素材テープを使用して編集する場合、個々
のテープの状態にかなりのばらつきがあるためＶＴＲに
テープをかける九びに初期調！ｌ！を行なっているのが
現状である。従って、複数の素材テープを何度も掛は替
えながら繰返し作業する場合、初期１Ｉｌｌｌ整に要す
る時間は実際に編集作業を行なう時間に対して無視出来
ない割合となってしまうという問題点があった。

本発明は、上記問題点を解決するもので、素材テープの
初期ｖ４整状態を記憶し、テープの２＠目以降の再生時
はそのプリセット値を読出すことによって、カラーパー
による初期調整を省略して、すぐに編集作業にはいれる
という編集作業の大幅な能率アップが期待出来るタイム
ベースコレクター装置上提供することを目的とする。

〔問題点の要訣手段〕

上記本発明の目的を達成する九めの本発明に係・るタイ
ムベースコレクター装置の構成は、水平位相、サブキャ
リア位相、ビデオレベル、サブキャリアレベル、シンク
レベル等の制御項目の制御量に対応して２チャンネル以
上のメそリー機能を有するメモリー回路を設けてなるも
のである。

次Ｋ、本＠明の一実施例を図面に基づいて説明する。

第１図は、本発明に係るタイムベースコレクター装置の
一実施例を示すブロック図である◎図中ＩＵ、’Ｊモー
トコントロールパネルでアリ、このリモートコントロー
ルパネル１は、各種制御信号群を設定するものである。

２は、ローカルコントロールパネルで、各種制御信号群
を設定するものである。３は、リモート／ローカル切替
器で、例えばサブキャリアレベル、ビデオレベル等の制
御信号群３５と制御信号群２０とｔ切替えるものである
。４は、マルチプレクサ−で、リモート／ローカル切替
器３の並列入力信号をクロック発生器１２から供給され
るクロックパルス２８に同期して順次シリアルに切替え
て出力するものである。

５は、〜を変換器で、クロック発生器により供給される
クロック２９によって例えば８ビツトのデジタルデータ
に変換するものである。６は、バッファ回路で、〜巾変
換器５で変換されたデータ２３をメモリー回路８に供給
するものである。７は、バッファ回路で、ラッチ回路を
有しておシ、メモリー回路８の出力タイミングと同期し
て必要をデータをラッテし、出力データ２５を送出する
ものである。８は、メモリー回路で、クロック発生器１
２から供給されるアドレスパルス、メモリー５イト等の
各種タ９ξングパルス群３１によ〕制御され、データを
順次メ檀り内の定められたアドレスに記憶する。９は、
Ｄ／Ａ変換器で、デジタルデータハアナログ量に変換さ
れ、この出力データ２６各パラメータの信号量がシリア
ルに出力される。

１’Ｏは、デマルチプレクサ−で、シリアルに送らｊｕ
ｔ信号を並列出力するためクロックパルス３４に同期し
て各パラメータ毎にサンプルホールドして並列に出力す
るものである。１１は、タイムペースコレクタ一本体で
、デマルチプレクサｌＯよシ出力さｆｉ＆並列の制御信
号２７が供給されるものである。

次に、上記実施例の動作についてｉ１２明する。

リモートコントロールパネルｌによって設定さ九る各種
制御信号群、例えば、サブキャリアレベル、ビデオレベ
ル等の制御信号群３５は、リモー）／ａ−カル切替器３
により、マルチプレクサ−４に供給される。このマルチ
プレクサ−４ではとわらの並列入力信号をクロック発生
器１２から供給されるクロックパルス２８に同期して、
順次シリアルに切替えて出力し、アナログデータ２２を
〜を変換器５へ供給する。

前記〜を変換器５は、クロック発生器１２より供給され
るクロックパルス２９によって１例えば、８ビツトのデ
ジタルデー夕に変換する。この変換されたデジタルデー
タ２３は、バッファ回路６を経由してデジタルデータ２
４としてメモリー回路８に供給される。バッファ回路６
は、書込み時のみ動作し、通常の読出し時はハイインピ
ーダンスに保たれる。メモリー回路８はクロック発生器
１２から供給されるアドレスパルス、メモリーライト、
等の各種タイミングパルス群３１によシ制御すれ、デー
タを頑次メモリ内の定められたアドレスに記憶する＠ま
た、３０はバッファ回路６へ供給されるクロックパルス
である。

次に、制御データを読出し出力する場合には、タイミン
グパルス群３１の指定されたメモリーのアドレスからデ
ータが出力される。バッファ回路７は、ラッチ回路を持
っており、メモリー回路８の出力タイミングに同期して
必要なデータをラッチし、出力データ２５としてＤ／Ａ
変換器９へ供給　゛する。同様にバッファ回路７は書込
みタイミング中はハイインピーダンス状態となる。職責
換器９では、デジタルデータはタイミングパルス３３に
よりアナログ量に変換される。出力されたアナログデー
タ２６は各パラメーターの信号量がシリアルに出力され
る。

したがって、デマルチプレクサ−１０ではシリアルに送
られた信号を並列出力するためクロックパルス３４に同
期して各パラメータ毎にサンプルホールドして並列に出
力する。この出力される並列のアナログ制御信号２７は
、タイムベースコレクタ一本体１１へ供給される。バッ
ファ回路７へ供給されるタイミングパルス３２は各制御
信号、この実施例の場合、４つの制御信号ｔ−１組とす
ると指定された組（チャンネル）毎にデータを出力する
ようにタイミングが管理される。このメモリーチャンネ
ルを各素材テープ毎に設けておけば、必要に応じて容易
に制御状態の再現が可能となる。

〔発明の効果〕

以上説明したように本発明に係るタイムベースコレクタ
ー装置によれば、水平位相、サブキャリア位相、ビデオ
レベル、す！キャリアレベル、シンクレベｘｑｆの制御
項目の制御量に対応して２チャンネル以上のメモリー機
能を有するメモリー回路を設けたから制御信号を記憶す
るメモリーを有するため、各素材テープに対応して予め
初期調整データを記憶しておくことによシ、テープ掛は
替えを行なっても、メモリーの読出しを行うことで、煩
雑な初期調整を行なうことなく、編集作業が進められる
という効果を奏する。

【図面の簡単な説明】

第１図は、本発明に係るタイムベースコレクター装置の
一実施例を示すブロック図である。第２図は、従来のタイムベースコレクター装置を示すプ
四ツク図である。１・・・リモートコントロールパネル２・・・ローカルコントロールハネル３・・・リモート／ミーカル切替器４・・・マルチプレクサ−′５・・・〜を変換器６・・
・パフ７７回路　　　７・・・バッファ回路８・・・メ
モリー回路　　　９・・・Ｄ／、変換器ｌＯ・・・デマ
ルチプレクサ１１・・・タイムベースコレクタ本体１２・・・クロック発生回路　　２ｏ・・・制御信号群
２１・・・制御信号群　　　２２・・・アナログデータ
２３・・・デジタルデータ　２４・・・デジタルデータ
２５・・・出力データ　　　２６・・・アナログデータ
２７・・・アナログ制御信号　２８・・・クロックパル
ス２９・・・クロックパルス　３ｏ・・・クロックパル
ス３１・・・タイミングパルス＃　３２・・・タイミン
グパルス３３・・・タイミングパルス　３４・・・クロ
ックパルス３５・・・制御信号群

Claims

【特許請求の範囲】

水平位相、サブキャリア位相、ビデオレベル、サブキャ
リアレベル、シンクレベル等の制御項目の制御量に対応
して２チャンネル以上のメモリー機能を有するメモリー
回路を設けたことを特徴とするタイムベースコレクター
装置。