JPH05175966A - 多重伝送方法 - Google Patents
多重伝送方法Info
- Publication number
- JPH05175966A JPH05175966A JP3343773A JP34377391A JPH05175966A JP H05175966 A JPH05175966 A JP H05175966A JP 3343773 A JP3343773 A JP 3343773A JP 34377391 A JP34377391 A JP 34377391A JP H05175966 A JPH05175966 A JP H05175966A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- multiplex
- node
- status flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40169—Flexible bus arrangements
- H04L12/40176—Flexible bus arrangements involving redundancy
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/40—Network security protocols
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【目的】 多重伝送における通信制御上のデータの時系
列をコントローラが正確に把握できるようにする。 【構成】 コントローラとしてのＣＰＵ４と、通信ユニ
ットとしての多重ＬＳＩ７とを制御ノードに設ける。多
重ＬＳＩ７は、送信バッファ、受信バッファ及びステー
タスフラグを備える。ステータスフラグは、ＣＰＵ４が
送信バッファに送信データを書込んだ際にセットされ、
かつ該送信バッファに書込まれた送信データが多重伝送
路へ送信された際にリセットされる。ＣＰＵ４が受信バ
ッファを通して多重伝送路からの受信データを読込む際
には、ステータスフラグを同時に読込む。セットされた
ステータスフラグを読込んだ場合には送信バッファ内の
データが未送信である間に受信データを得たことが、リ
セットされたステータスフラグを読込んだ場合には送信
バッファ内のデータが送信された後に受信データを得た
ことが各々判明する。
列をコントローラが正確に把握できるようにする。 【構成】 コントローラとしてのＣＰＵ４と、通信ユニ
ットとしての多重ＬＳＩ７とを制御ノードに設ける。多
重ＬＳＩ７は、送信バッファ、受信バッファ及びステー
タスフラグを備える。ステータスフラグは、ＣＰＵ４が
送信バッファに送信データを書込んだ際にセットされ、
かつ該送信バッファに書込まれた送信データが多重伝送
路へ送信された際にリセットされる。ＣＰＵ４が受信バ
ッファを通して多重伝送路からの受信データを読込む際
には、ステータスフラグを同時に読込む。セットされた
ステータスフラグを読込んだ場合には送信バッファ内の
データが未送信である間に受信データを得たことが、リ
セットされたステータスフラグを読込んだ場合には送信
バッファ内のデータが送信された後に受信データを得た
ことが各々判明する。
Description
【０００１】
【産業上の利用分野】本発明は、送信バッファを有する
通信ユニットを介してコントローラが多重伝送路を通し
たデータの送受を行うための多重伝送方法に関するもの
である。
通信ユニットを介してコントローラが多重伝送路を通し
たデータの送受を行うための多重伝送方法に関するもの
である。
【０００２】
【従来の技術】最近自動車の分野において、エレクトロ
ニクス化にともなってスイッチ、センサ、アクチュエー
タ等の電装品の数が多くなってきたことから、電装品間
を結ぶワイヤーハーネスの肥大化、複雑化が深刻な問題
になっている。そこで、特開昭６３−１４２９３３号公
報に示されるように、１つの伝送路を複数の電装品で共
用する多重伝送方式が注目されている。共通の伝送路を
時分割で使用することにより、伝送路に接続された複数
のノード間のデータ通信を実現するのである。
ニクス化にともなってスイッチ、センサ、アクチュエー
タ等の電装品の数が多くなってきたことから、電装品間
を結ぶワイヤーハーネスの肥大化、複雑化が深刻な問題
になっている。そこで、特開昭６３−１４２９３３号公
報に示されるように、１つの伝送路を複数の電装品で共
用する多重伝送方式が注目されている。共通の伝送路を
時分割で使用することにより、伝送路に接続された複数
のノード間のデータ通信を実現するのである。
【０００３】例えば四輪操舵制御を司る制御ノード（４
ＷＳノード）は、センサ及びアクチュエータが接続され
たコントローラとしてのＣＰＵと、多重伝送を司るため
の通信ユニットとしての多重ＬＳＩとを備えたものであ
る。ＣＰＵは、四輪操舵制御を実現するために自己のセ
ンサからのデータに応じて自己のアクチュエータの動作
を制御するだけでなく、例えば該センサからのデータを
他のノード、例えばトラクション制御を司る制御ノード
（ＴＲＣノード）でも利用できるように多重ＬＳＩに対
して送信要求を出す。多重ＬＳＩは送信バッファを備え
ており、送信要求が出されたデータはまず送信バッファ
に書込まれる。更に多重ＬＳＩは、送信バッファ内のデ
ータに送信元及び送信先を示す情報等を付与したうえ、
これを所定のフォーマットで多重伝送路へ送信する。た
だし、複数のノードが同時に送信を実行すると多重伝送
路上で信号の衝突が生じてしまうので、この衝突を防ぐ
ためにノード毎にプライオリティと呼ばれる優先順位が
設定されている。低いプライオリティのノードの送信実
行は、高いプライオリティのノードの送信が完了するま
で待たされるのである。
ＷＳノード）は、センサ及びアクチュエータが接続され
たコントローラとしてのＣＰＵと、多重伝送を司るため
の通信ユニットとしての多重ＬＳＩとを備えたものであ
る。ＣＰＵは、四輪操舵制御を実現するために自己のセ
ンサからのデータに応じて自己のアクチュエータの動作
を制御するだけでなく、例えば該センサからのデータを
他のノード、例えばトラクション制御を司る制御ノード
（ＴＲＣノード）でも利用できるように多重ＬＳＩに対
して送信要求を出す。多重ＬＳＩは送信バッファを備え
ており、送信要求が出されたデータはまず送信バッファ
に書込まれる。更に多重ＬＳＩは、送信バッファ内のデ
ータに送信元及び送信先を示す情報等を付与したうえ、
これを所定のフォーマットで多重伝送路へ送信する。た
だし、複数のノードが同時に送信を実行すると多重伝送
路上で信号の衝突が生じてしまうので、この衝突を防ぐ
ためにノード毎にプライオリティと呼ばれる優先順位が
設定されている。低いプライオリティのノードの送信実
行は、高いプライオリティのノードの送信が完了するま
で待たされるのである。
【０００４】４ＷＳノードの多重ＬＳＩは受信バッファ
をも備えており、他のノードから送信された多重伝送路
上の該４ＷＳノード宛ての信号の中から所要のデータが
抽出され、該抽出されたデータが受信データとして受信
バッファに書込まれる。そして、ＣＰＵは、受信バッフ
ァ内のデータを読込み、該読込んだデータを四輪操舵制
御に反映させる。
をも備えており、他のノードから送信された多重伝送路
上の該４ＷＳノード宛ての信号の中から所要のデータが
抽出され、該抽出されたデータが受信データとして受信
バッファに書込まれる。そして、ＣＰＵは、受信バッフ
ァ内のデータを読込み、該読込んだデータを四輪操舵制
御に反映させる。
【０００５】一方、ＴＲＣノードも上記４ＷＳノードの
場合と同様のＣＰＵと多重ＬＳＩとを備えており、他の
ノードの送信データを自己のトラクション制御に反映さ
せるとともに、他のノードに宛ててデータを送信する機
能を有する。従来は、例えば４ＷＳノードとＴＲＣノー
ドとの間の制御の協調を以上のようにして実現してい
た。
場合と同様のＣＰＵと多重ＬＳＩとを備えており、他の
ノードの送信データを自己のトラクション制御に反映さ
せるとともに、他のノードに宛ててデータを送信する機
能を有する。従来は、例えば４ＷＳノードとＴＲＣノー
ドとの間の制御の協調を以上のようにして実現してい
た。
【０００６】
【発明が解決しようとする課題】上記のように従来の多
重伝送方法によれば、例えば４ＷＳノードは、ＣＰＵが
送信バッファに書込んだデータが実際に多重伝送路へ送
信されたかどうかを確認する手段を有していなかったの
で、該４ＷＳノードがプライオリティの関係から送信待
機状態に入っている間にＣＰＵがＴＲＣノードからの受
信データを読込んでしまった場合には、該ＴＲＣノード
との間の協調制御に支障が生じる問題があった。
重伝送方法によれば、例えば４ＷＳノードは、ＣＰＵが
送信バッファに書込んだデータが実際に多重伝送路へ送
信されたかどうかを確認する手段を有していなかったの
で、該４ＷＳノードがプライオリティの関係から送信待
機状態に入っている間にＣＰＵがＴＲＣノードからの受
信データを読込んでしまった場合には、該ＴＲＣノード
との間の協調制御に支障が生じる問題があった。
【０００７】すなわち、４ＷＳノードのＣＰＵは、送信
バッファに書込んだＴＲＣノード宛のデータが実際には
未送信であるにもかかわらず、読込んだ受信データが自
己の送信データに対する応答であるものと判断して、該
読込んだデータを四輪操舵制御に反映させてしまう。一
方、ＴＲＣノードのＣＰＵは、４ＷＳノードの送信デー
タを実際には受信していないので、該４ＷＳノードの送
信データに対する応答データを４ＷＳノードに宛てて送
信したわけではない。つまり、４ＷＳノードとＴＲＣノ
ードとの間に制御上の齟齬が生じ、両者間の好ましい協
調制御が実現できなくなってしまう。
バッファに書込んだＴＲＣノード宛のデータが実際には
未送信であるにもかかわらず、読込んだ受信データが自
己の送信データに対する応答であるものと判断して、該
読込んだデータを四輪操舵制御に反映させてしまう。一
方、ＴＲＣノードのＣＰＵは、４ＷＳノードの送信デー
タを実際には受信していないので、該４ＷＳノードの送
信データに対する応答データを４ＷＳノードに宛てて送
信したわけではない。つまり、４ＷＳノードとＴＲＣノ
ードとの間に制御上の齟齬が生じ、両者間の好ましい協
調制御が実現できなくなってしまう。
【０００８】本発明の目的は、多重伝送における通信制
御上のデータの時系列をコントローラが正確に把握でき
るようにすることにある。
御上のデータの時系列をコントローラが正確に把握でき
るようにすることにある。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
め、本発明では、送信バッファに書込んだデータの送信
状態を識別するためのステータスフラグを設け、該ステ
ータスフラグをコントローラが受信データと同時に読込
むこととした。
め、本発明では、送信バッファに書込んだデータの送信
状態を識別するためのステータスフラグを設け、該ステ
ータスフラグをコントローラが受信データと同時に読込
むこととした。
【００１０】具体的に説明すると、本発明は、送信バッ
ファとステータスフラグとを有する通信ユニットを介し
てコントローラが多重伝送路を通したデータの送受を行
うための多重伝送方法であって、コントローラにより送
信バッファに送信データが書込まれた際にステータスフ
ラグをセットする工程と、送信バッファに書込まれた送
信データが多重伝送路へ送信された際にステータスフラ
グをリセットする工程と、通信ユニットを介した多重伝
送路からの受信データとともにステータスフラグをコン
トローラに読込ませる工程とを備えた構成を採用したも
のである。
ファとステータスフラグとを有する通信ユニットを介し
てコントローラが多重伝送路を通したデータの送受を行
うための多重伝送方法であって、コントローラにより送
信バッファに送信データが書込まれた際にステータスフ
ラグをセットする工程と、送信バッファに書込まれた送
信データが多重伝送路へ送信された際にステータスフラ
グをリセットする工程と、通信ユニットを介した多重伝
送路からの受信データとともにステータスフラグをコン
トローラに読込ませる工程とを備えた構成を採用したも
のである。
【００１１】
【作用】本発明によれば、コントローラが送信バッファ
に書込んだ送信データが未送信である場合には、ステー
タスフラグがセットされた状態となる。この状態で多重
伝送路上のデータを受信するときには、該受信したデー
タとともに、セットされたステータスフラグがコントロ
ーラに読込まれる。一方、コントローラが送信バッファ
に書込んだ送信データが送信された場合には、ステータ
スフラグがリセットされた状態となる。この状態では、
リセットされたステータスフラグが受信データとともに
コントローラに読込まれる。
に書込んだ送信データが未送信である場合には、ステー
タスフラグがセットされた状態となる。この状態で多重
伝送路上のデータを受信するときには、該受信したデー
タとともに、セットされたステータスフラグがコントロ
ーラに読込まれる。一方、コントローラが送信バッファ
に書込んだ送信データが送信された場合には、ステータ
スフラグがリセットされた状態となる。この状態では、
リセットされたステータスフラグが受信データとともに
コントローラに読込まれる。
【００１２】つまり、セットされたステータスフラグを
コントローラが読込んだ場合には、送信バッファ内のデ
ータが未送信である間に受信データを得たことが判明す
る。また、リセットされたステータスフラグをコントロ
ーラが読込んだ場合には、送信バッファ内のデータが送
信された後に受信データを得たことが判明するのであ
る。このようにステータスフラグを参照すれば、コント
ローラにとって通信制御上のデータの時系列の正確な把
握が可能になる。
コントローラが読込んだ場合には、送信バッファ内のデ
ータが未送信である間に受信データを得たことが判明す
る。また、リセットされたステータスフラグをコントロ
ーラが読込んだ場合には、送信バッファ内のデータが送
信された後に受信データを得たことが判明するのであ
る。このようにステータスフラグを参照すれば、コント
ローラにとって通信制御上のデータの時系列の正確な把
握が可能になる。
【００１３】
【実施例】図１は、本発明の実施例に係る多重伝送方法
が適用される多重伝送装置の構成を例示したブロック図
である。同図に示すように、多重伝送路１には制御ノー
ド２と他のノード３とが接続されている。ここでは、前
記従来例の場合と同様に、制御ノード２は４ＷＳノード
であり、他のノード３はＴＲＣノードであるものとして
説明を進める。
が適用される多重伝送装置の構成を例示したブロック図
である。同図に示すように、多重伝送路１には制御ノー
ド２と他のノード３とが接続されている。ここでは、前
記従来例の場合と同様に、制御ノード２は４ＷＳノード
であり、他のノード３はＴＲＣノードであるものとして
説明を進める。
【００１４】制御ノード２は、四輪操舵制御を実現する
ためのコントローラとしてのＣＰＵ４を備えるものであ
る。このＣＰＵ４には、センサ５やアクチュエータ６が
接続されている。また、制御ノード２は、多重伝送を司
るための通信ユニットとしての多重ＬＳＩ７を備えてい
る。この多重ＬＳＩ７は、送信バッファ、受信バッフ
ァ、及び、送信バッファ内のデータの送信状態を識別す
るための１ビットのステータスフラグを有するものであ
る。
ためのコントローラとしてのＣＰＵ４を備えるものであ
る。このＣＰＵ４には、センサ５やアクチュエータ６が
接続されている。また、制御ノード２は、多重伝送を司
るための通信ユニットとしての多重ＬＳＩ７を備えてい
る。この多重ＬＳＩ７は、送信バッファ、受信バッフ
ァ、及び、送信バッファ内のデータの送信状態を識別す
るための１ビットのステータスフラグを有するものであ
る。
【００１５】図２は、制御ノード２におけるＣＰＵ４と
多重ＬＳＩ７との間のデータの送受方法を表わした概念
図である。図１及び図２を参照しながら制御ノード２の
動作を説明する。
多重ＬＳＩ７との間のデータの送受方法を表わした概念
図である。図１及び図２を参照しながら制御ノード２の
動作を説明する。
【００１６】ＣＰＵ４は、四輪操舵制御を実現するため
にセンサ５からのデータに応じてアクチュエータ６の動
作を制御するだけでなく、例えば該センサ５からのデー
タを送信するように多重ＬＳＩ７に対して送信要求を出
す。送信データがＣＰＵ４により多重ＬＳＩ７の送信バ
ッファに書込まれるのである。多重ＬＳＩ７は、自己の
送信機会が到来するのを待って、送信バッファ内のデー
タに送信元及び送信先を示す情報等を付与することによ
り所定のフォーマットに編成したデータを、多重伝送路
１へ送信する。該送信されたデータは、送信先として指
定されたノードに受信される。
にセンサ５からのデータに応じてアクチュエータ６の動
作を制御するだけでなく、例えば該センサ５からのデー
タを送信するように多重ＬＳＩ７に対して送信要求を出
す。送信データがＣＰＵ４により多重ＬＳＩ７の送信バ
ッファに書込まれるのである。多重ＬＳＩ７は、自己の
送信機会が到来するのを待って、送信バッファ内のデー
タに送信元及び送信先を示す情報等を付与することによ
り所定のフォーマットに編成したデータを、多重伝送路
１へ送信する。該送信されたデータは、送信先として指
定されたノードに受信される。
【００１７】また、他のノード３から多重伝送路１上に
当該制御ノード２宛てのデータが送信された場合には、
該多重伝送路１上の送信データの中から所要のデータが
抽出され、該抽出されたデータが受信データとして多重
ＬＳＩ７の受信バッファに書込まれる。この受信バッフ
ァ内のデータは、ステータスフラグとともにＣＰＵ４に
読込まれ、該ＣＰＵ４による四輪操舵制御に反映させら
れる。
当該制御ノード２宛てのデータが送信された場合には、
該多重伝送路１上の送信データの中から所要のデータが
抽出され、該抽出されたデータが受信データとして多重
ＬＳＩ７の受信バッファに書込まれる。この受信バッフ
ァ内のデータは、ステータスフラグとともにＣＰＵ４に
読込まれ、該ＣＰＵ４による四輪操舵制御に反映させら
れる。
【００１８】さて、このように受信データとともにＣＰ
Ｕ４に読込まれるステータスフラグは、次のようにして
セットされ、かつリセットされるものである。図３は、
多重ＬＳＩ７におけるステータスフラグ（ＳＦ）の取扱
方法を示したフローチャート図である。
Ｕ４に読込まれるステータスフラグは、次のようにして
セットされ、かつリセットされるものである。図３は、
多重ＬＳＩ７におけるステータスフラグ（ＳＦ）の取扱
方法を示したフローチャート図である。
【００１９】まず、ステップＳ１では、ステータスフラ
グが“１”にセットされているかどうかを調べる。ステ
ータスフラグがセットされていない場合には、ＣＰＵ４
が送信バッファに送信データを書込んだ時に限りステー
タスフラグを“１”にセットする（ステップＳ２，Ｓ
３）。また、ステータスフラグが既にセットされている
場合には、送信バッファ内のデータを多重伝送路１へ送
信した時に限りステータスフラグを“０”にリセットす
る（ステップＳ４，Ｓ５）。
グが“１”にセットされているかどうかを調べる。ステ
ータスフラグがセットされていない場合には、ＣＰＵ４
が送信バッファに送信データを書込んだ時に限りステー
タスフラグを“１”にセットする（ステップＳ２，Ｓ
３）。また、ステータスフラグが既にセットされている
場合には、送信バッファ内のデータを多重伝送路１へ送
信した時に限りステータスフラグを“０”にリセットす
る（ステップＳ４，Ｓ５）。
【００２０】以上のとおり、本実施例によれば、未送信
のデータが送信バッファに残っている場合のみステータ
スフラグが“１”にセットされた状態となるのである。
したがって、“１”にセットされたステータスフラグを
ＣＰＵ４が読込んだ場合には、送信バッファ内のデータ
が未送信である間に受信データを得たことが判明する。
また、“０”にリセットされたステータスフラグをＣＰ
Ｕ４が読込んだ場合には、送信バッファ内のデータが送
信された後に受信データを得たことが判明するのであ
る。このようにステータスフラグを参照すれば、ＣＰＵ
４は通信制御上のデータの時系列を正確に把握すること
ができる。
のデータが送信バッファに残っている場合のみステータ
スフラグが“１”にセットされた状態となるのである。
したがって、“１”にセットされたステータスフラグを
ＣＰＵ４が読込んだ場合には、送信バッファ内のデータ
が未送信である間に受信データを得たことが判明する。
また、“０”にリセットされたステータスフラグをＣＰ
Ｕ４が読込んだ場合には、送信バッファ内のデータが送
信された後に受信データを得たことが判明するのであ
る。このようにステータスフラグを参照すれば、ＣＰＵ
４は通信制御上のデータの時系列を正確に把握すること
ができる。
【００２１】つまり、ＣＰＵ４は、多重ＬＳＩ７の送信
バッファに書込んだデータが実際に多重伝送路１へ送信
されたかどうかを確認することができるので、当該制御
ノード２がプライオリティの関係から送信待機状態に入
っている間にＣＰＵ４が他のノード３からの受信データ
を読込んだ場合には、従来とは違って受信データの四輪
操舵制御への反映を保留することができる。また、他の
ノード３が制御ノード２の送信データに対する応答デー
タを実際に送信するのを待って、該他のノード３からの
受信データを四輪操舵制御に反映させることも可能であ
る。つまり、当該制御ノード（４ＷＳノード）２と他の
ノード（ＴＲＣノード）３との間に制御上の齟齬は生じ
ず、両者間の好ましい協調制御を担保できる。
バッファに書込んだデータが実際に多重伝送路１へ送信
されたかどうかを確認することができるので、当該制御
ノード２がプライオリティの関係から送信待機状態に入
っている間にＣＰＵ４が他のノード３からの受信データ
を読込んだ場合には、従来とは違って受信データの四輪
操舵制御への反映を保留することができる。また、他の
ノード３が制御ノード２の送信データに対する応答デー
タを実際に送信するのを待って、該他のノード３からの
受信データを四輪操舵制御に反映させることも可能であ
る。つまり、当該制御ノード（４ＷＳノード）２と他の
ノード（ＴＲＣノード）３との間に制御上の齟齬は生じ
ず、両者間の好ましい協調制御を担保できる。
【００２２】なお、本発明は、上記４ＷＳノードとＴＲ
Ｃノードとの間に限らず、エンジン制御を司る制御ノー
ド（ＥＧＩノード）と自動変速制御を司る制御ノード
（ＥＡＴノード）との間等における他の協調制御にも好
適に利用される。
Ｃノードとの間に限らず、エンジン制御を司る制御ノー
ド（ＥＧＩノード）と自動変速制御を司る制御ノード
（ＥＡＴノード）との間等における他の協調制御にも好
適に利用される。
【００２３】
【発明の効果】以上説明してきたように本発明によれ
ば、通信ユニットの送信バッファに書込んだデータの送
信状態を識別するためのステータスフラグをコントロー
ラが受信データと同時に読込む構成を採用したので、読
込んだステータスフラグを参照すれば、送信バッファ内
のデータが未送信である間に受信データを得たのである
か、或いは送信バッファ内のデータが送信された後に受
信データを得たのであるかを判別することができる。つ
まり、通信制御上のデータの時系列をコントローラが正
確に把握できる効果が得られる。特に、本発明を複数の
ノード間の協調制御に適用すれば、該協調制御の信頼性
が向上する効果がある。
ば、通信ユニットの送信バッファに書込んだデータの送
信状態を識別するためのステータスフラグをコントロー
ラが受信データと同時に読込む構成を採用したので、読
込んだステータスフラグを参照すれば、送信バッファ内
のデータが未送信である間に受信データを得たのである
か、或いは送信バッファ内のデータが送信された後に受
信データを得たのであるかを判別することができる。つ
まり、通信制御上のデータの時系列をコントローラが正
確に把握できる効果が得られる。特に、本発明を複数の
ノード間の協調制御に適用すれば、該協調制御の信頼性
が向上する効果がある。
【図１】本発明の実施例に係る多重伝送方法が適用され
る多重伝送装置の構成を例示したブロック図である。
る多重伝送装置の構成を例示したブロック図である。
【図２】図１の多重伝送装置におけるＣＰＵと多重ＬＳ
Ｉとの間のデータの送受方法を表わした概念図である。
Ｉとの間のデータの送受方法を表わした概念図である。
【図３】図１中の多重ＬＳＩにおけるステータスフラグ
（ＳＦ）の取扱方法を示したフローチャート図である。
（ＳＦ）の取扱方法を示したフローチャート図である。
１ 多重伝送路 ２ 制御ノード ３ 他のノード ４ ＣＰＵ（コントローラ） ５ センサ ６ アクチュエータ ７ 多重ＬＳＩ（通信ユニット）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 徳永 利道 広島県安芸郡府中町新地３番１号 マツダ 株式会社内
Claims (1)
- 【請求項１】 送信バッファとステータスフラグとを有
する通信ユニットを介してコントローラが多重伝送路を
通したデータの送受を行うための多重伝送方法であっ
て、 前記コントローラにより前記送信バッファに送信データ
が書込まれた際に前記ステータスフラグをセットする工
程と、 前記送信バッファに書込まれた送信データが前記多重伝
送路へ送信された際に前記ステータスフラグをリセット
する工程と、 前記通信ユニットを介した前記多重伝送路からの受信デ
ータとともに前記ステータスフラグを前記コントローラ
に読込ませる工程とを備えたことを特徴とする多重伝送
方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3343773A JP3051533B2 (ja) | 1991-12-26 | 1991-12-26 | 多重伝送方法及び多重伝送装置 |
| EP92121956A EP0548977B1 (en) | 1991-12-26 | 1992-12-23 | Multiplex transmission apparatus and multiplex transmission method |
| DE69227754T DE69227754T2 (de) | 1991-12-26 | 1992-12-23 | Multiplexübertragungs-Einrichtung und -Verfahren |
| KR1019920025374A KR960014419B1 (ko) | 1991-12-26 | 1992-12-24 | 다중전송방법 및 장치 |
| US07/996,592 US5398240A (en) | 1991-12-26 | 1992-12-24 | Multiplex transmission apparatus and multiplex transmission method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3343773A JP3051533B2 (ja) | 1991-12-26 | 1991-12-26 | 多重伝送方法及び多重伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05175966A true JPH05175966A (ja) | 1993-07-13 |
| JP3051533B2 JP3051533B2 (ja) | 2000-06-12 |
Family
ID=18364131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3343773A Expired - Fee Related JP3051533B2 (ja) | 1991-12-26 | 1991-12-26 | 多重伝送方法及び多重伝送装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5398240A (ja) |
| EP (1) | EP0548977B1 (ja) |
| JP (1) | JP3051533B2 (ja) |
| KR (1) | KR960014419B1 (ja) |
| DE (1) | DE69227754T2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5499336A (en) * | 1991-08-16 | 1996-03-12 | Robert Bosch Gmbh | Monitoring a computer network |
| SE515342C2 (sv) * | 1994-04-29 | 2001-07-16 | Ericsson Telefon Ab L M | Digitalt tidsväljarsystem |
| US5808371A (en) * | 1995-09-05 | 1998-09-15 | Hitachi, Ltd. | Apparatus for driving electrical loads provided at a vehicle |
| US5784378A (en) * | 1996-05-30 | 1998-07-21 | Analog Devices, Inc. | Method and apparatus for time shaped finite impulse response filter with multiple signal stream capability |
| JP2001236304A (ja) * | 2000-02-21 | 2001-08-31 | Mitsubishi Electric Corp | マイクロコンピュータ |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59172861A (ja) * | 1983-03-22 | 1984-09-29 | Toshiba Corp | ル−プバツク制御方式 |
| US4975904A (en) * | 1984-06-01 | 1990-12-04 | Digital Equipment Corporation | Local area network for digital data processing system including timer-regulated message transfer arrangement |
| JPH0771081B2 (ja) * | 1986-12-05 | 1995-07-31 | 日本電装株式会社 | 通信機能を有する制御装置 |
| JPH0787461B2 (ja) * | 1987-06-19 | 1995-09-20 | 株式会社東芝 | ロ−カルエリアネツトワ−クシステム |
| JP2904283B2 (ja) * | 1989-05-22 | 1999-06-14 | マツダ株式会社 | 車両用多重伝送装置 |
| JP2667532B2 (ja) * | 1989-10-06 | 1997-10-27 | 株式会社東芝 | Ｌａｎコントローラ |
| US4993025A (en) * | 1989-11-21 | 1991-02-12 | Picker International, Inc. | High efficiency image data transfer network |
| EP0433520B1 (en) * | 1989-12-22 | 1996-02-14 | International Business Machines Corporation | Elastic configurable buffer for buffering asynchronous data |
| JPH04138742A (ja) * | 1990-09-28 | 1992-05-13 | Nec Corp | パケットのバッファ記憶装置 |
-
1991
- 1991-12-26 JP JP3343773A patent/JP3051533B2/ja not_active Expired - Fee Related
-
1992
- 1992-12-23 DE DE69227754T patent/DE69227754T2/de not_active Expired - Fee Related
- 1992-12-23 EP EP92121956A patent/EP0548977B1/en not_active Expired - Lifetime
- 1992-12-24 US US07/996,592 patent/US5398240A/en not_active Expired - Lifetime
- 1992-12-24 KR KR1019920025374A patent/KR960014419B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP3051533B2 (ja) | 2000-06-12 |
| EP0548977A3 (en) | 1994-05-18 |
| DE69227754D1 (de) | 1999-01-14 |
| US5398240A (en) | 1995-03-14 |
| EP0548977B1 (en) | 1998-12-02 |
| KR930015420A (ko) | 1993-07-24 |
| KR960014419B1 (ko) | 1996-10-15 |
| EP0548977A2 (en) | 1993-06-30 |
| DE69227754T2 (de) | 1999-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05175966A (ja) | 多重伝送方法 | |
| JPH10257078A (ja) | 車両多重通信装置 | |
| JP3500565B2 (ja) | メッセージ分割通信方法及び通信システム | |
| JPH09226482A (ja) | 車両用通信制御装置 | |
| EP0887971A2 (en) | Communication method and communication system | |
| JP3217397B2 (ja) | 通信制御装置のデータ送信方法 | |
| JPH0983561A (ja) | ネットワーク間接続装置 | |
| JPH07306709A (ja) | 車両の監視制御データ転送装置 | |
| JP2904306B2 (ja) | 多重伝送装置 | |
| JP2989918B2 (ja) | 多重伝送方式のフェイルセーフ方法 | |
| JP3088199B2 (ja) | 多重通信装置 | |
| JPS6345146B2 (ja) | ||
| JPH03201741A (ja) | 伝送回路の送信要求応答方法 | |
| JP3178206B2 (ja) | 多重通信装置 | |
| JP3088197B2 (ja) | 多重通信装置 | |
| JP3474899B2 (ja) | Ｌａｎの通信方法 | |
| JPH03289833A (ja) | 車両用データ伝送装置 | |
| JPH07101877B2 (ja) | 端末装置 | |
| JPH11127219A (ja) | データ転送装置 | |
| JPH0113575B2 (ja) | ||
| JPH0484531A (ja) | ローカルネットワークシステムの通信方式 | |
| JP2002026911A (ja) | 多重伝送システム及びそれに用いるマスタ装置、端末装置 | |
| JPH08101810A (ja) | バス制御方法 | |
| JPH0734190B2 (ja) | デ−タ伝送システムにおける通信制御装置 | |
| JPS6332299B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000314 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |