JP3051533B2 - 多重伝送方法及び多重伝送装置 - Google Patents
多重伝送方法及び多重伝送装置Info
- Publication number
- JP3051533B2 JP3051533B2 JP3343773A JP34377391A JP3051533B2 JP 3051533 B2 JP3051533 B2 JP 3051533B2 JP 3343773 A JP3343773 A JP 3343773A JP 34377391 A JP34377391 A JP 34377391A JP 3051533 B2 JP3051533 B2 JP 3051533B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- node
- status flag
- multiplex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40169—Flexible bus arrangements
- H04L12/40176—Flexible bus arrangements involving redundancy
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/40—Network security protocols
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、送信バッファを有する
通信ユニットを介してコントローラが多重伝送路を通し
たデータの送受を行うための多重伝送方法及び多重伝送
装置に関するものである。
通信ユニットを介してコントローラが多重伝送路を通し
たデータの送受を行うための多重伝送方法及び多重伝送
装置に関するものである。
【0002】
【従来の技術】最近自動車の分野において、エレクトロ
ニクス化にともなってスイッチ、センサ、アクチュエー
タ等の電装品の数が多くなってきたことから、電装品間
を結ぶワイヤーハーネスの肥大化、複雑化が深刻な問題
になっている。そこで、特開昭63−142933号公
報に示されるように、1つの伝送路を複数の電装品で共
用する多重伝送方式が注目されている。共通の伝送路を
時分割で使用することにより、伝送路に接続された複数
のノード間のデータ通信を実現するのである。
ニクス化にともなってスイッチ、センサ、アクチュエー
タ等の電装品の数が多くなってきたことから、電装品間
を結ぶワイヤーハーネスの肥大化、複雑化が深刻な問題
になっている。そこで、特開昭63−142933号公
報に示されるように、1つの伝送路を複数の電装品で共
用する多重伝送方式が注目されている。共通の伝送路を
時分割で使用することにより、伝送路に接続された複数
のノード間のデータ通信を実現するのである。
【0003】例えば四輪操舵制御を司る制御ノード(4
WSノード)は、センサ及びアクチュエータが接続され
たコントローラとしてのCPUと、多重伝送を司るため
の通信ユニットとしての多重LSIとを備えたものであ
る。CPUは、四輪操舵制御を実現するために自己のセ
ンサからのデータに応じて自己のアクチュエータの動作
を制御するだけでなく、例えば該センサからのデータを
他のノード、例えばトラクション制御を司る制御ノード
(TRCノード)でも利用できるように多重LSIに対
して送信要求を出す。多重LSIは送信バッファを備え
ており、送信要求が出されたデータはまず送信バッファ
に書込まれる。更に多重LSIは、送信バッファ内のデ
ータに送信元及び送信先を示す情報等を付与したうえ、
これを所定のフォーマットで多重伝送路へ送信する。た
だし、複数のノードが同時に送信を実行すると多重伝送
路上で信号の衝突が生じてしまうので、この衝突を防ぐ
ためにノード毎にプライオリティと呼ばれる優先順位が
設定されている。低いプライオリティのノードの送信実
行は、高いプライオリティのノードの送信が完了するま
で待たされるのである。
WSノード)は、センサ及びアクチュエータが接続され
たコントローラとしてのCPUと、多重伝送を司るため
の通信ユニットとしての多重LSIとを備えたものであ
る。CPUは、四輪操舵制御を実現するために自己のセ
ンサからのデータに応じて自己のアクチュエータの動作
を制御するだけでなく、例えば該センサからのデータを
他のノード、例えばトラクション制御を司る制御ノード
(TRCノード)でも利用できるように多重LSIに対
して送信要求を出す。多重LSIは送信バッファを備え
ており、送信要求が出されたデータはまず送信バッファ
に書込まれる。更に多重LSIは、送信バッファ内のデ
ータに送信元及び送信先を示す情報等を付与したうえ、
これを所定のフォーマットで多重伝送路へ送信する。た
だし、複数のノードが同時に送信を実行すると多重伝送
路上で信号の衝突が生じてしまうので、この衝突を防ぐ
ためにノード毎にプライオリティと呼ばれる優先順位が
設定されている。低いプライオリティのノードの送信実
行は、高いプライオリティのノードの送信が完了するま
で待たされるのである。
【0004】4WSノードの多重LSIは受信バッファ
をも備えており、他のノードから送信された多重伝送路
上の該4WSノード宛ての信号の中から所要のデータが
抽出され、該抽出されたデータが受信データとして受信
バッファに書込まれる。そして、CPUは、受信バッフ
ァ内のデータを読込み、該読込んだデータを四輪操舵制
御に反映させる。
をも備えており、他のノードから送信された多重伝送路
上の該4WSノード宛ての信号の中から所要のデータが
抽出され、該抽出されたデータが受信データとして受信
バッファに書込まれる。そして、CPUは、受信バッフ
ァ内のデータを読込み、該読込んだデータを四輪操舵制
御に反映させる。
【0005】一方、TRCノードも上記4WSノードの
場合と同様のCPUと多重LSIとを備えており、他の
ノードの送信データを自己のトラクション制御に反映さ
せるとともに、他のノードに宛ててデータを送信する機
能を有する。従来は、例えば4WSノードとTRCノー
ドとの間の制御の協調を以上のようにして実現してい
た。
場合と同様のCPUと多重LSIとを備えており、他の
ノードの送信データを自己のトラクション制御に反映さ
せるとともに、他のノードに宛ててデータを送信する機
能を有する。従来は、例えば4WSノードとTRCノー
ドとの間の制御の協調を以上のようにして実現してい
た。
【0006】
【発明が解決しようとする課題】上記のように従来の多
重伝送方法によれば、例えば4WSノードは、CPUが
送信バッファに書込んだデータが実際に多重伝送路へ送
信されたかどうかを確認する手段を有していなかったの
で、該4WSノードがプライオリティの関係から送信待
機状態に入っている間にCPUがTRCノードからの受
信データを読込んでしまった場合には、該TRCノード
との間の協調制御に支障が生じる問題があった。
重伝送方法によれば、例えば4WSノードは、CPUが
送信バッファに書込んだデータが実際に多重伝送路へ送
信されたかどうかを確認する手段を有していなかったの
で、該4WSノードがプライオリティの関係から送信待
機状態に入っている間にCPUがTRCノードからの受
信データを読込んでしまった場合には、該TRCノード
との間の協調制御に支障が生じる問題があった。
【0007】すなわち、4WSノードのCPUは、送信
バッファに書込んだTRCノード宛のデータが実際には
未送信であるにもかかわらず、読込んだ受信データが自
己の送信データに対する応答であるものと判断して、該
読込んだデータを四輪操舵制御に反映させてしまう。一
方、TRCノードのCPUは、4WSノードの送信デー
タを実際には受信していないので、該4WSノードの送
信データに対する応答データを4WSノードに宛てて送
信したわけではない。つまり、4WSノードとTRCノ
ードとの間に制御上の齟齬が生じ、両者間の好ましい協
調制御が実現できなくなってしまう。
バッファに書込んだTRCノード宛のデータが実際には
未送信であるにもかかわらず、読込んだ受信データが自
己の送信データに対する応答であるものと判断して、該
読込んだデータを四輪操舵制御に反映させてしまう。一
方、TRCノードのCPUは、4WSノードの送信デー
タを実際には受信していないので、該4WSノードの送
信データに対する応答データを4WSノードに宛てて送
信したわけではない。つまり、4WSノードとTRCノ
ードとの間に制御上の齟齬が生じ、両者間の好ましい協
調制御が実現できなくなってしまう。
【0008】本発明の目的は、多重伝送における通信制
御上のデータの時系列をコントローラが正確に把握でき
るようにすることにある。
御上のデータの時系列をコントローラが正確に把握でき
るようにすることにある。
【0009】
【課題を解決するための手段】上記の目的を達成するた
め、本発明では、送信バッファに書込んだデータの送信
状態を識別するためのステータスフラグを設け、該ステ
ータスフラグをコントローラが受信データと同時に読込
むこととした。
め、本発明では、送信バッファに書込んだデータの送信
状態を識別するためのステータスフラグを設け、該ステ
ータスフラグをコントローラが受信データと同時に読込
むこととした。
【0010】具体的に説明すると、請求項1の発明の解
決手段は、送信バッファとステータスフラグとを有する
通信ユニットを介してコントローラが多重伝送路を通し
たデータの送受を行うための多重伝送方法であって、コ
ントローラにより送信バッファに送信データが書込まれ
た際にステータスフラグをセットする工程と、送信バッ
ファに書込まれた送信データが多重伝送路へ送信された
際にステータスフラグをリセットする工程と、通信ユニ
ットを介した多重伝送路からの受信データとともにステ
ータスフラグをコントローラに読込ませる工程とを備え
た構成を採用したものである。
決手段は、送信バッファとステータスフラグとを有する
通信ユニットを介してコントローラが多重伝送路を通し
たデータの送受を行うための多重伝送方法であって、コ
ントローラにより送信バッファに送信データが書込まれ
た際にステータスフラグをセットする工程と、送信バッ
ファに書込まれた送信データが多重伝送路へ送信された
際にステータスフラグをリセットする工程と、通信ユニ
ットを介した多重伝送路からの受信データとともにステ
ータスフラグをコントローラに読込ませる工程とを備え
た構成を採用したものである。
【0011】また、請求項2の発明の解決手段は、送信
バッファを有する通信ユニットを介してコントローラが
多重伝送路を通したデータの送受を行うための多重伝送
装置として、前記送信バッファに書込んだデータの送信
状態を識別するためのステータスフラグと、前記コント
ローラにより前記送信バッファに送信データが書込まれ
た際に前記ステータスフラグをセットする手段と、前記
送信バッファに書込まれた送信データが前記多重伝送路
へ送信された際に前記ステータスフラグをリセットする
手段とを備え、前記コントローラは、前記通信ユニット
を介した前記多重伝送路からの受信データとともに前記
ステータスフラグを読込むものとする。
バッファを有する通信ユニットを介してコントローラが
多重伝送路を通したデータの送受を行うための多重伝送
装置として、前記送信バッファに書込んだデータの送信
状態を識別するためのステータスフラグと、前記コント
ローラにより前記送信バッファに送信データが書込まれ
た際に前記ステータスフラグをセットする手段と、前記
送信バッファに書込まれた送信データが前記多重伝送路
へ送信された際に前記ステータスフラグをリセットする
手段とを備え、前記コントローラは、前記通信ユニット
を介した前記多重伝送路からの受信データとともに前記
ステータスフラグを読込むものとする。
【0012】
【作用】本発明によれば、コントローラが送信バッファ
に書込んだ送信データが未送信である場合には、ステー
タスフラグがセットされた状態となる。この状態で多重
伝送路上のデータを受信するときには、該受信したデー
タとともに、セットされたステータスフラグがコントロ
ーラに読込まれる。一方、コントローラが送信バッファ
に書込んだ送信データが送信された場合には、ステータ
スフラグがリセットされた状態となる。この状態では、
リセットされたステータスフラグが受信データとともに
コントローラに読込まれる。
に書込んだ送信データが未送信である場合には、ステー
タスフラグがセットされた状態となる。この状態で多重
伝送路上のデータを受信するときには、該受信したデー
タとともに、セットされたステータスフラグがコントロ
ーラに読込まれる。一方、コントローラが送信バッファ
に書込んだ送信データが送信された場合には、ステータ
スフラグがリセットされた状態となる。この状態では、
リセットされたステータスフラグが受信データとともに
コントローラに読込まれる。
【0013】つまり、セットされたステータスフラグを
コントローラが読込んだ場合には、送信バッファ内のデ
ータが未送信である間に受信データを得たことが判明す
る。また、リセットされたステータスフラグをコントロ
ーラが読込んだ場合には、送信バッファ内のデータが送
信された後に受信データを得たことが判明するのであ
る。このようにステータスフラグを参照すれば、コント
ローラにとって通信制御上のデータの時系列の正確な把
握が可能になる。
コントローラが読込んだ場合には、送信バッファ内のデ
ータが未送信である間に受信データを得たことが判明す
る。また、リセットされたステータスフラグをコントロ
ーラが読込んだ場合には、送信バッファ内のデータが送
信された後に受信データを得たことが判明するのであ
る。このようにステータスフラグを参照すれば、コント
ローラにとって通信制御上のデータの時系列の正確な把
握が可能になる。
【0014】
【実施例】図1は、本発明の実施例に係る多重伝送方法
が適用される多重伝送装置の構成を例示したブロック図
である。同図に示すように、多重伝送路1には制御ノー
ド2と他のノード3とが接続されている。ここでは、前
記従来例の場合と同様に、制御ノード2は4WSノード
であり、他のノード3はTRCノードであるものとして
説明を進める。
が適用される多重伝送装置の構成を例示したブロック図
である。同図に示すように、多重伝送路1には制御ノー
ド2と他のノード3とが接続されている。ここでは、前
記従来例の場合と同様に、制御ノード2は4WSノード
であり、他のノード3はTRCノードであるものとして
説明を進める。
【0015】制御ノード2は、四輪操舵制御を実現する
ためのコントローラとしてのCPU4を備えるものであ
る。このCPU4には、センサ5やアクチュエータ6が
接続されている。また、制御ノード2は、多重伝送を司
るための通信ユニットとしての多重LSI7を備えてい
る。この多重LSI7は、送信バッファ、受信バッフ
ァ、及び、送信バッファ内のデータの送信状態を識別す
るための1ビットのステータスフラグを有するものであ
る。
ためのコントローラとしてのCPU4を備えるものであ
る。このCPU4には、センサ5やアクチュエータ6が
接続されている。また、制御ノード2は、多重伝送を司
るための通信ユニットとしての多重LSI7を備えてい
る。この多重LSI7は、送信バッファ、受信バッフ
ァ、及び、送信バッファ内のデータの送信状態を識別す
るための1ビットのステータスフラグを有するものであ
る。
【0016】図2は、制御ノード2におけるCPU4と
多重LSI7との間のデータの送受方法を表わした概念
図である。図1及び図2を参照しながら制御ノード2の
動作を説明する。
多重LSI7との間のデータの送受方法を表わした概念
図である。図1及び図2を参照しながら制御ノード2の
動作を説明する。
【0017】CPU4は、四輪操舵制御を実現するため
にセンサ5からのデータに応じてアクチュエータ6の動
作を制御するだけでなく、例えば該センサ5からのデー
タを送信するように多重LSI7に対して送信要求を出
す。送信データがCPU4により多重LSI7の送信バ
ッファに書込まれるのである。多重LSI7は、自己の
送信機会が到来するのを待って、送信バッファ内のデー
タに送信元及び送信先を示す情報等を付与することによ
り所定のフォーマットに編成したデータを、多重伝送路
1へ送信する。該送信されたデータは、送信先として指
定されたノードに受信される。
にセンサ5からのデータに応じてアクチュエータ6の動
作を制御するだけでなく、例えば該センサ5からのデー
タを送信するように多重LSI7に対して送信要求を出
す。送信データがCPU4により多重LSI7の送信バ
ッファに書込まれるのである。多重LSI7は、自己の
送信機会が到来するのを待って、送信バッファ内のデー
タに送信元及び送信先を示す情報等を付与することによ
り所定のフォーマットに編成したデータを、多重伝送路
1へ送信する。該送信されたデータは、送信先として指
定されたノードに受信される。
【0018】また、他のノード3から多重伝送路1上に
当該制御ノード2宛てのデータが送信された場合には、
該多重伝送路1上の送信データの中から所要のデータが
抽出され、該抽出されたデータが受信データとして多重
LSI7の受信バッファに書込まれる。この受信バッフ
ァ内のデータは、ステータスフラグとともにCPU4に
読込まれ、該CPU4による四輪操舵制御に反映させら
れる。
当該制御ノード2宛てのデータが送信された場合には、
該多重伝送路1上の送信データの中から所要のデータが
抽出され、該抽出されたデータが受信データとして多重
LSI7の受信バッファに書込まれる。この受信バッフ
ァ内のデータは、ステータスフラグとともにCPU4に
読込まれ、該CPU4による四輪操舵制御に反映させら
れる。
【0019】さて、このように受信データとともにCP
U4に読込まれるステータスフラグは、次のようにして
セットされ、かつリセットされるものである。図3は、
多重LSI7におけるステータスフラグ(SF)の取扱
方法を示したフローチャート図である。
U4に読込まれるステータスフラグは、次のようにして
セットされ、かつリセットされるものである。図3は、
多重LSI7におけるステータスフラグ(SF)の取扱
方法を示したフローチャート図である。
【0020】まず、ステップS1では、ステータスフラ
グが“1”にセットされているかどうかを調べる。ステ
ータスフラグがセットされていない場合には、CPU4
が送信バッファに送信データを書込んだ時に限りステー
タスフラグを“1”にセットする(ステップS2,S
3)。また、ステータスフラグが既にセットされている
場合には、送信バッファ内のデータを多重伝送路1へ送
信した時に限りステータスフラグを“0”にリセットす
る(ステップS4,S5)。
グが“1”にセットされているかどうかを調べる。ステ
ータスフラグがセットされていない場合には、CPU4
が送信バッファに送信データを書込んだ時に限りステー
タスフラグを“1”にセットする(ステップS2,S
3)。また、ステータスフラグが既にセットされている
場合には、送信バッファ内のデータを多重伝送路1へ送
信した時に限りステータスフラグを“0”にリセットす
る(ステップS4,S5)。
【0021】以上のとおり、本実施例によれば、未送信
のデータが送信バッファに残っている場合のみステータ
スフラグが“1”にセットされた状態となるのである。
したがって、“1”にセットされたステータスフラグを
CPU4が読込んだ場合には、送信バッファ内のデータ
が未送信である間に受信データを得たことが判明する。
また、“0”にリセットされたステータスフラグをCP
U4が読込んだ場合には、送信バッファ内のデータが送
信された後に受信データを得たことが判明するのであ
る。このようにステータスフラグを参照すれば、CPU
4は通信制御上のデータの時系列を正確に把握すること
ができる。
のデータが送信バッファに残っている場合のみステータ
スフラグが“1”にセットされた状態となるのである。
したがって、“1”にセットされたステータスフラグを
CPU4が読込んだ場合には、送信バッファ内のデータ
が未送信である間に受信データを得たことが判明する。
また、“0”にリセットされたステータスフラグをCP
U4が読込んだ場合には、送信バッファ内のデータが送
信された後に受信データを得たことが判明するのであ
る。このようにステータスフラグを参照すれば、CPU
4は通信制御上のデータの時系列を正確に把握すること
ができる。
【0022】つまり、CPU4は、多重LSI7の送信
バッファに書込んだデータが実際に多重伝送路1へ送信
されたかどうかを確認することができるので、当該制御
ノード2がプライオリティの関係から送信待機状態に入
っている間にCPU4が他のノード3からの受信データ
を読込んだ場合には、従来とは違って受信データの四輪
操舵制御への反映を保留することができる。また、他の
ノード3が制御ノード2の送信データに対する応答デー
タを実際に送信するのを待って、該他のノード3からの
受信データを四輪操舵制御に反映させることも可能であ
る。つまり、当該制御ノード(4WSノード)2と他の
ノード(TRCノード)3との間に制御上の齟齬は生じ
ず、両者間の好ましい協調制御を担保できる。
バッファに書込んだデータが実際に多重伝送路1へ送信
されたかどうかを確認することができるので、当該制御
ノード2がプライオリティの関係から送信待機状態に入
っている間にCPU4が他のノード3からの受信データ
を読込んだ場合には、従来とは違って受信データの四輪
操舵制御への反映を保留することができる。また、他の
ノード3が制御ノード2の送信データに対する応答デー
タを実際に送信するのを待って、該他のノード3からの
受信データを四輪操舵制御に反映させることも可能であ
る。つまり、当該制御ノード(4WSノード)2と他の
ノード(TRCノード)3との間に制御上の齟齬は生じ
ず、両者間の好ましい協調制御を担保できる。
【0023】なお、本発明は、上記4WSノードとTR
Cノードとの間に限らず、エンジン制御を司る制御ノー
ド(EGIノード)と自動変速制御を司る制御ノード
(EATノード)との間等における他の協調制御にも好
適に利用される。
Cノードとの間に限らず、エンジン制御を司る制御ノー
ド(EGIノード)と自動変速制御を司る制御ノード
(EATノード)との間等における他の協調制御にも好
適に利用される。
【0024】
【発明の効果】以上説明してきたように本発明によれ
ば、通信ユニットの送信バッファに書込んだデータの送
信状態を識別するためのステータスフラグをコントロー
ラが受信データと同時に読込む構成を採用したので、読
込んだステータスフラグを参照すれば、送信バッファ内
のデータが未送信である間に受信データを得たのである
か、或いは送信バッファ内のデータが送信された後に受
信データを得たのであるかを判別することができる。つ
まり、通信制御上のデータの時系列をコントローラが正
確に把握できる効果が得られる。特に、本発明を複数の
ノード間の協調制御に適用すれば、該協調制御の信頼性
が向上する効果がある。
ば、通信ユニットの送信バッファに書込んだデータの送
信状態を識別するためのステータスフラグをコントロー
ラが受信データと同時に読込む構成を採用したので、読
込んだステータスフラグを参照すれば、送信バッファ内
のデータが未送信である間に受信データを得たのである
か、或いは送信バッファ内のデータが送信された後に受
信データを得たのであるかを判別することができる。つ
まり、通信制御上のデータの時系列をコントローラが正
確に把握できる効果が得られる。特に、本発明を複数の
ノード間の協調制御に適用すれば、該協調制御の信頼性
が向上する効果がある。
【図1】本発明の実施例に係る多重伝送方法が適用され
る多重伝送装置の構成を例示したブロック図である。
る多重伝送装置の構成を例示したブロック図である。
【図2】図1の多重伝送装置におけるCPUと多重LS
Iとの間のデータの送受方法を表わした概念図である。
Iとの間のデータの送受方法を表わした概念図である。
【図3】図1中の多重LSIにおけるステータスフラグ
(SF)の取扱方法を示したフローチャート図である。
(SF)の取扱方法を示したフローチャート図である。
1 多重伝送路 2 制御ノード 3 他のノード 4 CPU(コントローラ) 5 センサ 6 アクチュエータ 7 多重LSI(通信ユニット)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 徳永 利道 広島県安芸郡府中町新地3番1号 マツ ダ株式会社内 (58)調査した分野(Int.Cl.7,DB名) H04L 12/28
Claims (2)
- 【請求項1】 送信バッファとステータスフラグとを有
する通信ユニットを介してコントローラが多重伝送路を
通したデータの送受を行うための多重伝送方法であっ
て、 前記コントローラにより前記送信バッファに送信データ
が書込まれた際に前記ステータスフラグをセットする工
程と、 前記送信バッファに書込まれた送信データが前記多重伝
送路へ送信された際に前記ステータスフラグをリセット
する工程と、 前記通信ユニットを介した前記多重伝送路からの受信デ
ータとともに前記ステータスフラグを前記コントローラ
に読込ませる工程とを備えたことを特徴とする多重伝送
方法。 - 【請求項2】 送信バッファを有する通信ユニットを介
してコントローラが多重伝送路を通したデータの送受を
行うための多重伝送装置であって、 前記送信バッファに書込んだデータの送信状態を識別す
るためのステータスフラグと、 前記コントローラにより前記送信バッファに送信データ
が書込まれた際に前記ステータスフラグをセットする手
段と、 前記送信バッファに書込まれた送信データが前記多重伝
送路へ送信された際に前記ステータスフラグをリセット
する手段とを備え、 前記コントローラは、前記通信ユニットを介した前記多
重伝送路からの受信データとともに前記ステータスフラ
グを読込むことを特徴とする多重伝送装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3343773A JP3051533B2 (ja) | 1991-12-26 | 1991-12-26 | 多重伝送方法及び多重伝送装置 |
EP92121956A EP0548977B1 (en) | 1991-12-26 | 1992-12-23 | Multiplex transmission apparatus and multiplex transmission method |
DE69227754T DE69227754T2 (de) | 1991-12-26 | 1992-12-23 | Multiplexübertragungs-Einrichtung und -Verfahren |
KR1019920025374A KR960014419B1 (ko) | 1991-12-26 | 1992-12-24 | 다중전송방법 및 장치 |
US07/996,592 US5398240A (en) | 1991-12-26 | 1992-12-24 | Multiplex transmission apparatus and multiplex transmission method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3343773A JP3051533B2 (ja) | 1991-12-26 | 1991-12-26 | 多重伝送方法及び多重伝送装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05175966A JPH05175966A (ja) | 1993-07-13 |
JP3051533B2 true JP3051533B2 (ja) | 2000-06-12 |
Family
ID=18364131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3343773A Expired - Fee Related JP3051533B2 (ja) | 1991-12-26 | 1991-12-26 | 多重伝送方法及び多重伝送装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5398240A (ja) |
EP (1) | EP0548977B1 (ja) |
JP (1) | JP3051533B2 (ja) |
KR (1) | KR960014419B1 (ja) |
DE (1) | DE69227754T2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5499336A (en) * | 1991-08-16 | 1996-03-12 | Robert Bosch Gmbh | Monitoring a computer network |
SE515342C2 (sv) * | 1994-04-29 | 2001-07-16 | Ericsson Telefon Ab L M | Digitalt tidsväljarsystem |
US5808371A (en) * | 1995-09-05 | 1998-09-15 | Hitachi, Ltd. | Apparatus for driving electrical loads provided at a vehicle |
US5784378A (en) * | 1996-05-30 | 1998-07-21 | Analog Devices, Inc. | Method and apparatus for time shaped finite impulse response filter with multiple signal stream capability |
JP2001236304A (ja) * | 2000-02-21 | 2001-08-31 | Mitsubishi Electric Corp | マイクロコンピュータ |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59172861A (ja) * | 1983-03-22 | 1984-09-29 | Toshiba Corp | ル−プバツク制御方式 |
US4975904A (en) * | 1984-06-01 | 1990-12-04 | Digital Equipment Corporation | Local area network for digital data processing system including timer-regulated message transfer arrangement |
JPH0771081B2 (ja) * | 1986-12-05 | 1995-07-31 | 日本電装株式会社 | 通信機能を有する制御装置 |
JPH0787461B2 (ja) * | 1987-06-19 | 1995-09-20 | 株式会社東芝 | ロ−カルエリアネツトワ−クシステム |
JP2904283B2 (ja) * | 1989-05-22 | 1999-06-14 | マツダ株式会社 | 車両用多重伝送装置 |
JP2667532B2 (ja) * | 1989-10-06 | 1997-10-27 | 株式会社東芝 | Lanコントローラ |
US4993025A (en) * | 1989-11-21 | 1991-02-12 | Picker International, Inc. | High efficiency image data transfer network |
DE68925696D1 (de) * | 1989-12-22 | 1996-03-28 | Ibm | Elastischer konfigurierbarer Pufferspeicher zum Puffern von asynchronen Daten |
JPH04138742A (ja) * | 1990-09-28 | 1992-05-13 | Nec Corp | パケットのバッファ記憶装置 |
-
1991
- 1991-12-26 JP JP3343773A patent/JP3051533B2/ja not_active Expired - Fee Related
-
1992
- 1992-12-23 DE DE69227754T patent/DE69227754T2/de not_active Expired - Fee Related
- 1992-12-23 EP EP92121956A patent/EP0548977B1/en not_active Expired - Lifetime
- 1992-12-24 KR KR1019920025374A patent/KR960014419B1/ko not_active IP Right Cessation
- 1992-12-24 US US07/996,592 patent/US5398240A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR930015420A (ko) | 1993-07-24 |
EP0548977B1 (en) | 1998-12-02 |
US5398240A (en) | 1995-03-14 |
EP0548977A2 (en) | 1993-06-30 |
KR960014419B1 (ko) | 1996-10-15 |
DE69227754T2 (de) | 1999-07-01 |
EP0548977A3 (en) | 1994-05-18 |
DE69227754D1 (de) | 1999-01-14 |
JPH05175966A (ja) | 1993-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6449289B1 (en) | Multi-processor bus protocol system | |
US7836233B2 (en) | Multi-processor system | |
JPH04328936A (ja) | 通信システム | |
JP3051533B2 (ja) | 多重伝送方法及び多重伝送装置 | |
EP0064818A1 (en) | Data collision avoidance method | |
JPH10257078A (ja) | 車両多重通信装置 | |
US5263022A (en) | Multiplex transmission method | |
JP3217397B2 (ja) | 通信制御装置のデータ送信方法 | |
JP2770281B2 (ja) | データ伝送方法 | |
JP3042577B2 (ja) | 車両の監視制御データ転送装置 | |
JP3192009B2 (ja) | 転送制御方式 | |
JPH0644763B2 (ja) | デ−タ転送方式 | |
JP3175202B2 (ja) | 通信制御回路の受信データ格納方法 | |
JP3474899B2 (ja) | Lanの通信方法 | |
JP3088199B2 (ja) | 多重通信装置 | |
JP2671426B2 (ja) | シリアルデータ転送方法 | |
JP2001094626A (ja) | データ転送装置とデータ転送方法 | |
JP2573790B2 (ja) | 転送制御装置 | |
JP3088197B2 (ja) | 多重通信装置 | |
JP2616010B2 (ja) | パケットネットワーク | |
JP3146864B2 (ja) | 単方向ループ型伝送回路 | |
JPH03201741A (ja) | 伝送回路の送信要求応答方法 | |
JPH0879225A (ja) | データ通信システム及びデータ通信方法 | |
JPH0253816B2 (ja) | ||
JPH11112536A (ja) | 車両多重通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000314 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |