SE515342C2 - Digitalt tidsväljarsystem - Google Patents

Description

.ffßæ 515 342 2 Ett annat problem är bussens högfrekvensegenskaper. Vid höga frekvenser krävs nämligen impedansanpassning, eftersom bussen då har karaktären av transmissionsledning. Av olika anledningar är bussen dock svår att impedansanpassa, varför bandbredden sålunda i realiteten är starkt begränsad.

Ytterligare ett problem som kan uppträda vid en passiv buss avser felutpekning. Det är svårt att identifiera en störande väljarport, eftersom flera potentiellt felaktiga väljarportar kan driva gemensamma elektriska noder, d.v.s. den eller de noder bussen består av.

US 5,153,455 beskriver ett digitalt kommunikationssystem där ett flertal IC-kretsar kan kommunicera med varandra via en gemensam buss. Kommunikation från kretsarna till bussen sker med hjälp av en ELLER-funktion, vilket medger att en godtycklig krets kan kommunicera med alla andra kretsar.

Av US 5,086,427 framgår ett system där ett flertal terminaler via drivenheter kommunicerar via en gemensam systembuss. Driven- heterna styrs var och en genom individuella logiska kontrollen- heter utförda i form av OCH-grindar. Genom att styrsignalen till en drivenhet bringas anta det logiska värdet O under en tids- period då enheten ej tillåts att belägga bussen, undviker man att flera enheter belägger bussen samtidigt. Närmare bestämt uppnås detta genom att utgången hos en klockdriven vippa får utgöra en av ingångarna till den logiska kontrollenheten.

US 4,656,471 beskriver ett system för att koppla en användare till en buss utan att bussen blir blockerad vid ett eventuellt fel på användarterminalen. Terminalen sätts i kontakt med bussen via en switch som är ledande om en därtill kopplad kontrollsig- nal indikerar att terminalen fungerar som den skall. I annat fall bryter switchen.

US 4,613,858 avser ett sätt att minska risken för bussfel på grund av terminalfel. Detta åstadkommas genom att terminalens drívkrets styrs av utsignalen från en OCH-grind vars ingångar är kopplade till två kontrollsignaler. De två kontrollsignalerna som definierar tidsintervallet då terminalen får sända, genere- ras dels internt och dels externt, vilket gör att ett internt fel inte påverkar sändningstiden.

EP 396,119 beskriver ett sätt att multiplexa bredbandiga signaler med hjälp av ett flertal logiska element såsom 515 342 3 NAND-grindar. Av ett antal insignaler väljs den önskade insig- nalen genom att de icke önskvärda signalerna ges det logiska värdet 0 genom successiva NAND-operationer.

US 5,l51,896 visar ett distribuerat digitalt telefonsystem där varje väljarport innehåller väljar- och kontrollfunktioner.

Väljarportarna är anslutna till TDM-bussar. Vid fel finns det möjlighet att koppla bort endast den del av systemet som är felaktig, utan att detta påverkar resten av systemet.

Redogörelse för uppfinningen.

Syftet med uppfinningen är att vid ett väljarsystem för kretskoppling bestående av till väljarportar förlagda tidväx- lingsenheter, som sammankopplas medelst ett gemensamt tidsdelat medium i en väljarkärna, eliminera problem av ovan nämnda slag, som kan uppstå vid en passiv buss, under bibehållande av en jäm- förelsevis låg kostnad för väljarkärnan.

Detta har enligt uppfinningen uppnåtts genom att logikorgan i väljarportarna är anordnade att bibringa till väljarkärnan riktade data, som uppträder i icke anvisade tidluckor, ett särskilt logiskt värde, och väljarkärnan innehåller ett multi- plexeringsorgan för att multiplexera data från väljarportarna genom bitvisa logiska operationer på så sätt att tidluckor som är bibringade nämnda särskilda logiska värde icke ger något aktivt bidrag vid de logiska operationerna. De logiska operatio- nerna kan vara ELLER-operationer.

Enligt en första fördelaktig och betydelsefull utföringsform finns det organ i väljarkärnan för att detektera felaktiga väljarportar samt förhindra dessa att deltaga i multiplexering- en.

Enligt en andra fördelaktig och betydelsefull utföringsform finns det organ i väljarkärnan för att detektera busskonflikt och rapportera sådan vidare till det överordnade styrorganet.

Företrädesvis kan det till varje tidlucka höra en flagga i varje väljarport, som av det överordnade styrorganet bibringas ett första logiskt värde, t.ex. 1, för att indikera att motsva- rande tidlucka har anvisats väljarporten, resp. ett andra lo- giskt värde, t.ex 0, om den ej har anvisats väljarporten, vilket logiska värde tillsammans med tidluckans data tillförs var sin ingång hos en logisk krets, som i angivet exempel kan vara en OCH-krets, och vars utgång är ansluten till väljarkärnan. För 515 342 4 behandling av data i parallell form används därvid i det aktuel- la exemplet en OCH-krets för varje bit.

Enligt en ytterligare fördelaktig och betydelsefull utför- ingsform består väljarkärnan av ett antal i kedja sammankopplade enheter, vilka var och en är associerad med en respektive väl- jarport, varvid multiplexeringsorganet är fördelat på de portas- socierade enheterna, och utfört på så sätt att utgångarna från en uppsättning logiska grindar} t.ex. ELLER-grindar, som utför nämnda logiska operationer i en enhet i kedjan av portassociera- de enheter, sammankopplas med respektive ingångar hos en motsva- rande uppsättning logiska grindar, t.ex. ELLER-grindar, i en senare enhet i kedjan.

Därvid kan ingången hos den första enheten i kedjan påföras det logiska värdet 0, och på utgången hos den sista enheten i kedjan presenteras multiplexen, som utgör slutresultatet av de logiska operationerna.

Vidare kan multiplexen från den sista enheten i kedjan tillföras ingångar hos varje enhet i kedjan för vidarebefordran till motsvarande väljarport.

Genom att hålla en flagga i varje väljarport statiskt 0- ställd kan det säkerställas att i en ram inte bara lzor skickas till väljarkärnan, vilket utnyttjas för feldetektering.

Företrädesvis kan vid en ytterligare fördelaktig utförings- form ett feldetekterings- och felisoleringsorgan i varje portas- socierad enhet vara anordnat för mottagning av data från mots- varande väljarport före multiplexeringsorganet för att detektera felaktiga väljarportar och förhindra data från dem från att deltaga i multiplexeringen.

Därvid kan till feldetekterings- och felisoleringsorganet in- kommande data i parallellform påföras ingångarna på en NAND- grind vars utgång är kopplad till en 0-ställningsingång hos en räknare, som 0-ställs för varje inkommande bit som är 0, och vars utgångar är kopplade till en jämförelsekrets, vars utgång O-ställs om räknarvärdet är lika med eller överskrider antalet tidluckor i en ram, och är kopplad dels till en räkneingång hos räknaren, och dels till en styringång hos OCH-grindar, vilkas resp. andra ingång likaledes tillförs var sitt av de till felde- tekterings- och felisoleringsorganet inkommande parallella data, varvid genom OCH-grindarna data från en felaktig väljarport kan 515 342 5 isoleras och förhindras att deltaga i multiplexeringen.

OCH-grindarnas utgångar kan vidare bilda varsin ingång hos grindarna, som utför nämnda logiska operationer, och vilkas respektive andra ingång tillförs resultatet av föregående por- tassocierade enhets logiska operationer.

OCH-grindarnas utgångar kan därvid även bilda ingångar till en första ELLER-grind, ingångarna hos en andra ELLER-grind tillföras resultatet av föregående portassocierade enhets logis- ka operationer, de båda ELLER-grindarnas utgångar vara anslutna till var sin ingång hos en OCH-grind, vars utgång tillsammans med en ingång för busskonfliktinformation bildar ingångar hos en tredje ELLER-grind, vars utgång bildar ingång för busskonflik- tinformation hos nästa portassocierade enhet i kedjan, så att på utgången från den tredje ELLER-grinden hos en sista portassocie- rad enhet i kedjan presenteras en signal, som anger om en buss- konflikt detekterats i tidluckan.

Enligt uppfinningen förses sålunda väljarkärnan med aktiva komponenter, med fördel integrerade i en krets, vilken t.ex. placeras direkt på systemets bakplan. Genom de aktiva komponen- terna kan felaktigt uppträdande väljarportar bortkopplas i väljarkärnan från bussen varigenom de förhindras att störa den.

Vidare erhålles härigenom punkt-til1-punktförbindelser (i stjärnstruktur), d.v.s. varje väljarport har sina egna elektris- ka anslutningsnoder i väljarkärnan, vilka inte delas med andra väljarportar. Detta underlättar impedansanpassning och felloka- lisering.

Genom uppfinningen erhålls liten storlek hos väljarkärnan, och därmed låg kostnad, under bibehållande av möjligheten att dynamiskt kunna fördela bussens tidluckor godtyckligt mellan olika väljarportar. Varje väljarport kan således anvisas god- tyckliga lediga tidluckor för användardata i ramen för att skicka data. Enligt uppfinningen sker multiplexeringen genom bitvisa logiska operationer i väljarkärnan mellan data från väljarportarna. En väljarport skickar ett särskilt värde i de tidluckor vilka inte anvisats väljarporten, som inte aktivt bidrar till resultatet vid operationerna. Detta särskilda värde kan t.ex. vara 0, varvid multiplexeringen kan ske genom ELLER- operationer. Därmed behövs varken ingångsväljare eller styrmin- nen i väljarkärnan, varvid denna blir liten. 515 342 6 Lösningen enligt uppfinningen leder till ett system med en liten väljarkärna, möjlighet att kunna avstänga felaktigt upp- trädande väljarportar från det tidsdelade mediet, förenklad impedansanpassning och förenklad felutpekning.

Figurbeskrivning.

Uppfinningen skall nu beskrivas utförligare med hänvisning till ritningarna, på vilka fig. 1 översiktligt visar ett tidsväljarsystem, på vilket uppfinningen är tillämplig, fig. 2 visar en utföringsform av en väljarport i systemet enligt fig. 1, fig. 3 visar en utföringsform av en tidväxlingsenhet, belägen i respektive väljarport, fig. 4 visar multiplexeringsprincipen i väljarkärnan, fig. 5 visar en utföringsform av väljarkärnan, fig. 6 visar en i väljarkärnan enligt fig. 5 i flera in- stanser ingående enhet, en per väljarport, fig. 7 visar en enhet för detektering och isolering av fel, som ingår i enheten enligt fig. 6.

Föredragna utföringsformer.

Den nedan behandlade utföringsformen av uppfinningen ingår i ett digitalt väljarsystem baserat på tidsmultiplexering (TDM) och tidskoppling. Ett flertal väljarportar kan dela på band- bredden hos en gemensam buss, tillhörande en väljarkärna, genom positionsadresserad tidsmultiplexering. Vid sådan multiplexering indelas tiden i intervall, om t.ex. 125 us, vilka benämns ramar.

Varje ram innehåller ett antal tidluckor, i vilka data kan förmedlas på bussen. Ramens gränser utgör tidsreferenser, som används gemensamt av väljarportarna för att associera data i tidluckorna till logiska förbindelser på bussen. Närmare bestämt kan därvid data för en logisk förbindelse förmedlas i en eller flera tidluckor i varje ram, vilkas relativa lägen i ramen inte förändras mellan på varandra följande ramar. Tidluckorna admini- streras av ett överordnat styrorgan, nedan benämnt schemalägga- re. Genom denna anvisas tidluckor på bussen så att busskonflikt inte skall uppstå.

Det i fig. 1 översiktligt visade väljarsystemet innefattar ett antal med en väljarkärna 1 sammanbundna väljarportar 2.n, i föreliggande exempel för enkelhetens skull tre väljarportar 515 342 7 2.1 - 2.3. Till varje väljarport kan ett flertal användarter- minaler vara anslutna, i fig. 1 som exempel representerade av telefoner 4.1 - 4.3. Varje väljarport är förbunden med väljar- kärnan 1 medelst ett par motriktade kommunikationskanaler 6.1 - 6.3 resp. 8.1 - 8.3.

Med hänvisning till fig. 2 är i varje väljarport 2.n en tídväxlingsenhet lO.n ansluten för mottagning av inkommande telekommunikationstrafik via en linjekrets 12.n. På liknande sätt är i varje väljarport 2.n en tidväxlingsenhet l4.n ansluten till linjekretsen 12.n för vidarebefordran av från väljarkärnan 1 härrörande, utgående trafik. Linjekretsen 12.n, som kan vara av i och för sig känt slag, kan t.ex. anpassa väljarporten så att flera användarterminaler kan anslutas, och härför innefatta en multiplexor/demultiplexor.

Tidväxlingsenhetens lO.n utgång är via en parallell/serie-om- vandlare 16.n och en drivkrets 18.n ansluten till länken 6.n.

Länken 8.n är ansluten till tidväxlingsenhetens l4.n ingång via en mottagarkrets 20.n och en serie/parallell-omvandlare 22.n.

Med hänvisning till fig. 3, som visar tidväxlingsenheten lO.n i närmare detalj, tar den senare från linjekretsen 12.n emot data som genom läsning och skrivning vid olika tidpunkter i ett dataminne 23 fördröjs så att det kan matas ut till väljarkärnan i avsedda tidluckor. Tidluckorna anvisas till väljarportarna 2.n av ovan nämnda, vid 24 antydda schemaläggare. Härvid registreras styrinformation för tidluckorna i ett härför avsett styrminne, översiktligt visat vid 25. Styrminnet 25 innefattar särskilt en mera ingående visad del, betecknad med 25b, men kan i övrigt vara utfört på i och för sig känt sätt.

I styrminnesdelen 25b finns för enkelhetens skull en särskild lagringsposition 26, markerad med 0, i vilken en statiskt 0- ställd flagga lagras. Genom denna säkerställs att i en ram inte bara 1:or skickas till väljarkärnan, vilket utnyttjas för felde- tektering i väljarkärnan. Detta kommer att framgå närmare nedan.

I övrigt svarar mot varje tidlucka i ramen en lagringsposition 26, i vilken en flagga av schemaläggaren via en adresseringslo- gikenhet 27 kan bringas att anta antingen värdet 1 eller 0. Då flaggan är 1-ställd indikerar den att den till lagringsposi- tionen relaterade tidluckan anvisats väljarporten, medan då flaggan är O-ställd den indikerar att tidluckan inte anvisats 515 342 8 väljarporten. I det senare fallet skall väljarportens utgång i denna tidlucka anta värdet 0.

Flaggorna utläses från styrminnesdelen 25b i respektive tid- luckor genom en adresseringslogikenhet 28, och data skrivs i dataminnet 23 genom en adresseringslogikenhet 30. En tidlucks- räknare 31 styr både adresseringslogikenheten 28 och adres- seringslogikenheten 30, så att läsningen i styrminnesdelen 25b och skrivningen i dataminnet 23 synkroniseras. Enheterna 28 och 30 kan t.ex. ingå i RAM-minnen.

Adresseringslogikenhetens 28 utgång är kopplad till en respektive första ingång hos ett antal OCH-grindar 32, vilkas respektive andra ingång är kopplad till en respektive utgång från dataminnet 23. OCH-grindarna 32 antar på sina utgångar värdet 0 i de tidluckor, i vilka de från styrminnet erhåller Ozor på sina första ingångar, enligt ovan indikerande att tid- luckorna inte anvisats väljarporten, medan OCH-grindarna 32 annars transparent släpper igenom data från dataminnet 23.

Med hänvisning till fig. 4, som visar multiplexeringsprin- cipen i väljarkärnan 1, emottages data på kommunikationskanaler- na 6.1 - 6.n i väljarkärnan i mottagarkretsar 36.n, i förelig- gande exempel för enkelhetens skull tre kretsar 36.1 - 36.3. En bit från respektive väljarport påförs ingångarna på ett prin- cipiellt visat multiplexeringsorgan 38, vilket utför en ELLER- operation. Endast en bit skall i en tidlucka ha antingen värdet 0 eller 1, dvs. den bit från den väljarport som anvisats tid- luckan. Övriga bitar skall vara 0, varigenom dessa inte aktivt påverkar resultatet av ELLER-operationen, dvs. de har recessiv nivå. Den bit däremot, som antingen är 1 eller 0 passerar trans- parent multiplexeringsorganet 38 just genom att de övriga bitar- na är 0. På så sätt sker en multiplexering av data från de olika väljarportarna. Utgången från multiplexeringsorganet 38 är kopplad till ett gemensamt medium 39 ledande till drivkretsar 40.n, i föreliggande exempel för enkelhetens skull tre kretsar 40.1 - 40.3, mot samtliga väljarportar, varför således samtliga väljarportar tar emot data från alla tidluckor i respektive mottagarkrets 20.n, såsom kommer att beskrivas närmare nedan.

En möjlig utföringsform av väljarkärnan 1 skall nu beskrivas med hänvisning till fig. 5 och 6. Såsom speciellt framgår av fig. 5 består väljarkärnan av ett antal i kedja sammankopplade 515 342 9 enheter 42.n, i föreliggande exempel för enkelhetens skull tre enheter 42.1 - 42.3, och vilka var och en är associerad med en respektive väljarport 2.n.

Multiplexeringsorganet 38 fördelas på de portassocierade en- heterna 42.n, och är utfört som en uppsättning ELLER-grindar 38.n(1-8) (jfr. fig. 6) i varje portassocierad enhet 42.n, varvid utgångar 44.n, t.ex. 44.2, från en uppsättning ELLER- grindar 38.n(1-8), t.ex. 38.2(1)-38.2(8) i en enhet 42.n, t.ex. 42.2, sammankopplas med respektive ingångar 46.(n+1), t.ex. 46.3, hos en motsvarande uppsättning ELLER-grindar 38.(n+1)(1- 8), t.ex. 38.3(1) - 38.3(8) i en senare enhet 42.(n+1), t.ex. 42.3. Ingångarna 46.1 hos en första uppsättning ELLER-grindar 38.1(1)-38.1(8) i en enhet 42.1 påförs värdet 0, såsom framgår av fig. 5. Utgången hos det principiellt visade multiplexerings- organet 38 i fig. 4 motsvaras av utgångarna 44.n, t.ex. 44.3, hos ELLER-grindarna 38.n(1-8), t.ex. 38.3(1)-38.3(8) i den sista portassocierade enheten 42.n, t.ex. 42.3 i kedjan. Multiplexe- ringen sker genom successiva bitvisa ELLER-operationer, såsom kommer att framgå närmare av nedanstående beskrivning.

Busskonfliktinformation leds från portassocierad enhet till portassocierad enhet i kedjan. Utgången 48.n, t.ex. 48.2 från en ELLER-grind 49.n, t.ex. 49.2, i en portassocierad enhet 42.n, t.ex. 42.2, sammankopplas med en ingång 50.(n+1), t.ex. 50.3 hos en motsvarande ELLER-grind 49.(n+1), t.ex. 49.3 i en senare portassocierad enhet 42.(n+1), t.ex. 42.3, i kedjan. Ingången 50.1 hos ELLER-grinden 49.1 i den första portassocierade enheten 42.1 påförs värdet 0. Utgången 48.n från ELLER-grinden 49.n, t.ex. 49.3, i den sista portassocierade enheten 42.n, t.ex. 42.3 i kedjan anger, då den är 1-ställd, att fler än en väljarport bär aktivt data i en och samma tidlucka, såsom kommer att framgå närmare av nedanstående beskrivning.

En portassocierad enhet 42.n visas i närmare detalj i fig. 6.

Data från motsvarande väljarport 2.n på kommunikationskanalen 6.n tas emot i serieform i en mottagarkrets 36.n, jfr. fig. 4, och vidareleds till en serie/parallell-omvandlare 62. Därifrån leds data i parallellform till ingången 63 hos ett feldetekte- rings- och felisoleringsorgan 64.

En form av fel, t.ex. orsakat av en kortslutning, yttrar sig genom att en väljarport statiskt driver sin utgång till ett högt 515 342 10 eller lågt tillstånd. Ett högt tillstånd är särskilt kritiskt eftersom multiplexeringen helt skulle sättas ur spel, om inte felet isoleras. Innan isolering kan ske måste felet detekteras.

Genom den flagga i en lagringsposition 26, som statiskt är 0- ställd, skall i varje ram såväl höga som låga tillstånd före- komma. Felet kan således detekteras genom övervakning av före- komsten av ett statiskt högt tillstånd.

Detektering av ett statiskt högt tillstånd framgår av fig. 7, som visar organet 64 i närmare detalj. Alla bitar från omvand- laren 62 påförs bl.a. ingångarna på en NAND-grind 66. NAND- grindens 66 utgång är kopplad till en 0-ställningsingång 68 hos en räknare 70. Räknarens 70 utgångar 72 är kopplade till en jämförelsekrets 74, vars utgång 76 0-ställs om räknarvärdet är lika med (eller överskrider) antalet tidluckor i en ram. Ut- gången 76 är kopplad dels till en räkneingång 78 hos räknaren 70, och dels till en styringång hos OCH-grindar 80, vilkas andra ingångar tillförs data från ingången 63. En klockingång hos räknaren 70 visas vid 82.

Om någon av databitarna på räknarens 70 ingång 68 är 0, 0- ställs räknaren. Om allt data däremot är 1, stegar räknaren upp ett steg för varje tidlucka. Om allt data statiskt består av bara lzor under en hel ram, stoppas räknaren via räkneingången 78 och grindarnas 80 utgångar 84 blir 0, annars speglar grindar- nas 80 utgångar 84 från ingången 63 härrörande data.

En annan form av fel, t.ex. i schemaläggaren, kan yttra sig genom att flera väljarportar gör anspråk på samma tidlucka.

Således skickar flera väljarportar aktivt data i en och samma tidlucka. Felet detekteras i väljarkärnan och rapporteras t.ex. till schemaläggaren på ej visat sätt.

Utgångarna 84 från organet 64 är kopplade till en ELLER-grind 86, som 1-ställer sin utgång då data i en tidlucka är skilt från 0. Data från ingången 46 påförs ingångarna på en ELLER-grind 88.

Då data på ingången 46 är skilt från 0 kommer utgången från ELLER-grinden 88 att 1-ställas. Utgångarna från ELLER-grinden 86 och ELLER-grinden 88 är kopplade till ingångarna hos en OCH- grind 90, vars utgång tillsammans med ingången 50.n bildar ingångar till en ELLER-grind 49, vars utgång i sin tur bildar utgången 48.n. Utgången från OCH-grinden 90 1-ställs därmed då data som uppträtt i mottagarkretsen 36.n hos den ifrågavarande 515 342 ll portassocierade enheten, och data från någon tidigare portas- socierad enhet, som uppträtt på ingången 46, samtidigt båda har aktivt data. Genom ELLER-grinden 49 vidarebefordras ett sådant tillstånd till nästa portassocierade enhet. En 1:a på utgången 48.n från den sista portassocierade enheten 42.n indikerar sålunda att en busskonflikt detekterats i någon portassocierad enhet.

ELLER-grindarna 38.n(1)-38.n(8) i en portassocierad enhet 42.n svarar var och en mot en respektive bit hos datat i en tidlucka. Således bearbetas data med 8 bitar parallellt. Data från en tidigare potassocierad enhet i kedjan påförs en respek- tive ingång hos ELLER-grindarna 38.n(l)-38.n(8), en bit till varje ELLER-grind. Utgångarna från organet 64.n påförs en re- spektive andra ingång hos ELLER-grindarna 38.n(l)-38.n(8), en bit till varje ELLER-grind. Data på utgången 50.n matas vidare till nästa portassocierade enhet i kedjan.

Multiplexeringen tillgår så att ELLER-operationer i den ifrågavarande portassocierade enheten sker mellan data från en tidigare portassocierad enhet, utgörande multiplexen av data från väljarportar hörande till samtliga tidigare portassocierade enheter i kedjan, och data från väljarporten 2.n hörande till den ifrågavarande portassocierade enheten 42.n, varvid på ELLER- grindarnas 38.n utgångar 44 resulterande data, utgörande en multiplex inkluderande den ifrågavarande väljarportens 2.n data, matas vidare till nästa portassocierade enhet i kedjan.

Multiplexen från utgångarna 44.n hos den sista portassocie- rade enheten 42.n påförs via ingångar 94.1-94.n hos samtliga portassocierade enheter 42.1-42.n en respektive parallell/serie- omvandlare 96.l-96.n. Data i seriell form matas därefter till ingången hos en drivkrets 40.n, jfr. fig. 4, vars utgång via en länk 8.n är ansluten till mottagarkretsen 20.n i motsvarande väljarport.

I väljarporten sker serie-till-parallellomvandling i omvand- laren 22.n av data från väljarkärnan. Genom tidväxlingsenheten l4.n väljer respektive väljarport ut det data som är särskilt avsett för väljarporten och presenterar detta för linjekretsen 12.n. Detta kan ske på i och för sig känt sätt.

Ovan har för enkelhetens skull bearbetningen av data antagits 515 342 12 ske med 8 bitar parallellt, men den kan lika gärna ske med annan bredd.

Vidare kan operationer som beskrivits såsom innefattande t.ex. ELLER-operatorer, omformuleras så att operationerna i stället innefattar OCH-operatorer, utan att det strider mot andemeningen i uppfinningen. För fackmannen står det klart hur de olika utföringsformerna i detta hänseende kan förändras.

Som exempel har det i figur 4 principiellt, och i fig. 6 mera i detalj, åskådliggjorda multiplexeringsorganet 38 beskrivits såsom utförande ELLER-operationer. De i figurerna visade krets- lösningarna kan lätt modifieras för att utföra multiplexeringen genom OCH-operationer.

Ovan anges även som exempel, med hänvisning till fig. 3, att flaggorna 26 av den överordnade styrenheten bibringas det logis- ka värdet 1 för att indikera att till respektive flagga svarande tidlucka har anvisats en väljarport, resp. värdet O om tidluckan inte har anvisats väljarporten. Det omvända skulle dock även kunna vara fallet, varvid även här de erforderliga modifikatio- nerna av de beskrivna kretslösningarna lätt inses av fackmannen.

Vidare har uppfinningen för enkelhetens skull beskrivits enbart ur kretskopplingssynpunkt. Det är emellertid underför- stått att uppfinningen även kan tillämpas i system för integre- rad krets- och paketkoppling. Positionsadresserat data och paket kan dela på tiden på transmissionslänkarna som sammanbinder väljarportarna med väljarkärnan, på i och för sig känt sätt.

Därvid kan data för kretskoppling i ett sådant system hanteras i enlighet med uppfinningen.

Claims (16)

U en. 515, 342 ::;;:=-2"- 13 Nya gatentkrav.

1. Digitalt tidsväljarsystem, vilket innefattar en väl- jarkärna (1) och ett antal väljarportar (2), och är avsett för användning i ett telekommunikationsnät, där väljarportarna delar på bandbredden hos en buss genom tidsmultiplexering, på vilken tiden indelas i tidluckor vilka sammanfattas till ramar, data- överföring mellan väljarportarna sker i tidluckor, vilka av ett överordnat styrorgan anvisats respektive väljarport, så att busskonflikt inte skall uppstå, och varje väljarport har tillgång till bussens hela bandbredd och genom det överordnade styrorganet väljer ut det data, som är avsett för väljarporten, kännetecknat av att logikorgan (32) i väljarportarna är anordnade att bibringa till väljarkärnan riktade data, som uppträder i av det över- ordnade styrorganet icke anvisade tidluckor, ett särskilt logiskt värde, kärnan innehåller ett multiplexeringsorgan (38) för att multiplexera data från väljarportarna genom bitvisa logiska operationer, anslutet och utfört så att data som bibringats nämnda särskilda logiska värde icke ger något aktivt bidrag vid operationerna.

2. Tidsväljarsystem enligt krav 1, kännetecknat av att de logiska operationerna är ELLER-operationer.

3. Tidsväljarsystem enligt krav 1 eller 2, kännetecknat av organ (64) i väljarkärnan för att detektera felaktiga väl- jarportar samt förhindra dessa att deltaga i multiplexeringen.

4. Tidsväljarsystem enligt krav 3, kännetecknat av organ (86,88,90,49) i väljarkärnan för att detektera busskonflikt och rapportera sådan vidare till det överordnade styrorganet.

5. Tidsväljarsystem enligt något av föregående krav, kän- netecknat av att till varje tidlucka hör en flagga (26) i varje väljarport, som av det överordnade styrorganet bibringas ett första logiskt värde för att indikera att motsvarande tidlucka har anvisats väl- jarporten, resp. ett andra logiskt värde om den ej har anvisats 515 342 I H väljarporten, vilket logiska värde tillsammans med tidluckans (32), H fi» data tillförs var sin ingång hos en logisk krets vars utgång är ansluten till väljarkärnan.

6. Tidsväljarsystem enligt krav 5, kännetecknat av att de första och andra logiska värdena är 1 resp. 0 och att den logiska kretsen är en OCH-krets (32).

7. Tídsväljarsystem enligt krav 6, kännetecknat av att för behandling av data i parallell form används en.0CH-krets för varje bit.

8. Tidsväljarsystem enligt något av föregående patentkrav, kännetecknat av att väljarkärnan består av ett antal i kedja sam- mankopplade enheter (42), vilka var och en är associerad med en respektive väljarport (2), varvid multiplexeringsorganet (38) är fördelat på de portassocierade enheterna (42), och utfört på så sätt att utgångarna (44) från en uppsättning grindar, som utför nämnda logiska operationer i en portassocierad enhet i kedjan, sammankopplas med respektive ingångar (46) hos en motsvarande uppsättning grindar i en senare portassocierad enhet.

9. ingången (46) hos den första portassocierade enheten i kedjan Tidsväljarsystem enligt krav 8, kännetecknat av att påförs det logiska värdet O, och på utgången (44) hos den sista enheten i kedjan presenteras multiplexen, som utgör slutresulta- tet av ELLER-operationerna.

10. Tidsväljarsystem enligt krav 8 eller 9, kännetecknat av att multiplexen från den sista enheten i kedjan tillförs bussin- gångar (94) hos varje enhet i kedjan för vidarebefordran till motsvarande väljarport.

11. Tidsväljarsystem enligt något av föregående patentkrav, kännetecknat av funktionalitet för att säkerställa att i en ram inte bara 1:or skall skickas, från väljarporten till väljarkär- nan, vilket används för feldetektering.

12. Tidsväljarsystem enligt krav 11, kännetecknat av att en flagga i varje väljarport statiskt är 0-ställd.

13. Tidsväljarsystem enligt något av krav 8-10, kännetecknat (64) portassocierad enhet (42) anordnat för mottagning av data från av' ett feldetekterings- och felisoleringsorgan i varje motsvarande väljarport (2) före multiplexeringsorganet (38), för . § | ~ . v o 515 342 l5 att detektera felaktiga väljarportar och förhindra data från dem från att deltaga i multiplexeringen.

14. Tidsväljarsystem enligt krav 13, kännetecknat av att till feldetekterings- och felisoleringsorganet (64) inkommande data i parallellform påförs ingångarna på en NAND-grind (66) vars utgång är kopplad till en 0-ställningsingång (68) hos en räknare (70), som 0-ställs för varje inkommande bit som är 0, och vars utgångar (72) är kopplade till en jämförelsekrets (74), vars utgång 0-ställs om räknarvärdet är lika med eller överskrider antalet tidluckor i en ram, och är kopplad dels till en räk- neingång (78) hos räknaren, och dels till en styringång (76) hos OCH-grindar (80), vilkas resp. andra ingång likaledes tillförs var sitt av de till feldetekterings- och felisoleringsorganet inkommande parallella data, varvid genom OCH-grindarna (80) data från en felaktig väljarport isoleras och förhindras att deltaga i multiplexeringen.

15. Tidsväljarsystem enligt krav 14, kännetecknat av att OCH-grindarnas utgångar (80) bildar varsin ingång hos ELLER- grindarna (38), som utför nämnda ELLER-operationer, och vilkas resp. andra ingång tillförs resultatet av föregående portas- socierad enhets (42) ELLER-operationer.

16. Tidsväljarsystem enligt krav 14 eller 15, kännetecknat- av att OCH-grindarnas (80) utgångar bildar ingångar till en första ELLER-grind (86), ingångarna hos en andra ELLER-grind (88) tillförs resultatet av föregående portassocierad enhets (42) ELLER-operationer, de båda ELLER-grindarnas utgångar är anslutna till var sin ingång hos en OCH-grind (90), vars utgång till- sammans med en ingång (50) för busskonfliktinformation bildar ingångar hos en tredje ELLER-grind (49), vars utgång bildar ingång för busskonfliktinformation hos nästa portassocierad enhet i kedjan, så att på utgången från den tredje ELLER-grinden (49) hos en sista portassocierad enhet i kedjan presenteras en signal, som anger om en busskonflikt detekterats i tidluckan.