JPH05173658A - バイポーラ・トランジスタの逆飽和電流の温度補償装置 - Google Patents
バイポーラ・トランジスタの逆飽和電流の温度補償装置Info
- Publication number
- JPH05173658A JPH05173658A JP4103403A JP10340392A JPH05173658A JP H05173658 A JPH05173658 A JP H05173658A JP 4103403 A JP4103403 A JP 4103403A JP 10340392 A JP10340392 A JP 10340392A JP H05173658 A JPH05173658 A JP H05173658A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- region
- emitter
- base
- compensated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
- G05F3/225—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage producing a current or voltage as a predetermined function of the temperature
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- Power Engineering (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Bipolar Integrated Circuits (AREA)
- Amplifiers (AREA)
- Bipolar Transistors (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】 高温で大きくなる逆飽和電流（ＩCS）によっ
て生じるエミッタ電流（ＩE ）の低減を補償する装置を
提供する。 【構成】 上記目的のために、コレクタ領域と、べース
・エミッタ接合を画成するべース領域とエミッタ領域と
を有するバイポーラ・トランジスタ２，３に、これらの
トランジスタ２，３のべース・エミッタ接合に逆構成で
並列接続され、また実質的に同じ飽和電流ＩS をもった
ダイオード１１，１２を設ける。このダイオードは、補
償対象トランジスタ２，３と同一であり、またそのコレ
クタとエミッタとを補償対象トランジスタのべースとエ
ミッタとにそれぞれ接続させた別のバイポーラ・トラン
ジスタ１１，１２の、エミッタとべースとを互いに短絡
させることによって形成する。
て生じるエミッタ電流（ＩE ）の低減を補償する装置を
提供する。 【構成】 上記目的のために、コレクタ領域と、べース
・エミッタ接合を画成するべース領域とエミッタ領域と
を有するバイポーラ・トランジスタ２，３に、これらの
トランジスタ２，３のべース・エミッタ接合に逆構成で
並列接続され、また実質的に同じ飽和電流ＩS をもった
ダイオード１１，１２を設ける。このダイオードは、補
償対象トランジスタ２，３と同一であり、またそのコレ
クタとエミッタとを補償対象トランジスタのべースとエ
ミッタとにそれぞれ接続させた別のバイポーラ・トラン
ジスタ１１，１２の、エミッタとべースとを互いに短絡
させることによって形成する。
Description
【０００１】
【産業上の利用分野】本発明は、バイポーラ・トランジ
スタの逆飽和電流を温度補償する装置に関する。
スタの逆飽和電流を温度補償する装置に関する。
【０００２】
【従来の技術】バイポーラ・トランジスタのエミッタ電
流ＩE (Ebers Moll の式に準じたバイポーラ・トランジ
スタ。例えば、P.R.GrayおよびR.G.Mayer の「アナログ
集積回路の解析と設計(Analysis and Design of Analog
Integrated Circuits) 」, John Wiley & Sons, 1977
，Ｐ22参照）は２つの項、すなわち、トランジスタの
べース・エミッタ接合に印加される電圧（ＶBE）による
項と、逆飽和電流による項との和である。これを式で示
せば、 ＩE ＝ＩES〔exp(ＶBE／ＶT ）−１〕＋αR ＩCS〔exp(ＶBC／ＶT ）−１〕 ……（１） ここでトランジスタに入力する電流は正とみなす。
流ＩE (Ebers Moll の式に準じたバイポーラ・トランジ
スタ。例えば、P.R.GrayおよびR.G.Mayer の「アナログ
集積回路の解析と設計(Analysis and Design of Analog
Integrated Circuits) 」, John Wiley & Sons, 1977
，Ｐ22参照）は２つの項、すなわち、トランジスタの
べース・エミッタ接合に印加される電圧（ＶBE）による
項と、逆飽和電流による項との和である。これを式で示
せば、 ＩE ＝ＩES〔exp(ＶBE／ＶT ）−１〕＋αR ＩCS〔exp(ＶBC／ＶT ）−１〕 ……（１） ここでトランジスタに入力する電流は正とみなす。
【０００３】上式の第２項の値は第１項に比べ通例は無
視できるが、温度が高い場合や大きい面積のトランジス
タの場合、その第２項は第１項に匹敵する値をとり、そ
の場合、この第２項は無視できなくなる。実際（αR Ｉ
CS＝ＩS を念頭において）、その関係は下式のように表
すことができる。 ＩS （Ｔ）＝ＩSnom・〔Ｔ／Ｔnom 〕3 ・exp 〔−Ｅｇ／Ｋ（１／Ｔ−１／ Ｔnom ）〕 ……（２） （I.E.Getreuの「バイポーラ・トランジスタのモデリン
グ(Modeling the Bipolar Transistor) 」, Elsevier，
Ｐ21参照）。上式（２）において、Ｔは検討対象温度、
Ｔnom は公称温度（ＴもＴnom も。Ｋを単位とする）、
Ｅｇは半導体材料のエネルギー・ギャップ（ｅＶを単位
とする）、Ｉsnomは下式（３）で示される。 ＩSnom＝(qADn ni2 ）／ＱB ……（３） （上記P.R.GrayおよびR.G.Mayer のテキストのＰ13参
照）。上式（３）において、Ａはトランジスタのエミッ
タ面積、Ｄn は電子拡散定数、ｎi は半導体における固
有キャリヤーの濃度、ＱB はエミッタの単位面積当たり
のべース中のドーピング原子個数、である。
視できるが、温度が高い場合や大きい面積のトランジス
タの場合、その第２項は第１項に匹敵する値をとり、そ
の場合、この第２項は無視できなくなる。実際（αR Ｉ
CS＝ＩS を念頭において）、その関係は下式のように表
すことができる。 ＩS （Ｔ）＝ＩSnom・〔Ｔ／Ｔnom 〕3 ・exp 〔−Ｅｇ／Ｋ（１／Ｔ−１／ Ｔnom ）〕 ……（２） （I.E.Getreuの「バイポーラ・トランジスタのモデリン
グ(Modeling the Bipolar Transistor) 」, Elsevier，
Ｐ21参照）。上式（２）において、Ｔは検討対象温度、
Ｔnom は公称温度（ＴもＴnom も。Ｋを単位とする）、
Ｅｇは半導体材料のエネルギー・ギャップ（ｅＶを単位
とする）、Ｉsnomは下式（３）で示される。 ＩSnom＝(qADn ni2 ）／ＱB ……（３） （上記P.R.GrayおよびR.G.Mayer のテキストのＰ13参
照）。上式（３）において、Ａはトランジスタのエミッ
タ面積、Ｄn は電子拡散定数、ｎi は半導体における固
有キャリヤーの濃度、ＱB はエミッタの単位面積当たり
のべース中のドーピング原子個数、である。
【０００４】従って、上式（２），（３）によれば、逆
飽和電流ＩCSは温度が高くなるにつれて大きくなり（概
略的には１０℃毎に倍増）、またその逆飽和電流はトラ
ンジスタの面積に応じて決まる。こうして、トランジス
タを集積する半導体のウエハー部分の温度が所定の温度
（約１５０℃〜１６０℃）を越えると、第２項が有効と
なり、すなわち、エミッタ電流を低下させる。
飽和電流ＩCSは温度が高くなるにつれて大きくなり（概
略的には１０℃毎に倍増）、またその逆飽和電流はトラ
ンジスタの面積に応じて決まる。こうして、トランジス
タを集積する半導体のウエハー部分の温度が所定の温度
（約１５０℃〜１６０℃）を越えると、第２項が有効と
なり、すなわち、エミッタ電流を低下させる。
【０００５】式（１）の第２項によるエミッタ電流の低
減は、用途によっては、例えば、図１に示す代表的な構
成の電圧基準回路、いわゆる「バンド・ギャップ」回路
の場合には障害となるおそれがある。図１に示す回路１
は公知であり、この回路は２つのＮＰＮ形トランジスタ
２，３からなり、これらトランジスタは明確な面積比
（この例においては、トランジスタ２のエミッタ面積は
トランジスタ３のエミッタ面積の１０倍である）をも
ち、またそれらトランジスタのべースは互いに接続され
て回路の出力端子４を画成しており、またそれらトラン
ジスタのコレクタは対応の電流源５，６を介して電源Ｖ
CC（第１基準電位線路）に接続されており、またそれら
トランジスタのエミッタは互いに接続されかつ大地電位
部（第２基準電位線路）に接続されている。より詳しく
は、トランジスタ２のエミッタ端子は抵抗７を介してト
ランジスタ３のエミッタ端子に接続され、また共通点８
が別の抵抗９を介して接地されている。
減は、用途によっては、例えば、図１に示す代表的な構
成の電圧基準回路、いわゆる「バンド・ギャップ」回路
の場合には障害となるおそれがある。図１に示す回路１
は公知であり、この回路は２つのＮＰＮ形トランジスタ
２，３からなり、これらトランジスタは明確な面積比
（この例においては、トランジスタ２のエミッタ面積は
トランジスタ３のエミッタ面積の１０倍である）をも
ち、またそれらトランジスタのべースは互いに接続され
て回路の出力端子４を画成しており、またそれらトラン
ジスタのコレクタは対応の電流源５，６を介して電源Ｖ
CC（第１基準電位線路）に接続されており、またそれら
トランジスタのエミッタは互いに接続されかつ大地電位
部（第２基準電位線路）に接続されている。より詳しく
は、トランジスタ２のエミッタ端子は抵抗７を介してト
ランジスタ３のエミッタ端子に接続され、また共通点８
が別の抵抗９を介して接地されている。
【０００６】公知の上記回路においては、出力電圧ＶO
は（トランジスタ３のべース・エミッタ電圧降下ＶBE3
＋抵抗９の電圧降下）に等しい。すなわち、抵抗７の電
圧降下をＤＶBE（トランジスタ３，２のべース・エミッ
タ電圧どうしの差）、抵抗７の抵抗値をＲ7 、抵抗９の
抵抗値をＲ9 、また電流源５，６が同じ電流を出すもの
である、とすれば、下記の関係が得られる。 ＶO ＝ＶBE3 ＋Ｒ9 （ＩE2＋ＩE3）＝ＶBE3 ＋２DVBE（Ｒ9 ／Ｒ7 ） ……（４） ここでＶBE3 ＝ＶT 1n（ＩE3／ＩS3） ……（５） DVBE＝ＶT 1n（ＩE3／ＩE2）（ＩS2／ＩS3） ……（６） ＶT ＝KT／ｑ
は（トランジスタ３のべース・エミッタ電圧降下ＶBE3
＋抵抗９の電圧降下）に等しい。すなわち、抵抗７の電
圧降下をＤＶBE（トランジスタ３，２のべース・エミッ
タ電圧どうしの差）、抵抗７の抵抗値をＲ7 、抵抗９の
抵抗値をＲ9 、また電流源５，６が同じ電流を出すもの
である、とすれば、下記の関係が得られる。 ＶO ＝ＶBE3 ＋Ｒ9 （ＩE2＋ＩE3）＝ＶBE3 ＋２DVBE（Ｒ9 ／Ｒ7 ） ……（４） ここでＶBE3 ＝ＶT 1n（ＩE3／ＩS3） ……（５） DVBE＝ＶT 1n（ＩE3／ＩE2）（ＩS2／ＩS3） ……（６） ＶT ＝KT／ｑ
【０００７】式（１）の第２項が無視できるほどの値で
ある限り、（ＩE3／ＩE2）は実質的に一定のままであり
（通常の動作状態においてはこれらの電流は電流源５，
６によって設定される）、（ＩS2／ＩS3）は２つのトラ
ンジスタの面積比であり、従って一定であり、また差Ｄ
ＶBEはＶBE3 と逆方向に変化し、こうして一定の出力電
圧ＶO が維持される。
ある限り、（ＩE3／ＩE2）は実質的に一定のままであり
（通常の動作状態においてはこれらの電流は電流源５，
６によって設定される）、（ＩS2／ＩS3）は２つのトラ
ンジスタの面積比であり、従って一定であり、また差Ｄ
ＶBEはＶBE3 と逆方向に変化し、こうして一定の出力電
圧ＶO が維持される。
【０００８】
【発明が解決しようとする課題】しかしながら、高温状
態において、比（ＩE3／ＩE2）は、トランジスタ２，３
のべース・エミッタ接合における電圧降下の差が変化す
るので、もはや一定ではなくなる。すなわち、トランジ
スタ２の面積がトランジスタ３のそれより大きいので、
式（１）の第２項が最初にトランジスタ２に影響をも
ち、すなわちこのトランジスタ２においていずれにして
も大きくなり、そのため差ＤＶBEがもはやＶ BE3 と逆方
向には変化せず、こうして回路の出力電圧ＶO を変化さ
せ、こうして高温では正確な基準電圧を供給することが
できなくなる。
態において、比（ＩE3／ＩE2）は、トランジスタ２，３
のべース・エミッタ接合における電圧降下の差が変化す
るので、もはや一定ではなくなる。すなわち、トランジ
スタ２の面積がトランジスタ３のそれより大きいので、
式（１）の第２項が最初にトランジスタ２に影響をも
ち、すなわちこのトランジスタ２においていずれにして
も大きくなり、そのため差ＤＶBEがもはやＶ BE3 と逆方
向には変化せず、こうして回路の出力電圧ＶO を変化さ
せ、こうして高温では正確な基準電圧を供給することが
できなくなる。
【０００９】本発明の目的は、逆飽和電流が式（１）の
第１項に匹敵する大きさになる温度でも、その逆飽和電
流を補償することができる装置を提供することにある。
第１項に匹敵する大きさになる温度でも、その逆飽和電
流を補償することができる装置を提供することにある。
【００１０】
【課題を解決するための手段】本発明によれば、コレク
タ領域と、べース・エミッタ接合を画成するべース領域
とエミッタ領域とを有するバイポーラ・トランジスタの
逆飽和電流を温度補償する装置において、上記バイポー
ラ・トランジスタのべース・エミッタ接合に逆構成で並
列接続されており、実質的に同一の飽和電流を有するダ
イオード素子を具備することを特徴とするバイポーラ・
トランジスタの逆飽和電流の温度補償装置が提供され
る。
タ領域と、べース・エミッタ接合を画成するべース領域
とエミッタ領域とを有するバイポーラ・トランジスタの
逆飽和電流を温度補償する装置において、上記バイポー
ラ・トランジスタのべース・エミッタ接合に逆構成で並
列接続されており、実質的に同一の飽和電流を有するダ
イオード素子を具備することを特徴とするバイポーラ・
トランジスタの逆飽和電流の温度補償装置が提供され
る。
【００１１】
【実施例】以下、添付図面に従って本発明の好適な、非
限定実施例を説明する。
限定実施例を説明する。
【００１２】図２のバンド・ギャップ回路はすでに図１
に関連して上記に説明した回路と同一であり、従って図
中同じ素子は同じ参照番号で示す。
に関連して上記に説明した回路と同一であり、従って図
中同じ素子は同じ参照番号で示す。
【００１３】本発明によれば、各トランジスタ２，３に
は第２のトランジスタ１１，１２を備え、この第２トラ
ンジスタ１１，１２は対応の第１トランジスタと同じ形
（この例においては、ＮＰＮ形）、同じ特性をもち、そ
のべースはエミッタに短絡されている。より詳細には、
トランジスタ２と同じ面積をもつトランジスタ１１は、
そのコレクタとエミッタとがトランジスタ２のべースと
エミッタとにそれぞれ接続されている。またトランジス
タ３と同じ面積をもつトランジスタ１２は、そのコレク
タとエミッタとがトランジスタ３のべースとエミッタと
にそれぞれ接続されている。トランジスタ１１，１２は
そのべースがエミッタに短絡されているので、べース・
コレクタ接合が逆バイアスされる。すなわち、トランジ
スタ１１，１２がダイオードを画成するが、これらのダ
イオードは対応のトランジスタ２，３のべース・エミッ
タ電圧降下によって逆バイアスされ、陰極と陽極とは対
応のトランジスタのべースとエミッタとにそれぞれ接続
され、また逆電流を（陰極から陽極へと、すなわち、ト
ランジスタ１１，１２のコレクタからべースへと）供給
される。ダイオード１１，１２の各逆電流は対応のトラ
ンジスタ２，３のエミッタ電流に加えられ、こうして式
（１）の第２項が補償されるので、差電圧ＤＶBEは実質
的にＶBE3 と逆方向に変化し続ける。すなわち、コレク
タ電流に対するＥｂｅｒｓ Ｍｏｌｌ式、つまり、 ＩC ＝αF ＩES〔exp(ＶBE／ＶT ）−１〕−ＩCS〔exp(ＶBC／ＶT ）−１〕 ……（７） と、べースとエミッタとの短絡によって第１項がゼロ、
またトランジスタ１１，１２のべース・コレクタ電圧降
下が対応トランジスタ２，３のべース・エミッタ電圧降
下と等しい（しかし、符号は逆）、また飽和電流ＩCSが
対応トランジスタの飽和電流と等しい（トランジスタが
補償され、対応の補償ダイオードが等しいため）ので、
トランジスタ１１，１２はそれぞれ下記の電流を出す。 ＩC11 ＝−ＩCS2 〔exp(−ＶBE2 ／ＶT ）−１〕 ＩC12 ＝−ＩCS3 〔exp(−ＶBE3 ／ＶT ）−１〕 これらは、係数αR や各トランジスタ２，３のべース・
エミッタ電圧降下とべース・コレクタ電圧降下との差を
より小さくすれば（それでもこの例においてはなお小さ
い）、トランジスタ２，３についての式（１）の第２項
に、符号が逆であるが、値が実質的には等しい。
は第２のトランジスタ１１，１２を備え、この第２トラ
ンジスタ１１，１２は対応の第１トランジスタと同じ形
（この例においては、ＮＰＮ形）、同じ特性をもち、そ
のべースはエミッタに短絡されている。より詳細には、
トランジスタ２と同じ面積をもつトランジスタ１１は、
そのコレクタとエミッタとがトランジスタ２のべースと
エミッタとにそれぞれ接続されている。またトランジス
タ３と同じ面積をもつトランジスタ１２は、そのコレク
タとエミッタとがトランジスタ３のべースとエミッタと
にそれぞれ接続されている。トランジスタ１１，１２は
そのべースがエミッタに短絡されているので、べース・
コレクタ接合が逆バイアスされる。すなわち、トランジ
スタ１１，１２がダイオードを画成するが、これらのダ
イオードは対応のトランジスタ２，３のべース・エミッ
タ電圧降下によって逆バイアスされ、陰極と陽極とは対
応のトランジスタのべースとエミッタとにそれぞれ接続
され、また逆電流を（陰極から陽極へと、すなわち、ト
ランジスタ１１，１２のコレクタからべースへと）供給
される。ダイオード１１，１２の各逆電流は対応のトラ
ンジスタ２，３のエミッタ電流に加えられ、こうして式
（１）の第２項が補償されるので、差電圧ＤＶBEは実質
的にＶBE3 と逆方向に変化し続ける。すなわち、コレク
タ電流に対するＥｂｅｒｓ Ｍｏｌｌ式、つまり、 ＩC ＝αF ＩES〔exp(ＶBE／ＶT ）−１〕−ＩCS〔exp(ＶBC／ＶT ）−１〕 ……（７） と、べースとエミッタとの短絡によって第１項がゼロ、
またトランジスタ１１，１２のべース・コレクタ電圧降
下が対応トランジスタ２，３のべース・エミッタ電圧降
下と等しい（しかし、符号は逆）、また飽和電流ＩCSが
対応トランジスタの飽和電流と等しい（トランジスタが
補償され、対応の補償ダイオードが等しいため）ので、
トランジスタ１１，１２はそれぞれ下記の電流を出す。 ＩC11 ＝−ＩCS2 〔exp(−ＶBE2 ／ＶT ）−１〕 ＩC12 ＝−ＩCS3 〔exp(−ＶBE3 ／ＶT ）−１〕 これらは、係数αR や各トランジスタ２，３のべース・
エミッタ電圧降下とべース・コレクタ電圧降下との差を
より小さくすれば（それでもこの例においてはなお小さ
い）、トランジスタ２，３についての式（１）の第２項
に、符号が逆であるが、値が実質的には等しい。
【００１４】故に、回路１は温度が極度に高くても（こ
の例では２００℃〜２５０℃）、一定のままである。
の例では２００℃〜２５０℃）、一定のままである。
【００１５】
【発明の効果】本発明の装置の長所は、上記の説明より
明らかであろう。特に、補償対象としてのトランジスタ
と同じ特性を有するトランジスタを追加するだけで、温
度によって誘起するエミッタ電流の低減を実質的に補償
することができるので、現在のトランジスタ動作温度に
比べはるかに高い温度でもトランジスタ動作の一定性を
保証することができる。
明らかであろう。特に、補償対象としてのトランジスタ
と同じ特性を有するトランジスタを追加するだけで、温
度によって誘起するエミッタ電流の低減を実質的に補償
することができるので、現在のトランジスタ動作温度に
比べはるかに高い温度でもトランジスタ動作の一定性を
保証することができる。
【００１６】更には、本発明の装置では、補償対象トラ
ンジスタに何らの大きな変更を加えることを要しない。
ンジスタに何らの大きな変更を加えることを要しない。
【００１７】当該技術関係者に明白な如く、以上に説明
した装置には、本発明の範囲を逸脱することなく、変更
を加えることができる。特筆すれば、ここに述べた装置
はその用途がバンド・ギャップ回路に規定されるもので
なく、トランジスタの逆飽和電流の温度補償を必要とす
るいかなる用途にも使用できる。
した装置には、本発明の範囲を逸脱することなく、変更
を加えることができる。特筆すれば、ここに述べた装置
はその用途がバンド・ギャップ回路に規定されるもので
なく、トランジスタの逆飽和電流の温度補償を必要とす
るいかなる用途にも使用できる。
【００１８】更には、べースとエミッタとを互いに短絡
させたトランジスタの代わりに、補償素子として、補償
対象のトランジスタのべース・エミッタ接合に、逆構成
で並列接続させた、またその補償対象トランジスタと同
じ特性（例えば、接合面積が補償対象トランジスタの面
積と等しく、ドーピングおよびスターテイング（ｓｔａ
ｒｔｉｎｇ）材料が同じである）を有するために実質的
に同じ飽和電流ＩS をもつダイオードを用いることもで
きる。
させたトランジスタの代わりに、補償素子として、補償
対象のトランジスタのべース・エミッタ接合に、逆構成
で並列接続させた、またその補償対象トランジスタと同
じ特性（例えば、接合面積が補償対象トランジスタの面
積と等しく、ドーピングおよびスターテイング（ｓｔａ
ｒｔｉｎｇ）材料が同じである）を有するために実質的
に同じ飽和電流ＩS をもつダイオードを用いることもで
きる。
【図１】公知のバンド・ギャップ回路の回路図である。
【図２】図１の回路に適用した、本発明の補償装置の回
路図である。
路図である。
１…バンド・ギャップ電圧基準回路 ２，３，１１，１２…バイポーラ・トランジスタ ４…出力端子 ５，６…電流源 ７，９…抵抗 ８…共通点
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョルジョ ロッシ イタリア国，20014 ネルビアーノ，ビア エッセ．イシドロ，４
Claims (9)
- 【請求項１】 コレクタ領域と、べース・エミッタ接合
を画成するべース領域とエミッタ領域とを有するバイポ
ーラ・トランジスタ（２，３）の逆飽和電流を温度補償
する装置において、上記バイポーラ・トランジスタ
（２，３）のべース・エミッタ接合に逆構成で並列接続
されており、実質的に同一の飽和電流（Ｉ S ）を有する
ダイオード素子（１１，１２）を具備することを特徴と
するバイポーラ・トランジスタの逆飽和電流の温度補償
装置。 - 【請求項２】 上記ダイオード素子（１１，１２）が、
上記バイポーラ・トランジスタ（２，３）の上記エミッ
タ領域およびべース領域にそれぞれ接続された陽極領域
および陰極領域を有することを特徴とする、上記バイポ
ーラ・トランジスタがＮＰＮ形である場合の、請求項１
記載の装置。 - 【請求項３】 上記ダイオード素子が上記補償対象のバ
イポーラ・トランジスタ（２，３）と同じ形であり、同
一面積を有し、かつ同一技法を用いて製造した別のバイ
ポーラ・トランジスタ（１１，１２）で構成され、また
このトランジスタが互いに短絡させたエミッタ領域とコ
レクタ領域とを有することを特徴とする請求項１または
請求項２記載の装置。 - 【請求項４】 補償を必要とする逆飽和電流を有し、ま
たコレクタ領域と、べース・エミッタ接合を画成するべ
ース領域とエミッタ領域とを有する補償対象トランジス
タ（２，３）からなるバイポーラ・トランジスタ素子に
おいて、上記べース・エミッタ接合に逆構成で並列接続
されており、上記の補償対象トランジスタ（２，３）と
実質的に同一の飽和電流（ＩS ）を有するダイオード素
子（１１，１２）を備えることを特徴とするバイポーラ
・トランジスタ素子。 - 【請求項５】 上記ダイオード素子（１１，１２）が、
上記補償対象トランジスタ（２，３）の上記エミッタ領
域およびべース領域にそれぞれ接続された陽極領域およ
び陰極領域を有することを特徴とする請求項４記載のＮ
ＰＮ形素子。 - 【請求項６】 上記ダイオード素子が上記補償対象トラ
ンジスタ（２，３）と同じ形であり、同一面積を有し、
かつ同一技法を用いて製造した別のバイポーラ・トラン
ジスタ（１１，１２）で構成され、またこのトランジス
タが互いに短絡させたエミッタ領域とコレクタ領域とを
有することを特徴とする請求項４または請求項５記載の
素子。 - 【請求項７】 各々がべース・エミッタ接合を画成して
おり、また両方が、回路の出力端子（４）を画成する互
いに接続されたべース端子と、対応の電流源（５，６）
を介して第１基準電位線路（ＶCC）と接続されたコレク
タ端子と、共通点（８）と第２基準電位線路とに一緒に
接続されたエミッタ端子とを有する２つの、補償対象バ
イポーラ・トランジスタ（２，３）と、上記補償対象ト
ランジスタのうち第１のトランジスタ（２）のエミッタ
端子に直列接続された第１抵抗（７）と、上記共通点
（８）と上記第２基準電位線路との間に接続された第２
抵抗（９）とから構成された「バンド・ギャップ」電圧
基準回路（１）において、各々が、対応の上記補償対象
トランジスタ（２，３）の上記べース・エミッタ接合に
逆構成で並列接続されておりまた上記の補償対象トラン
ジスタと実質的に同一の飽和電流（ＩS ）を有する、２
つのダイオード素子（１１，１２）を含むことを特徴と
する「バンド・ギャップ」電圧基準回路。 - 【請求項８】 上記補償対象トランジスタ（２，３）が
ＮＰＮ形であり、上記ダイオード素子（１１，１２）が
各々、上記対応の補償対象トランジスタ（２，３）の上
記エミッタ領域とべース領域とにそれぞれ接続された陽
極領域と陰極領域とを有することを特徴とする請求項７
記載の回路。 - 【請求項９】 上記ダイオード素子が各々、上記の対応
の補償対象トランジスタ（２，３）と同じ形であり、同
じ面積を有し、また同じ技法で製造された別のバイポー
ラ・トランジスタ（１１，１２）からなり、このバイポ
ーラ・トランジスタが、互いに短絡されたエミッタ領域
とコレクタ領域とを有することを特徴とする請求項７ま
たは請求項８記載の回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT91A000311 | 1991-04-24 | ||
| ITTO910311A IT1245688B (it) | 1991-04-24 | 1991-04-24 | Struttura di compensazione in temperatura della corrente inversa di saturazione in transistori bipolari |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05173658A true JPH05173658A (ja) | 1993-07-13 |
Family
ID=11409294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4103403A Pending JPH05173658A (ja) | 1991-04-24 | 1992-04-23 | バイポーラ・トランジスタの逆飽和電流の温度補償装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5350998A (ja) |
| EP (1) | EP0510530A3 (ja) |
| JP (1) | JPH05173658A (ja) |
| IT (1) | IT1245688B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102640416A (zh) * | 2009-11-30 | 2012-08-15 | 国际商业机器公司 | 双极性晶体管中的增益恢复 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5459430A (en) * | 1994-01-31 | 1995-10-17 | Sgs-Thomson Microelectronics, Inc. | Resistor ratioed current multiplier/divider |
| AT403532B (de) * | 1994-06-24 | 1998-03-25 | Semcotec Handel | Verfahren zur temperaturstabilisierung |
| US5892388A (en) * | 1996-04-15 | 1999-04-06 | National Semiconductor Corporation | Low power bias circuit using FET as a resistor |
| US6914484B2 (en) | 2003-05-09 | 2005-07-05 | Qualcomm, Incorporated | Wideband constant-gain voltage amplifier |
| US7543253B2 (en) | 2003-10-07 | 2009-06-02 | Analog Devices, Inc. | Method and apparatus for compensating for temperature drift in semiconductor processes and circuitry |
| US7576598B2 (en) | 2006-09-25 | 2009-08-18 | Analog Devices, Inc. | Bandgap voltage reference and method for providing same |
| US8102201B2 (en) | 2006-09-25 | 2012-01-24 | Analog Devices, Inc. | Reference circuit and method for providing a reference |
| US7714563B2 (en) | 2007-03-13 | 2010-05-11 | Analog Devices, Inc. | Low noise voltage reference circuit |
| US7605578B2 (en) | 2007-07-23 | 2009-10-20 | Analog Devices, Inc. | Low noise bandgap voltage reference |
| US7612606B2 (en) | 2007-12-21 | 2009-11-03 | Analog Devices, Inc. | Low voltage current and voltage generator |
| US7598799B2 (en) | 2007-12-21 | 2009-10-06 | Analog Devices, Inc. | Bandgap voltage reference circuit |
| US7750728B2 (en) | 2008-03-25 | 2010-07-06 | Analog Devices, Inc. | Reference voltage circuit |
| US7902912B2 (en) | 2008-03-25 | 2011-03-08 | Analog Devices, Inc. | Bias current generator |
| US7880533B2 (en) | 2008-03-25 | 2011-02-01 | Analog Devices, Inc. | Bandgap voltage reference circuit |
| US8400213B2 (en) | 2008-11-18 | 2013-03-19 | Freescale Semiconductor, Inc. | Complementary band-gap voltage reference circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3327131A (en) * | 1961-12-29 | 1967-06-20 | Ibm | Current control system |
| FR2075099A5 (ja) * | 1970-01-31 | 1971-10-08 | Licentia Gmbh | |
| US4028564A (en) * | 1971-09-22 | 1977-06-07 | Robert Bosch G.M.B.H. | Compensated monolithic integrated current source |
| US3887863A (en) * | 1973-11-28 | 1975-06-03 | Analog Devices Inc | Solid-state regulated voltage supply |
| US4471236A (en) * | 1982-02-23 | 1984-09-11 | Harris Corporation | High temperature bias line stabilized current sources |
| US4816742A (en) * | 1988-02-16 | 1989-03-28 | North American Philips Corporation, Signetics Division | Stabilized current and voltage reference sources |
-
1991
- 1991-04-24 IT ITTO910311A patent/IT1245688B/it active IP Right Grant
-
1992
- 1992-04-16 EP EP19920106612 patent/EP0510530A3/en not_active Withdrawn
- 1992-04-23 US US07/872,462 patent/US5350998A/en not_active Expired - Lifetime
- 1992-04-23 JP JP4103403A patent/JPH05173658A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102640416A (zh) * | 2009-11-30 | 2012-08-15 | 国际商业机器公司 | 双极性晶体管中的增益恢复 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0510530A3 (en) | 1993-06-09 |
| IT1245688B (it) | 1994-10-13 |
| ITTO910311A1 (it) | 1992-10-24 |
| EP0510530A2 (en) | 1992-10-28 |
| ITTO910311A0 (it) | 1991-04-24 |
| US5350998A (en) | 1994-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05173658A (ja) | バイポーラ・トランジスタの逆飽和電流の温度補償装置 | |
| US3835410A (en) | Current amplifier | |
| US4027177A (en) | Clamping circuit | |
| JPS6395734A (ja) | 高安定性と低レスト電流を有する論理インターフェイス回路 | |
| US4224537A (en) | Modified semiconductor temperature sensor | |
| US4527078A (en) | Signal translator with supply voltage compensation particularly for use as interface between current tree logic and transistor-transistor logic | |
| JP2534407B2 (ja) | 増幅器 | |
| US4471236A (en) | High temperature bias line stabilized current sources | |
| US3940683A (en) | Active breakdown circuit for increasing the operating range of circuit elements | |
| US6483683B1 (en) | Overvoltage protection | |
| US4450414A (en) | High temperature current mirror amplifier | |
| EP0675595B1 (en) | Current divider and ramp generator with relatively long time constant using such a current divider | |
| JPH05218799A (ja) | インピーダンス乗算器 | |
| JPH03108756A (ja) | 複合ｐｎｐトランジスタ | |
| JP2560010B2 (ja) | 積層ｐｎｐトランジスタ−の反飽和回路 | |
| US4262244A (en) | Circuit providing improved rejection to power supply variations to current sources driven therefrom | |
| JPH1168469A (ja) | バイポーラトランジスタの直流バイアス供給回路及びそれらを含むモノリシック集積回路 | |
| JPS59208618A (ja) | 電流反転回路 | |
| JPH06326526A (ja) | トランジスタの制御電流補償用回路装置 | |
| JPS6037484B2 (ja) | 電流安定化回路 | |
| SU1589379A1 (ru) | Дифференциальный усилитель | |
| JP3179273B2 (ja) | 定電流回路 | |
| JP3183410B2 (ja) | 定電流回路 | |
| JP2592990B2 (ja) | 電圧制御回路 | |
| JPH083769B2 (ja) | 定電流源回路 |