JPH0516050B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、マイクロコンピユータ用の電源バツ
クアツプ装置に関するものである。

（従来の技術） 第３図は、従来のマイクロコンピユータ用電源
バツクアツプ装置の構成図であり、この図におい
て、１は交流を入力し安定した直流電圧を出力す
るAC／DC安定化電源、２は充電用ダイオード、
３は充電用抵抗、４は放電用ダイオード、５は充
電用ダイオード２と充電用抵抗３を介してAC／
DC安定化電源１により充電され、放電用ダイオ
ード４を介して放電するバツクアツプ用のバツテ
リーである。６は電源供給を受けるマイクロプロ
セツサ（μ−CPU）部、７はマイクロプロセツ
サ部６とは別設される記憶部（RAM）、８は記
憶部７に専用に設けられるバツテリー、９はリセ
ツトスイツチ、１０はリセツトスイツチ９によつ
て操作されるパワーオンリセツト回路である。

この図において、AC／DC安定化電源１が正常
に供給されている期間は、マイクロプロセツサ部
６は安定化電源により動作し、同時にバツクアツ
プ用バツテリー５は充電用ダイオード２及び充電
用抵抗３を通して充電される。もし、AC／DC安
定化電源１の電圧がバツクアツプ用バツテリー５
の電圧より低下すると、マイクロプロセツサ部６
にはバツクアツプ用バツテリー５から放電用ダイ
オード４を経由してバツクアツプ電流が供給され
る。従つて、バツクアツプ用バツテリー５の電圧
がマイクロプロセツサ部６の動作に必要な電圧以
上ある間は初期のバツクアツプ作用がなされる。
しかしながらこの回路においては、バツクアツプ
用バツテリー５の充電経路及び放電経路にそれぞ
れダイオード２，４が挿入されるため、ダイオー
ドの電圧降下が必然的に存在し、バツクアツプ用
バツテリー５の能力が充分に発揮されない欠点が
ある。

前期電源投入時におけるシステムの安定動作を
確保すると共に、前記ダイオードの電圧降下によ
る欠点を除去する手段として、放電用ダイオード
４に代えてリレーの接点を用いることが考えられ
る。このリレー接点を放電用ダイオード４に代え
て用いる場合には、電源投入時にリレー接点をオ
フすることによつてシステム供給電圧を該システ
ムが動作可能な電圧に保持すると共にバツクアツ
プ用バツテリー５の充電を行うことができ、また
バツクアツプ用バツテリー５の放電時において前
記放電用ダイオード４による電圧降下は存在しな
いため、バツクアツプバツテリー５の供給可能な
電圧を電圧降下させることなくシステム側に供給
することができる。

しかしながら、バツクアツプ用バツテリー５が
過放電状態にある場合には、次のような問題点が
ある。

AC／DC安定化電源１の電圧が降下したとき、
バツクアツプ用バツテリー５が過放電状態の場合
には、そのバツクアツプ用バツテリー５の電圧は
低下しており、この状態でリレー接点がオンして
いると、マイクロプロセツサ部６はバツクアツプ
用バツテリー５と直結されているためシステム供
給電圧はバツクアツプ用バツテリー５の低い電圧
となり、システムの立ち上がりが不能となつたり
不安定な動作を生じる場合がある。また、その
後、AC／DC安定化電源１の電圧の復帰に伴つて
システム供給電圧が上昇する場合においても、そ
の電圧上昇過程の電圧値はシステムの正常動作に
は不十分な電圧である場合があり、正常な動作が
保証されない。

このような、不安定な動作を防止するには、シ
ステムの起動時においてリレーをオフの状態にし
ておくことが必要であり、また次の如く電源制御
を行うことが必要となる。即ち、初期状態におい
ては、リレー接点をオフの状態とし、AC／DC安
定化電源１の出力電圧の発生によつてシステムを
起動（POWER ON RESET）し、システム側
に用意されたタイマを起動する。タイマがタイム
アツプするまでの間はリレー接点はオフであるか
ら、充電用ダイオード２、充電用抵抗３を介して
バツクアツプ用バツテリー５を充電し、この充電
が完了する時間に見合つた期限にセツトされてい
るタイマがタイムアツプしたことで前記リレーを
オンとする。これにより、放電用ダイオード４に
よる電圧降下をなくし、かつ、バツクアツプ用バ
ツテリー５の能力を充分に利用することができ
る。

（発明が解決しようとする問題点） しかしながら、上記した電源バツクアツプ装置
では、前記したように、そのシステムの起動時あ
るいは再起動時にバツクアツプ用バツテリーの放
電経路に挿入したリレー接点がオン状態である
と、システム供給電圧はバツクアツプ用バツテリ
ーの電圧となるため、バツクアツプ用バツテリー
が過放電状態の場合には、その供給電圧は低い電
圧であり、システムの立ち上がりが不能となつた
り、不安定な動作を生じる場合がある。また、そ
の後AC／DC安定化電源１の電圧の復帰に伴つて
システム供給電圧が上昇する場合においても、そ
の電圧上昇過程の電圧値はシステムの正常動作に
は不十分な電圧である場合があり、正常な動作が
保証されないことから、電源の投入時の状態とし
てはリレー接点をオフ状態としていなければなら
ない。

そして、前記のようなリレー接点を用いた場
合、電源の投入時にリレー接点をオフ状態としな
ければならないという必要性、及びシステム側に
用意したリセツトスイツチによりパワーオンリセ
ツト回路１０の起動、停止を行う構成としている
ことから、リセツトスイツチにより起動、停止操
作を行つた場合にも、一旦、リレー接点はオフさ
れ、その後タイマがタイムアツプするまでの間は
リレー接点のオフ状態は継続し、この間はたとえ
バツクアツプ用バツテリーが正常な容量を持つて
いたとしてもシステムをバツクアツプすることが
できないという問題点があつた。

本発明は、上記問題点を除去し、 (1) ダイオードにおける電圧降下によるバツクア
ツプ用バツテリーの供給電圧の降下を防止し
て、バツクアツプ用バツテリーの能力を充分に
生かすと共に、 (2) バツクアツプ用バツテリーの正常時における
タイマ計時時間中のリレー接点のオフによるバ
ツクアツプ不能期間を除去して、電源バツクア
ツプ機能を充分に果たせるマイクロコンピユー
タ用電源バツクアツプ装置を提供することを目
的とする。

（問題点を解決するための手段） 本発明は、上記問題点を解決するために、マイ
クロコンピユータ用電源バツクアツプ装置におい
て、電源から充電経路を介して充電されるバツク
アツプ用バツテリーと、該バツテリーと前記電源
とからシステム電源が供給されるマイクロコンピ
ユータと、前記バツテリーの放電経路に接点が挿
入されるリレーと、前記システム電源の電圧低下
を検出し、前記マイクロコンピユータに制御フラ
グをセツトする電圧検出部と、前記制御フラグの
セツト状態において、前記マイクロコンピユータ
の制御によつて駆動するタイマと、前記タイマの
タイムアツプによつて前記リレーをオンするラツ
チ回路と、前記マイクロコンピユータと前記ラツ
チ回路を初期化するパワーオンリセツト回路と、
該パワーオンリセツト回路に接続されるリセツト
スイツチとを備え、マイクロコンピユータの再起
動時に前記制御フラグの状態を参照して、前記バ
ツクアツプ用バツテリーの放電経路に挿入された
前記リレー接点を前記制御フラグがセツトされて
いない場合には直ちにオンさせ、前記制御フラグ
がセツトされている場合には前記タイマの駆動に
より一定時間後にオンさせるようにしたもであ
る。

（作用） 本発明によれば、上記したようにマイクロコン
ピユータ用電源バツクアツプ装置を構成したの
で、電源の停電時にはバツクアツプ用バツテリー
の出力電圧はリレー接点を介して従来のようにダ
イオードによる電圧降下をもたらすことのないシ
ステム電圧として供給される。そして、この電圧
を電圧検出部により監視し、電圧低下を検出する
と、マイクロコンピユータに電圧低下を示す制御
フラグをセツトする。そして、電圧が更に低下
し、システム全体が停止（リレー接点もオフ）に
至つた場合にも、この制御フラグのセツト状態を
記憶し続ける。その後、電源が回復し、システム
が再起動する場合には、制御フラグの状態を読み
出し、制御フラグがセツトされていることにより
マイクロコンピユータ内のタイマを起動する。こ
の時、このタイマのタイムアツプ、即ち、バツテ
リーの充電完了を待つてバツクアツプ用バツテリ
ーの放電経路に挿入されているリレー接点をオン
させる。これによつてバツクアツプ用バツテリー
の電圧が低い時のシステムへの悪影響を防止する
と共に、正常に回復したバツテリーを接続し、本
来のバツクアツプ作用に行わせる。

一方、リセツトスイツチの操作によつてシステ
ムが停止された場合には電圧低下は検出されてい
ないので、制御フラグはセツトされていない。従
つて、リセツトスイツチの操作の後システムが再
起動された場合には、バツクアツプ用バツテリー
の電圧は充分にあるから、制御フラグを読み出し
セツトされていないことを確認の上、直ちに前記
リレーをオンさせて、時間遅れなく本来のバツク
アツプ作用を行わせる。

（実施例） 以下、本発明の実施例について図面を参照しな
がら詳細に説明する。

第１図は本発明の実施例を示すマイクロコンピ
ユータ用電源バツクアツプ装置の構成図であつ
て、AC／DC安定化電源１、充電用ダイオード
２、充電用抵抗３、バツクアツプ用バツテリー
５、マイクロプロセツサ部６、記憶部７、バツテ
リー８、リセツトスイツチ９、パワーオンリセツ
ト回路１０は前記した第３図に示すものと同一ま
たは同様の構成である。

そこで、本発明においては、第３図における放
電用ダイオード４に代えて設けられるリレー１
１、リレー１１の駆動を行うラツチ回路１２、シ
ステムの電圧を検出し、第１段低電圧検出信号
LOW及び第２段低電圧検出信号LOW−LOWを
出力する電圧検出部１３を備え、リレー１１のオ
ン・オフを制御するために、マイクロプロセツサ
部６での処理用として電圧検出部１３よりの指示
状態に応じて制御フラグを設けると共に、各種処
理を行えるルーチンを設けたものである。即ち、
制御フラグは電圧検出部１３よりの第１低電圧検
出信号LOWによりセツトされるものであり、シ
ステムの再起動時にマイクロプロセツサ部６は制
御フラグがセツトされていれば、内蔵されている
遅延タイマを起動し、このタイマがタイムアツプ
したことで制御フラグをリセツトすると共にリレ
ー１１を励磁してその接点をオンさせる。また、
制御フラグがセツトされていなければ直ちにリレ
ー１１を励磁してその接点をオンさせるものであ
る。なお、制御フラグはシステム全体をバツクア
ツプする電源とは別に設けたバツテリー８によつ
て無停電化さた記憶部７内に収納されるものであ
る。

次に、本発明の実施例の動作をシステム電圧変
化例を示す第２図を参照しつつ説明する。

まず、AC／DC安定化電源１より供給されてい
る電圧が正常である第２図の状態においては、
電圧検出部１３から第１段低電圧検出信号LOW、
第２段低電圧検出信号LOW−LOWは共に出てお
らず、制御フラグはセツトされていない。従つ
て、ラツチ回路１２からの駆動信号によりリレー
１１は励磁されてその接点はオンしている。この
状態においてはAC／DC安定化電源１とバツクア
ツプ用バツテリー５とは並列に接続されてシステ
ム電源を形成している。

AC電源の断（第２図の状態）によりAC／
DC安定化電源１の出力がなくなると、システム
の電源はバツクアツプ用バツテリー５のみとな
り、このバツクアツプ用バツテリー５から必要な
電力が供給される。バツクアツプ用バツテリー５
からの電力供給が継続すると、その出力電圧は
徐々に低下を始めるが、この電圧低下を示すのが
第２図の状態である。

このバツクアツプ用バツテリー５からの電力供
給を継続していくと、その出力電圧は徐々に低下
を続け、一定時間後に電圧検出部１３から第１段
低電圧検出信号LOWが出される。これが第２図
の状態である。第１段低電圧検出信号LOWは
マイクロプロセツサ部６に入力され、これにより
マイクロプロセツサ部６で“POWER−LOW”
処理に入つて制御フラグを記憶部７にセツトする
と共に他の必要な退避処理を行い、マイクロプロ
セツサ部６の停止に備える。その後、続いてバツ
クアツプ用バツテリー５の電圧が低下して第２図
の状態になると、電圧検出部１３からは第２段
低電圧検出信号LOW−LOWが発生され、この信
号LOW−LOWはマイクロプロセツサ部６に通知
され、マイクロプロセツサ部６にはリレー１１を
駆動するラツチ回路１２に対してオフ指令を出
し、これによりリレー１１はオフしバツクアツプ
用バツテリー５が切り離されて、システムが停止
する。

次に、AC電源が復旧し、第２図の状態にな
ると、パワーオンリセツト回路１０が働き、マイ
クロプロセツサ部６は再スタート処理を始める。
この時点で記憶部７に収納されている制御フラグ
をリードするが、制御フラグはセツトされている
ため、マイクロプロセツサ部６に内蔵のタイマを
起動させる。この時点ではリレー１１はオフの状
態にあるため、バツクアツプ用バツテリー５は充
電用ダイオード２と充電用抵抗３を介して充電さ
れることになる。そして、バツクアツプ用バツテ
リー５の充電完了に要する時間と見合つた時間に
設定されている前記タイマがタイムアツプする
と、制御フラグをリセツトすると同時に、ラツチ
回路１２に駆動信号が出されてリレー１１が励磁
され、その接点がオンしてバツクアツプ用バツテ
リー５に対する定電圧充電を行うと共に、停電時
のバツクアツプを可能にする。これにより第２図
の状態と同様になり、正規の電圧動作状態とな
り、システムを正常に動作させることができる状
態となる。

また、AC／DC安定化電源１の出力がなくな
り、バツクアツプ用バツテリー５のみからシステ
ムに電力を供給している状態において、電圧検出
部１３から第１段低電圧検出信号LOWが出力さ
れていない状態、即ち、第２図ととの間の状
態において、AC／DC安定化電源１の出力が回復
した場合には、何ら制御を行うことなく、時間の
経過と共に正規の第２図の状態に戻ることにな
る。更に、電圧検出部１３から第１段低電圧検出
信号LOWが出力されており、第２段低電圧検出
信号LOW−LOWが未だ出力されていない状態、
即ち、第２図ととの間の状態で、AC／DC安
定化電源１の出力が回復した場合には、リレー１
１の動作状態は何ら変更することなくオンの状態
を維持し、バツクアツプ用バツテリー５は回復し
たAC／DC安定化電源１によつて定電圧充電が行
われる。この時、システムに供給される電圧は
LOW−LOW以上であるので、不安定な動作は生
じない。

また、この時、既に第１段低電圧検出信号
LOWが出力されてマイクロプロセツサ部６で
“POWER−LOW”処理に入つて制御フラグを記
憶部７にセツトすると共に他の必要な退避処理を
行つているのでこの制御状態を復帰させる必要が
ある。この制御状態の復帰は、システム電圧の回
復過程の途中で、電圧検出部１３からの第１段低
電圧検出信号LOWがなくなつた時点で行えばよ
い。

次に、リセツトスイツチ９の操作によつてマイ
クロプロセツサ部６を停止させ、その後再起動さ
せる場合について説明する。

“POWER−LOW”に至らないで、マイクロ
コンピユータが再起動した場合、すなわち、リセ
ツトスイツチ９を操作した場合には、制御フラグ
がセツトされていないので、バツテリーの消耗が
少ないものとして取り扱うことができ、タイマを
駆動することなく直ちにバツテリーのリレー接点
をオンさせることができる。従つて、この場合に
は、電源オン状態と同時にバツクアツプ用バツテ
リー５によるバツクアツプが行われることにな
る。

なお、本発明は上記実施例に限定されるもので
はなく、本発明の趣旨に基づいて種々の変形が可
能であり、これらを本発明の範囲から排除するも
のではない。

（発明の効果） 以上、詳細に説明したように、本発明によれ
ば、システムの再起動時にバツクアツプ用バツテ
リーの状態を反映した制御フラグを参照して、過
放電状態のバツテリーなのか正常容量状態のバツ
テリーなのかを判断する。この判断結果に基づい
て、過放電状態のバツテリーならばバツクアツプ
用として充分な充電がなされる一定時間後にバツ
テリー放電経路に挿入されたリレー接点をオン
し、正常容量状態のバツテリーならば再起動と同
時にバツテリー放電経路に挿入されたリレー接点
をオンすることができる。

したがつて、 (1) 再起動後の一定時間は正常容量状態のバツテ
リーであつてもバツクアツプしないという従来
技術の問題点を解決して、電源バツクアツプ機
能を充分に果たして円滑に動作する。

(2) バツクアツプ用放電経路のダイオードによる
電圧降下を避けることができ、バツクアツプ用
バツテリーの能力を充分に生かすことができ
る。

このようなマイクロコンピユータ用電源バツク
アツプ装置を提供することができる。

【図面の簡単な説明】

第１図は本発明の実施例を示す電源バツクアツ
プ装置の構成図、第２図は本発明におけるシステ
ム電圧の変化を示す図、第３図は従来の電源バツ
クアツプ装置の構成図である。 １……AC／DC安定化電源、２……充電用ダイ
オード、３……充電用抵抗、４……放電用抵抗、
５……バツクアツプ用バツテリー、６……マイク
ロプロセツサ部、７……記憶部、８……バツテリ
ー、９……リセツトスイツチ、１０……パワーオ
ンリセツト回路、１１……リレー、１２……ラツ
チ回路、１３……電圧検出部。

Claims (1)

1. 【特許請求の範囲】 １ (a) 電源から充電経路を介して充電されるバ
   ツクアツプ用バツテリーと、 (b) 該バツテリーと前記電源とからシステム電源
   が供給されるマイクロコンピユータと、 (c) 前記バツテリーの放電経路に接点が挿入され
   るリレーと、 (d) 前記システム電源の電圧低下を検出し、前記
   マイクロコンピユータに制御フラグをセツトす
   る電圧検出部と、 (e) 前記制御フラグのセツト状態において、前記
   マイクロコンピユータの制御によつて駆動する
   タイマと、 (f) 前記タイマのタイムアツプによつて前記リレ
   ーをオンするラツチ回路と、 (g) 前記マイクロコンピユータと前記ラツチ回路
   を初期化するパワーオンリセツト回路と、 (h) 該パワーオンリセツト回路に接続されるリセ
   ツトスイツチとを備え、 (i) マイクロコンピユータの再起動時に前記制御
   フラグの状態を参照して、前記バツクアツプ用
   バツテリーの放電経路に挿入された前記リレー
   接点を前記制御フラグがセツトされていない場
   合には直ちにオンさせ、前記制御フラグがセツ
   トされている場合には前記タイマの駆動により
   一定時間後にオンさせることを特徴とするマイ
   クロコンピユータ用電源バツクアツプ装置。 ２ 前記電圧検出部は前記制御フラグをセツトす
   るための第１段低電圧検出信号と、システム全体
   を停止させる第２段低電圧検出信号とを出力する
   ことを特徴とする特許請求の範囲第１項記載のマ
   イクロコンピユータ用電源バツクアツプ装置。 ３ 前記制御フラグは独立したバツテリーにより
   バツクアツプされる記憶部に書き込まれることを
   特徴とする特許請求の範囲第１項又は第２項記載
   のマイクロコンピユータ用電源バツクアツプ装
   置。