JPH0515284B2 - - Google Patents
Info
- Publication number
- JPH0515284B2 JPH0515284B2 JP26569188A JP26569188A JPH0515284B2 JP H0515284 B2 JPH0515284 B2 JP H0515284B2 JP 26569188 A JP26569188 A JP 26569188A JP 26569188 A JP26569188 A JP 26569188A JP H0515284 B2 JPH0515284 B2 JP H0515284B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- magnetic
- inductance
- conductor
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004020 conductor Substances 0.000 claims description 53
- 230000004907 flux Effects 0.000 claims description 13
- 239000000696 magnetic material Substances 0.000 claims description 13
- 230000035699 permeability Effects 0.000 claims description 13
- 238000003475 lamination Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 230000003247 decreasing effect Effects 0.000 claims description 6
- 238000004804 winding Methods 0.000 description 12
- 230000007423 decrease Effects 0.000 description 5
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、積層インダクタ、特にバイアス電流
によつてインダクタンスを可変とする、電流制御
型の積層インダクタとそのインダクタンスの調整
方法に関するものである。
によつてインダクタンスを可変とする、電流制御
型の積層インダクタとそのインダクタンスの調整
方法に関するものである。
電子部品の小型化、薄型化等の要求に伴い、イ
ンダクタの分野でも磁性体セラミツク内に導体パ
ターンを一体に形成した、積層インダクタが用い
られるようになつている。
ンダクタの分野でも磁性体セラミツク内に導体パ
ターンを一体に形成した、積層インダクタが用い
られるようになつている。
印刷あるいはグリーンシートを積層して焼成す
ると、そのインダクタンス値は一定となつてしま
うので、調整のために磁性体層を削つてトリミン
グを行うか、磁性体に凹部を形成して磁性体コア
を挿入する方法等が考えられている。
ると、そのインダクタンス値は一定となつてしま
うので、調整のために磁性体層を削つてトリミン
グを行うか、磁性体に凹部を形成して磁性体コア
を挿入する方法等が考えられている。
しかし、機械的な加工が必要となり、また微調
整が難しく、信頼性の面でも問題がある。
整が難しく、信頼性の面でも問題がある。
そこで、発明者等は電流制御型の積層インダク
タを特願昭63−232867において提案した。これは
第６図に示したように、磁性体層６０内に主巻線
となる成る導体パターン６１と制御巻線となる導
体パターン６２を近接して形成し、導体パターン
６２に印加する直流バイアス電流によつて導体パ
ターン６１の周囲の磁界を変化させ、インダクタ
ンス値を変化させるものである。通常、直流バイ
アス電流を大きくすることによつてインダクタン
スを減少させるように動作する。
タを特願昭63−232867において提案した。これは
第６図に示したように、磁性体層６０内に主巻線
となる成る導体パターン６１と制御巻線となる導
体パターン６２を近接して形成し、導体パターン
６２に印加する直流バイアス電流によつて導体パ
ターン６１の周囲の磁界を変化させ、インダクタ
ンス値を変化させるものである。通常、直流バイ
アス電流を大きくすることによつてインダクタン
スを減少させるように動作する。
上記のような電流制御型の積層インダクタにお
いて、直流バイアス電流を増加させるにしたがつ
て磁心が飽和に近づき、実効的な透磁率が下がつ
てインダクタンスが小さくなる。しかし、飽和の
始まる点において、大入力時、正の半サイクルと
負の半サイクルでインダクタンスの実効値が変わ
るため、出力波形に歪みを生じる。
いて、直流バイアス電流を増加させるにしたがつ
て磁心が飽和に近づき、実効的な透磁率が下がつ
てインダクタンスが小さくなる。しかし、飽和の
始まる点において、大入力時、正の半サイクルと
負の半サイクルでインダクタンスの実効値が変わ
るため、出力波形に歪みを生じる。
本発明は、このような特性の劣化を防止し、可
変範囲において安定した特性を得ようとするもの
である。
変範囲において安定した特性を得ようとするもの
である。
本発明は、主磁路の飽和を利用することなく、
バイアス電流の増加に伴つてインダクタンスを上
げることのできる構造および方法によつて、上記
の課題を解決するものである。
バイアス電流の増加に伴つてインダクタンスを上
げることのできる構造および方法によつて、上記
の課題を解決するものである。
すなわち、磁性体層間を端部が接続されて積層
方向に重畳して周回する導体パターンを具えた積
層インダクタにおいて、該導体パターン間の少な
くとも一部が該磁性体層よりも透磁率の高い磁性
体で置換されたことに特徴を有するものである。
方向に重畳して周回する導体パターンを具えた積
層インダクタにおいて、該導体パターン間の少な
くとも一部が該磁性体層よりも透磁率の高い磁性
体で置換されたことに特徴を有するものである。
また、磁性体層間を端部が接続されて積層方向
に重畳して周回する導体パターンを具えた積層イ
ンダクタのインダクタンス調整方法において、該
導体パターン間の少なくとも一部を該磁性体層よ
りも透磁率の高い磁性体で置換し、該導体パター
ンに直流バイアス電流を交流信号に重畳して印加
することにより、該導体パターン間の磁気抵抗を
増減させ、それによつてインダクタンスを増減さ
せることに特徴を有するものである。
に重畳して周回する導体パターンを具えた積層イ
ンダクタのインダクタンス調整方法において、該
導体パターン間の少なくとも一部を該磁性体層よ
りも透磁率の高い磁性体で置換し、該導体パター
ンに直流バイアス電流を交流信号に重畳して印加
することにより、該導体パターン間の磁気抵抗を
増減させ、それによつてインダクタンスを増減さ
せることに特徴を有するものである。
更に、直流バイアス電流を交流信号に重畳する
ものだけでなく、制御巻線を有し、これによつて
直流バイアスを印加する積層インダクタにおいて
も適用可能である。
ものだけでなく、制御巻線を有し、これによつて
直流バイアスを印加する積層インダクタにおいて
も適用可能である。
導体パターン間の透磁率の高い層は、直流バイ
アス電流が印加されないか低い場合には、磁気抵
抗が小さく、主巻線において発生する磁束の洩れ
が大きくなる。したがつて、インダクタンス値は
小さくなる。
アス電流が印加されないか低い場合には、磁気抵
抗が小さく、主巻線において発生する磁束の洩れ
が大きくなる。したがつて、インダクタンス値は
小さくなる。
直流バイアス電流の増加に伴つて導体パターン
間の磁気抵抗が増加し、それに伴つて主磁路の磁
束が増加する。その結果、インダクタンス値は高
くなる。
間の磁気抵抗が増加し、それに伴つて主磁路の磁
束が増加する。その結果、インダクタンス値は高
くなる。
第１図は、その原理の説明図で、直流バイアス
電流を印加しない最小値（LMIN）から、導体パタ
ーン間の磁路が飽和した最大値（LMAX）までの
範囲で可変としてものである。従来の主磁路が飽
和した状態で可変させるのでなく、未飽和の状態
で可変させるものである。
電流を印加しない最小値（LMIN）から、導体パタ
ーン間の磁路が飽和した最大値（LMAX）までの
範囲で可変としてものである。従来の主磁路が飽
和した状態で可変させるのでなく、未飽和の状態
で可変させるものである。
以下、図面を参照して、本発明の実施例につい
て説明する。
て説明する。
第２図は、本発明の実施例を示す正面断面図で
ある。フエライトの磁性体２０が積層されたもの
でその内部に銀−パラジウム等による導体パター
ン２１が、磁性体層間を接続されながら積層方向
に重畳して周回するように形成されている。これ
によつて、磁性体層２０内に導体パターン２１が
形成されて、閉磁路型のインダクタとなる。
ある。フエライトの磁性体２０が積層されたもの
でその内部に銀−パラジウム等による導体パター
ン２１が、磁性体層間を接続されながら積層方向
に重畳して周回するように形成されている。これ
によつて、磁性体層２０内に導体パターン２１が
形成されて、閉磁路型のインダクタとなる。
導体パターン２１間には、磁性体層２０の磁性
体よりも透磁率の高い磁性材料を用いた磁性体層
２５が形成される。
体よりも透磁率の高い磁性材料を用いた磁性体層
２５が形成される。
磁性体層２５は比較的透磁率が高く、バイアス
電流の印加されない状態では磁気抵抗は小さい。
したがつて、導体パターン２１に発生する磁束は
主磁路ΦAを通らずに導体パターン21間の磁路Φ1
を通るものが多くなる。すなわち、洩れ磁束が多
くなつてインダクタンスは小さくなる。これが、
第１図に示したLMINの状態である。
電流の印加されない状態では磁気抵抗は小さい。
したがつて、導体パターン２１に発生する磁束は
主磁路ΦAを通らずに導体パターン21間の磁路Φ1
を通るものが多くなる。すなわち、洩れ磁束が多
くなつてインダクタンスは小さくなる。これが、
第１図に示したLMINの状態である。
上記のような構成のインダクタに、第３図に示
したように、直流バイアス電流を交流信号電流に
重畳して印加する。これによつて、磁性体層２５
の磁気抵抗は次第に増加する。すなわち、洩れ磁
束が少なくなり、主磁路ΦAの磁束が増加する。
磁路Φ1が飽和して実効的な透磁率が小さくなつ
た状態で、第１図のLMAXの状態となる。
したように、直流バイアス電流を交流信号電流に
重畳して印加する。これによつて、磁性体層２５
の磁気抵抗は次第に増加する。すなわち、洩れ磁
束が少なくなり、主磁路ΦAの磁束が増加する。
磁路Φ1が飽和して実効的な透磁率が小さくなつ
た状態で、第１図のLMAXの状態となる。
第４図は、本発明の他の実施例を示す正面断面
図であり、主巻線と制御巻線を具えた積層インダ
クタの例である。磁性体層４０内に主巻線となる
導体パターン４１と、それと交互に入り組んだ構
造の制御巻線となる導体パターン４２を一体に形
成してある。導体パターン４１と導体パターン４
２の間は、磁性体層４０よりも透磁率の高い磁性
体層４５が形成されている。
図であり、主巻線と制御巻線を具えた積層インダ
クタの例である。磁性体層４０内に主巻線となる
導体パターン４１と、それと交互に入り組んだ構
造の制御巻線となる導体パターン４２を一体に形
成してある。導体パターン４１と導体パターン４
２の間は、磁性体層４０よりも透磁率の高い磁性
体層４５が形成されている。
制御巻線にあたる導体パターン４２には、第５
図に示したように、直流バイアス電流が印加さ
れ、その周囲の磁界に変化を生じる。それによつ
て、主巻線となる導体パターン４１の磁束を変化
させてインダクタンスを調整する。この場合に
も、磁性体層４５の透磁率が比較的高くなつてい
るので、直流バイアス電流が印加されないか、小
さい状態では、磁気抵抗が小さく、洩れ磁束が多
くなつて主磁路の磁束が少なくなる。したがつ
て、インダクタンスは小さくなる。直流バイアス
電流の増加に伴い、磁気抵抗が次第に大きくなつ
て、洩れ磁束を減少させる。これによつて、主磁
路の磁束が増加し、インダクタンスは上昇する。
すなわち、第１図に示したようなインダクタンス
の変化が生じる。
図に示したように、直流バイアス電流が印加さ
れ、その周囲の磁界に変化を生じる。それによつ
て、主巻線となる導体パターン４１の磁束を変化
させてインダクタンスを調整する。この場合に
も、磁性体層４５の透磁率が比較的高くなつてい
るので、直流バイアス電流が印加されないか、小
さい状態では、磁気抵抗が小さく、洩れ磁束が多
くなつて主磁路の磁束が少なくなる。したがつ
て、インダクタンスは小さくなる。直流バイアス
電流の増加に伴い、磁気抵抗が次第に大きくなつ
て、洩れ磁束を減少させる。これによつて、主磁
路の磁束が増加し、インダクタンスは上昇する。
すなわち、第１図に示したようなインダクタンス
の変化が生じる。
なお、上記の例では二つの導体パターンを交互
に形成しているが、水平方向に平行に配置したも
のにおいても、いずれかの導体パターン間に高い
透磁率の層を設ければ、同様の動作をさせること
が可能である。
に形成しているが、水平方向に平行に配置したも
のにおいても、いずれかの導体パターン間に高い
透磁率の層を設ければ、同様の動作をさせること
が可能である。
本発明によれば、主磁路が未飽和の状態で直流
バイアス電流によつてインダクタンス値を変化さ
せることができる。したがつて、出力波形に歪み
が生ぜず、特性の良好な積層インダクタが得られ
る。
バイアス電流によつてインダクタンス値を変化さ
せることができる。したがつて、出力波形に歪み
が生ぜず、特性の良好な積層インダクタが得られ
る。
特に、微小なインダクタンスの可変が容易とな
り、高周波領域等の利用に適した積層インダクタ
が得られる。
り、高周波領域等の利用に適した積層インダクタ
が得られる。
第１図は本発明による積層インダクタの特性の
説明図、第２図と第４図は本発明の実施例の正面
断面図、第３図と第５図はそのバイアス印加状態
の等価回路図、第６図は従来の電流制御型積層イ
ンダクタの正面断面図である。 ２０，４０……磁性体層、２１，４１……導体
パターン（主巻線）、４２……導体パターン（制
御巻線）、２５，４５……磁性体層（高透磁率）。
説明図、第２図と第４図は本発明の実施例の正面
断面図、第３図と第５図はそのバイアス印加状態
の等価回路図、第６図は従来の電流制御型積層イ
ンダクタの正面断面図である。 ２０，４０……磁性体層、２１，４１……導体
パターン（主巻線）、４２……導体パターン（制
御巻線）、２５，４５……磁性体層（高透磁率）。
Claims (1)
- 【特許請求の範囲】 １ 磁性体層間を端部が接続されて積層方向に重
畳して周回する導体パターンを具えた積層インダ
クタにおいて、該導体パターン間の少なくとも一
部が該磁性体層よりも透磁率の高い磁性体で置換
されたことを特徴とする積層インダクタ。 ２ 磁性体層間を端部が接続されて積層方向に重
畳して周回する導体パターンを具えた積層インダ
クタのインダクタンス調整方法において、該導体
パターン間の少なくとも一部を該磁性体層よりも
透磁率の高い磁性体で置換し、該導体パターンに
直流バイアス電流を重畳して印加することによ
り、該導体パターン間の磁気抵抗を増減させ、そ
れによつてインダクタンスを増減させることを特
徴とする積層インダクタのインダクタンス調整方
法。 ３ 磁性体層間を端部が接続されて積層方向に重
畳して周回する導体パターンを具えた積層インダ
クタにおいて、該導体パターンに近接し、磁性体
層間を端部が接続されて積層方向に重畳して周回
するバイアス印加用の導体パターンを具え、該導
体パターンおよび該バイアス印加用の導体パター
ンの何れかの導体パターン間の少なくとも一部が
該磁性体層よりも透磁率の高い磁性体で置換され
たことを特徴とする積層インダクタ。 ４ 該導体パターンと該バイアス印加用の導体パ
ターンが磁性体層を介して交互に積層された請求
項第３項記載の積層インダクタ。 ５ 磁性体層間を端部が接続されて積層方向に重
畳して周回する導体パターンを具えた積層インダ
クタのインダクタンス調整方法において、該導体
パターンに近接し、磁性体層間を端部が接続され
て積層方向に重畳して周回するバイアス印加用の
導体パターンを一体に形成し、該導体パターンお
よび該バイアス印加用の導体パターンの何れかの
導体パターン間の少なくとも一部を、該磁性体層
よりも透磁率の高い磁性体で置換し、該導体パタ
ーンに直流バイアス電流を重畳して印加すること
により、該導体パターン間の磁気抵抗を増減さ
せ、それによつてインダクタンスを増減させるこ
とを特徴とする積層インダクタのインダクタンス
調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26569188A JPH02112209A (ja) | 1988-10-21 | 1988-10-21 | 積層インダクタとそのインダクタンス調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26569188A JPH02112209A (ja) | 1988-10-21 | 1988-10-21 | 積層インダクタとそのインダクタンス調整方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02112209A JPH02112209A (ja) | 1990-04-24 |
| JPH0515284B2 true JPH0515284B2 (ja) | 1993-03-01 |
Family
ID=17420669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26569188A Granted JPH02112209A (ja) | 1988-10-21 | 1988-10-21 | 積層インダクタとそのインダクタンス調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02112209A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060088971A1 (en) | 2004-10-27 | 2006-04-27 | Crawford Ankur M | Integrated inductor and method of fabrication |
| JP4893403B2 (ja) * | 2007-03-22 | 2012-03-07 | Ｔｄｋ株式会社 | インダクタ装置及びこのインダクタ装置のインダクタンス調整方法 |
-
1988
- 1988-10-21 JP JP26569188A patent/JPH02112209A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02112209A (ja) | 1990-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6459351B1 (en) | Multilayer component having inductive impedance | |
| JP3941508B2 (ja) | 積層型インピーダンス素子 | |
| US6157285A (en) | Laminated inductor | |
| JP2001044037A (ja) | 積層インダクタ | |
| JP2000138120A (ja) | 積層型インダクタ | |
| US6762656B1 (en) | LC noise filter | |
| JP2694757B2 (ja) | 積層インダクタ | |
| JPH05217772A (ja) | 複合積層トランス及びその製造方法 | |
| JPH02165607A (ja) | 積層インダクタ | |
| JPH0515284B2 (ja) | ||
| JPH0515283B2 (ja) | ||
| JPH0515285B2 (ja) | ||
| JPH05843B2 (ja) | ||
| JPH0287508A (ja) | 積層トランス | |
| JP2000260621A (ja) | 積層型コモンモードチョークコイル | |
| JP2615979B2 (ja) | Ｌｃ複合部品における周波数調整方法 | |
| JP2729811B2 (ja) | 積層インダクタとその調整方法 | |
| JP3228271B2 (ja) | チョークコイル | |
| JPH0522368B2 (ja) | ||
| JP3573483B2 (ja) | 積層部品とそのインダクタンス調整方法 | |
| JPH11238623A (ja) | チョークコイル | |
| KR100254897B1 (ko) | 칩트랜스 및 제조방법 | |
| JPH06196333A (ja) | 積層インダクタ | |
| JPH08139547A (ja) | 積層ｅｍｉフィルタ | |
| JPH08255715A (ja) | 積層チップインダクタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080301 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090301 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 16 Free format text: PAYMENT UNTIL: 20090301 |