JP2729811B2 - 積層インダクタとその調整方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、積層インダクタとそれを含む複合部品に係
るもので、特に電流によって特性を制御する積層インダ
クタに関するものである。

〔従来技術〕

電子部品の小型化、薄型化等の要求に伴い、従来の巻
線を用いずにセラミックの積層体内に導体パターンを一
体に形成する、積層インダクタおよびそれを含む複合部
品が各分野で用いられるようになっている。

この積層インダクタにおいては、積層して焼成すると
インダクタンス値は固定されてしまう。したがって、例
えば第８図に示したようなLCフィルタの特性の調整のた
めに、インダクタL₈₀のインダクタンスを調整する場合
には、インダクタの部分の磁性体をトリミングするか、
凹部に設けて磁性体のコアを挿入するといった手段が必
要となる。

〔課題〕

しかし、磁性体のトリミングだけでは十分な可変範囲
が得られないし、また微妙な調整も難しくなる。

また、機械的に調整をしているので、歩留、信頼性の
面でも問題があり、コアを挿入する場合にはその保持を
安定させる必要がある。

本発明は、このような課題を解決して、微妙な調整、
広範囲の調整が可能で、安定した特性が得られ、信頼性
の高い積層インダクタおよびそれを含む複合部品を得よ
うとするものである。

〔課題を解決するための手段〕

本発明は、電流によってインダクタンスあるいは誘導
結合を変えることのできる積層インダクタを用い、更に
その電流を一体に形成された抵抗のトリミングによって
調整することによって、上記の課題を解決するものであ
る。

すなわち、積層体の磁性体層間を端部が接続されて積
層方向に重畳して周回する導体パターンを具えた積層イ
ンダクタにおいて、該導体パターンに近接し、磁性体層
間を端部が接続されて積層方向に重畳して周回するバイ
アス印加用の導体パターンを具え、該バイアス印加用の
導体パターンの一端が該積層体の表面に形成された抵抗
と接続されたことに特徴を有するものである。

また、積層体の磁性体層間を端部が接続されて積層方
向に重畳して周回する導体パターンを具えた積層インダ
クタのインダクタンス調整方法において、該導体パター
ンに近接し、磁性体層間を端部が接続されて積層方向に
重畳して周回するバイアス印加用の導体パターンを一体
に形成し、該バイアス印加用の導体パターンの一端に接
続され、該積層体の表面に形成された抵抗体パターンを
トリミングすることにより、該バイアス印加用の導体パ
ターンの電流を制御することに特徴を有するものであ
る。

インダクタンスの調整だけでなく、同様の構成によっ
てインダクタの結合状態をも変えることが可能である。

また、インダクタだけでなく、各種LC、LR複合部品に
も応用できるものである。

〔作用〕

本発明においては、本来のインダクタンスを得るため
の導体パターンの他に、バイアス印加用の導体パターン
を具えている。このバイアス印加用の導体パターンの電
流を制御することによって、磁界の変化を生じさせ、イ
ンダクタンス値を調整することができる。同様に二つの
導体パターン間の誘導結合の調整もできる。

また、このバイアス印加用の導体パターンの電流は、
接続された抵抗の抵抗値によって調整することができ
る。したがって、抵抗のトリミングによって制御電流の
調整を行うものである。

〔実施例〕

以下、図面を参照して、本発明の実施例について説明
する。

第１図は本発明の実施例を示す斜視図、第２図はその
正面断面図である。フェライトの磁性体層10内には、端
部が接続され、積層方向に重畳しながら周回する二つの
導体パターン11、12が形成されている。この例では導体
パターン11が本来のインダクタとなる主巻線にあたり、
導体パターン12がバイアス印加用の導体パターンすなわ
ち制御巻線となっている。

磁性体層10と一体に形成された絶縁体層13上に抵抗体
のパターン14が露出して形成されている。この抵抗体の
パターン14の一端は、図示してはないが、導体パターン
12の一端と接続されている。また、外部回路との接続の
ために、積層体の側面には外部端子15が形成され、積層
体内の導体パターン11、12や抵抗体のパターン14と導通
されている。

上記のようにして形成された積層インダクタの等価回
路を第３図に示す。主巻線となるインダクタL₃₁と制御
巻線となるインダクタL₃₂の二つのインダクタが積層体
内に一体に形成されており、制御巻線となるインダクタ
L₃₂の一端には抵抗R₃₁が直列に接続されている。インダ
クタとしての構成要素は以上であるが、外部端子を通じ
て直流バイアス電流が電流源ＢからインダクタL₃₂に印
加される。抵抗R₃₁のトリミングを行うことにより、そ
の抵抗値を変えることができるので、イインダクタL₃₂
の電流を変えることができる。

上記のように、抵抗値をかえることによって制御巻線
となるインダクタL₃₂の電流を変えることができるの
で、インダクタL₃₂によって生じる磁界を変化させるこ
ともできる。インダクタL₃₂の磁界の変化は主巻線とな
るインダクタL₃₁の周囲の磁界にも変化を生じさせるの
で、インダクタL₃₁のインダクタンス値にも変化が生じ
る。このようにして、抵抗値の調整によって、インダク
タンス値の可変が可能となる。

なお、この例で主巻線と制御巻線は同じ磁性体層間を
水平方向に並んで配置されているが、積層方向に交互に
配置され入り組んだ構造のものでも同様である。また、
複数のインダクタを一体に形成したものでもよい。

第４図は、本発明の他の実施例を示す正面断面図であ
り、二つの導体パターン41、42が間隔を置いて磁性体層
40内に形成されたものである。そして、二つの導体パタ
ーン41、42の間に第三の導体パターン43が配置されたも
のである。これらの導体パターン41、42、43の構造は前
記の例と同様である。

導体パターン43の一端は積層体の表面に露出して形成
された抵抗体のパターン44と直列に接続されている。こ
れによって、導体パターン43に直流バイアスを印加する
と、二つの導体パターン41、42の間の領域の磁界に変化
が生じ、二つの導体パターン41、42間の結合状態に変化
を生じる。二つの導体パターン41、42が接続されなけれ
ばトランスが形成される。抵抗体のパターン44の調整に
よって、一次巻線と二次巻線の結合を調整し、出力を制
御することができる。

なお、この例で二つの導体パターンを接続すると第５
図の等価回路図に示すような回路が得られる。直列に接
続された二つのインダクタL₅₁およびL₅₂の結合を第三の
インダクタL₅₃によって調整することができる。インダ
クタの結合を利用する各種LCフィルタ、遅延線等に利用
できる。

第６図はLCフィルタに本発明を応用した例を示す正面
断面図であり、第７図はその等価回路図である。二つの
導体パターン61と62の一方は主巻線のみ、他方は主巻線
と制御巻線が交互に積層されたものである。図示しない
が、もう一個のインダクタが一体に形成されている。制
御巻線の一端は抵抗体のパターン64と接続されている。
磁性体層の他に誘電体層66も一体に形成されており、そ
の内部に形成された導体パターン67がコンデンサの電極
となっている。外部端子によって、各素子は第７図の等
価回路のように接続されている。インダクタL₇₀の制御
巻線となるインダクタL₇₃は抵抗R₇₁と直列に接続され、
外部端子を通じて直流バイアス源Ｂに接続されている。
前記と同様に抵抗の調整によって、インダクタンスの調
整を行うことができる。

本発明においては、抵抗を積層体の表面に形成し、そ
の調整すなわちトリミングによってバイアス電流を調整
する。抵抗体のパターンは予め太く形成しておき、トリ
ミングによって一部を除去して、抵抗値を上げることに
よって制御を行う。トリミングの手段としては、通常行
われているサンドブラスト、レーザービーム等によれば
よい。

〔効果〕

本発明によれば、微妙な調整も可能で、かつ可変範囲
の広い積層インダクタが得られる。

また、調整は表面の抵抗体のみのトリミングを行うだ
けであるので、加工も容易で歩留の良好な積層インダク
タが得られる。

【図面の簡単な説明】

第１図は本発明の実施例を示す斜視図、第２図はその正
面断面図、第３図はその等価回路図を示し、第４図は本
発明の他の実施例の正面断面図、第５図はその等価回路
図を示し、第６図は本発明の他の実施例の正面断面図、
第７図はその等価回路図を示す。第８図は従来の積層イ
ンダクタを用いたフィルタの等価回路図を示す。 10、40……磁性体層 11、12、41、42、43、61、62……導体パターン 14、44、64……抵抗体

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】積層体の磁性体層間を端部が接続されて積
   層方向に重畳して周回する導体パターンを具えた積層イ
   ンダクタにおいて、該導体パターンに近接し、磁性体層
   間を端部が接続されて積層方向に重畳して周回するバイ
   アス印加用の導体パターンを具え、該バイアス印加用の
   導体パターンの一端が該積層体の表面に形成された抵抗
   と接続されたことを特徴とする積層インダクタ。
2. 【請求項２】該導体パターンと該バイアス印加用の導体
   パターンが、磁性体層を介して交互に積層された請求項
   第１項記載の積層インダクタ。
3. 【請求項３】該導体パターンと該バイアス印加用の導体
   パターンが、同じ磁性体層間を平行に周回して積層され
   た請求項第１項記載の積層インダクタ。
4. 【請求項４】積層体の磁性体層間を端部が接続されて積
   層方向に重畳して周回する導体パターンを具えた積層イ
   ンダクタのインダクタンス調整方法において、該導体パ
   ターンに近接し、磁性体層間を端部が接続されて積層方
   向に重畳して周回するバイアス印加用の導体パターンを
   一体に形成し、該バイアス印加用の導体パターンの一端
   に接続され、該積層体の表面に形成された抵抗体パター
   ンをトリミングすることにより、該バイアス印加用の導
   体パターンの電流を制御することを特徴とする積層イン
   ダクタのインダクタンス調整方法。
5. 【請求項５】積層体の磁性体層間を端部が接続されて積
   層方向に重畳して周回する二つの導体パターンが積層方
   向に間隔を置いて配置された積層インダクタにおいて、
   該二つの導体パターン間に配置され、磁性体層間を端部
   が接続されて積層方向に重畳して周回するバイアス印加
   用の導体パターンを具え、該バイアス印加用の導体パタ
   ーンの一端が該積層体の表面に形成された抵抗と接続さ
   れたことを特徴とする積層インダクタ。
6. 【請求項６】該二つの導体パターンがトランスを構成す
   る請求項第５項記載の積層インダクタ。
7. 【請求項７】該二つの導体パターンによるそれぞれのイ
   ンダクタが誘導結合する請求項第５項記載の積層インダ
   クタ。
8. 【請求項８】積層体の磁性体層間を端部が接続されて積
   層方向に重畳して周回する二つの導体パターンが積層方
   向に間隔を置いて配置された積層インダクタの結合調整
   方法において、該二つの導体パターン間に配置され、磁
   性体層間を端部が接続されて積層方向に重畳して周回す
   るバイアス印加用の導体パターンを一体に形成し、該バ
   イアス印加用の導体パターンの一端に接続され、該積層
   体の表面に露出して形成された抵抗体パターンをトリミ
   ングすることにより、該バイアス印加用の導体パターン
   の電流を制御することを特徴とする積層インダクタの結
   合調整方法。