JPH02102510A - 積層インダクタとその調整方法 - Google Patents
積層インダクタとその調整方法Info
- Publication number
- JPH02102510A JPH02102510A JP25663088A JP25663088A JPH02102510A JP H02102510 A JPH02102510 A JP H02102510A JP 25663088 A JP25663088 A JP 25663088A JP 25663088 A JP25663088 A JP 25663088A JP H02102510 A JPH02102510 A JP H02102510A
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- bias
- laminated
- conductor
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 9
- 239000004020 conductor Substances 0.000 claims abstract description 62
- 238000003475 lamination Methods 0.000 claims abstract description 13
- 230000008878 coupling Effects 0.000 claims abstract description 11
- 238000010168 coupling process Methods 0.000 claims abstract description 11
- 238000005859 coupling reaction Methods 0.000 claims abstract description 11
- 238000009966 trimming Methods 0.000 claims abstract description 11
- 230000001939 inductive effect Effects 0.000 abstract description 4
- 239000000126 substance Substances 0.000 abstract 1
- 238000004804 winding Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 6
- 239000002131 composite material Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000000696 magnetic material Substances 0.000 description 2
- 101150064053 Rffl gene Proteins 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、積層インダクタとそれを含む複合部品に係る
もので、特に電流によって特性を制御する積層インダク
タに関するものである。
もので、特に電流によって特性を制御する積層インダク
タに関するものである。
電子部品の小型化、薄型化等の要求に伴い、従来の巻線
を用いずにセラミックの積層体内に導体パターンを一体
に形成する、積層インダクタおよびそれを含む複合部品
が各分野で用いられるようになっている。
を用いずにセラミックの積層体内に導体パターンを一体
に形成する、積層インダクタおよびそれを含む複合部品
が各分野で用いられるようになっている。
この積層インダクタにおいては、積層して焼成するとイ
ンダクタンス値は固定されてしまう。したがって、例え
ば第８図に示したようなＬＣフィルタの特性の調整のた
めに、インダクタし、。のインダクタンスを調整する場
合には、インダクタの部分の磁性体をトリミングするか
、凹部を設けて磁性体のコアを挿入するといった手段が
必要となる。
ンダクタンス値は固定されてしまう。したがって、例え
ば第８図に示したようなＬＣフィルタの特性の調整のた
めに、インダクタし、。のインダクタンスを調整する場
合には、インダクタの部分の磁性体をトリミングするか
、凹部を設けて磁性体のコアを挿入するといった手段が
必要となる。
しかし、磁性体のトリミングだけでは十分な可変範囲が
得られないし、また微妙な調整も難しくなる。
得られないし、また微妙な調整も難しくなる。
また、機械的に調整をしているので、歩留、信頼性の面
でも問題があり、コアを挿入する場合にはその保持を安
定させる必要がある。
でも問題があり、コアを挿入する場合にはその保持を安
定させる必要がある。
本発明は、このような課題を解決して、微妙な調整、広
範囲の調整が可能で、安定した特性が得られ、信頼性の
高い積層インダクタおよびそれを含む複合部品を得よう
とするものである。
範囲の調整が可能で、安定した特性が得られ、信頼性の
高い積層インダクタおよびそれを含む複合部品を得よう
とするものである。
本発明は、電流によってインダクタンスあるいは誘導結
合を変えることのできる積層インダクタを用い、更にそ
の電流を一体に形成された抵抗のトリミングによって調
整することによって、上記の課題を解決するものである
。
合を変えることのできる積層インダクタを用い、更にそ
の電流を一体に形成された抵抗のトリミングによって調
整することによって、上記の課題を解決するものである
。
すなわち、積層体の磁性体層間を端部が接続されて積層
方向に重畳して周回する導体パターンを具えた積層イン
ダクタにおいて、該導体パターンに近接し、磁性体層間
を端部が接続されて積層方向に重畳して周回するバイア
ス印加用の導体パターンを具え、該バイアス印加用の導
体パターンの一端が該積層体の表面に形成された抵抗と
接続されたことに特徴を有するものである。
方向に重畳して周回する導体パターンを具えた積層イン
ダクタにおいて、該導体パターンに近接し、磁性体層間
を端部が接続されて積層方向に重畳して周回するバイア
ス印加用の導体パターンを具え、該バイアス印加用の導
体パターンの一端が該積層体の表面に形成された抵抗と
接続されたことに特徴を有するものである。
また、積層体の磁性体層間を端部が接続されて積層方向
に重畳して周回する導体パターンを具えた積層インダク
タのインダクタンス調整方法において、該導体パターン
に近接し、磁性体層間を端部が接続されて積層方向に重
畳して周回するバイアス印加用の導体パターンを一体に
形成し、該バイアス印加用の導体パターンの一端に接続
され、該積層体の表面に形成された抵抗体パターンをト
リミングすることにより、該バイアス印加用の導体パタ
ーンの電流を制御することに特徴を有するものである。
に重畳して周回する導体パターンを具えた積層インダク
タのインダクタンス調整方法において、該導体パターン
に近接し、磁性体層間を端部が接続されて積層方向に重
畳して周回するバイアス印加用の導体パターンを一体に
形成し、該バイアス印加用の導体パターンの一端に接続
され、該積層体の表面に形成された抵抗体パターンをト
リミングすることにより、該バイアス印加用の導体パタ
ーンの電流を制御することに特徴を有するものである。
インダクタンスの調整だけでな（、同様の構成によって
インダクタの結合状態をも変えることが可能である。
インダクタの結合状態をも変えることが可能である。
また、インダクタだけでなく、各種ＬＣ，ＬＲ複合部品
にも応用できるものである。
にも応用できるものである。
本発明においては、本来のインダクタンスを得るための
導体パターンの他に、バイアス印加用の導体パターンを
具えている。このバイアス印加用の導体パターンの電流
を制御することによって、磁界の変化を生じさせ、イン
ダクタンス値を調整することができる。同様に二つの導
体パターン間の誘導結合の調整もできる。
導体パターンの他に、バイアス印加用の導体パターンを
具えている。このバイアス印加用の導体パターンの電流
を制御することによって、磁界の変化を生じさせ、イン
ダクタンス値を調整することができる。同様に二つの導
体パターン間の誘導結合の調整もできる。
また、このバイアス印加用の導体パターンの電流は、接
続された抵抗の抵抗値によって調整することができる。
続された抵抗の抵抗値によって調整することができる。
したがって、抵抗のトリミングによって制御電流の調整
を行うものである。
を行うものである。
以下、図面を参照して、本発明の実施例について説明す
る。
る。
第１図は本発明の実施例を示す斜視図、第２図はその正
面断面図である。フェライトの磁性体層１０内には、端
部が接続され、積層方向に重畳しながら周回する二つの
導体パターン１）．１２が形成されている。この例では
導体パターン１）が本来のインダクタとなる主巻線にあ
たり、導体パターン１２がバイアス印加用の導体パター
ンすなわち制御巻線となっている。
面断面図である。フェライトの磁性体層１０内には、端
部が接続され、積層方向に重畳しながら周回する二つの
導体パターン１）．１２が形成されている。この例では
導体パターン１）が本来のインダクタとなる主巻線にあ
たり、導体パターン１２がバイアス印加用の導体パター
ンすなわち制御巻線となっている。
磁性体層１０と一体に形成された絶縁体層１３上に抵抗
体のパターン１４が露出して形成されている。
体のパターン１４が露出して形成されている。
この抵抗体のパターン１４の一端は、図示してはないが
、導体パターン１２の一端と接続されている。
、導体パターン１２の一端と接続されている。
また、外部回路との接続のために、積層体の側面には外
部端子１５が形成され、積層体内の導体パターン１）．
１２や抵抗体のパターン１４と導通されている。
部端子１５が形成され、積層体内の導体パターン１）．
１２や抵抗体のパターン１４と導通されている。
上記のようにして形成・された積層インダクタの等価回
路を第３図に示す。主巻線となるインダクタＬｆｆｌ
と制御巻線となるインダクタＬ３□の二つのインダクタ
が積層体内に一体に形成されており、制御巻線となるイ
ンダクタし３□の一端には抵抗Ｒｆｆｌが直列に接続さ
れている。インダクタとしての構成要素は以上であるが
、外部端子を通じて直流バイアス電流が電流源Ｂからイ
ンダクタし、２に印加される。抵抗Ｒ３＋ のトリミン
グを行うことにより、その抵抗値を変えることができる
ので、イインダクタし３！の電流を変えることができる
。
路を第３図に示す。主巻線となるインダクタＬｆｆｌ
と制御巻線となるインダクタＬ３□の二つのインダクタ
が積層体内に一体に形成されており、制御巻線となるイ
ンダクタし３□の一端には抵抗Ｒｆｆｌが直列に接続さ
れている。インダクタとしての構成要素は以上であるが
、外部端子を通じて直流バイアス電流が電流源Ｂからイ
ンダクタし、２に印加される。抵抗Ｒ３＋ のトリミン
グを行うことにより、その抵抗値を変えることができる
ので、イインダクタし３！の電流を変えることができる
。
上記のように、抵抗値をかえることによって制御巻線と
なるインダクタし。の電流を変えることができるので、
インダクタＬｆｆ２によって生じる磁界を変化させるこ
ともできる。インダクタＬ３２の磁界の変化は主巻線と
なるインダクタし、ｌの周囲の磁界にも変化を生じさせ
るので、インダクタＬ３１ のインダクタンス値にも変
化が生じる。このようにして、抵抗値の調整によって、
インダクタンス値の可変が可能となる。
なるインダクタし。の電流を変えることができるので、
インダクタＬｆｆ２によって生じる磁界を変化させるこ
ともできる。インダクタＬ３２の磁界の変化は主巻線と
なるインダクタし、ｌの周囲の磁界にも変化を生じさせ
るので、インダクタＬ３１ のインダクタンス値にも変
化が生じる。このようにして、抵抗値の調整によって、
インダクタンス値の可変が可能となる。
なお、この例で主巻線と制御巻線は同じ磁性体層間゛を
水平方向に並んで配置されているが、積層方向に交互に
配置され入り組んだ構造のものでも同様である。また、
複数のインダクタを一体に形成したものでもよい。
水平方向に並んで配置されているが、積層方向に交互に
配置され入り組んだ構造のものでも同様である。また、
複数のインダクタを一体に形成したものでもよい。
第４図は、本発明の他の実施例を示す正面断面図であり
、二つの導体パターン４１．４２が間隔を置いて磁性体
層４０内に形成されたものである。そして、二つの導体
パターン４１．４２の間に第三の導体パターン４３が配
置されたものである。これらの導体パターン４１．４２
．４３の構造は前記の例と同様である。
、二つの導体パターン４１．４２が間隔を置いて磁性体
層４０内に形成されたものである。そして、二つの導体
パターン４１．４２の間に第三の導体パターン４３が配
置されたものである。これらの導体パターン４１．４２
．４３の構造は前記の例と同様である。
導体パターン４３の一端は積層体の表面に露出して形成
された抵抗体のパターン４４と直列に接続されている。
された抵抗体のパターン４４と直列に接続されている。
これによって、導体パターン４３に直流バイアスを印加
すると、二つの導体パターン４１．４２の間の領域の磁
界に変化が生じ、二つの導体パターン４１．４２間の結
合状態に変化を生じる。二つの導体パターン４１．４２
が接続されなければトランスが形成される。抵抗体のパ
ターン４４の調整によって、−次巻線と二次巻線の結合
を調整し、出力を制御することができる。
すると、二つの導体パターン４１．４２の間の領域の磁
界に変化が生じ、二つの導体パターン４１．４２間の結
合状態に変化を生じる。二つの導体パターン４１．４２
が接続されなければトランスが形成される。抵抗体のパ
ターン４４の調整によって、−次巻線と二次巻線の結合
を調整し、出力を制御することができる。
なお、この例で二つの導体パターンを接続すると第５図
の等価回路図に示すような回路が得られる。直列に接続
された二つのインダクタＬＳＩ およびＬｓｚの結合を
第三のインダクタＬＳ３によって調整することができる
。インダクタの結合を利用する各種ＬＣフィルタ、遅延
線等に利用できる。
の等価回路図に示すような回路が得られる。直列に接続
された二つのインダクタＬＳＩ およびＬｓｚの結合を
第三のインダクタＬＳ３によって調整することができる
。インダクタの結合を利用する各種ＬＣフィルタ、遅延
線等に利用できる。
第６図はＬＣフィルタに本発明を応用した例を示す正面
断面図であり、第７図はその等価回路図である。二つの
導体パターン６１と６２の一方は主巻線のみ、他方は主
巻線と制御巻線が交互に積層されたものである。図示し
ないが、もう−個のインダクタが一体に形成されている
。制御巻線の一端は抵抗体のパターン６４と接続されて
いる。磁性体層の他に誘電体層６６も一体に形成されて
おり、その内部に形成された導体パターン６７がコンデ
ンサの電極となっている。外部端子によって、各素子は
第７図の等価回路のように接続されている。インダクタ
Ｌ７゜の制御巻線となるインダクタし？３は抵抗Ｒ？ｌ
と直列に接続され、外部端子を通じて直流バイアス源
Ｂに接続されている。前記と同様に抵抗の調整によって
、インダクタンスの調整を行うことができる。
断面図であり、第７図はその等価回路図である。二つの
導体パターン６１と６２の一方は主巻線のみ、他方は主
巻線と制御巻線が交互に積層されたものである。図示し
ないが、もう−個のインダクタが一体に形成されている
。制御巻線の一端は抵抗体のパターン６４と接続されて
いる。磁性体層の他に誘電体層６６も一体に形成されて
おり、その内部に形成された導体パターン６７がコンデ
ンサの電極となっている。外部端子によって、各素子は
第７図の等価回路のように接続されている。インダクタ
Ｌ７゜の制御巻線となるインダクタし？３は抵抗Ｒ？ｌ
と直列に接続され、外部端子を通じて直流バイアス源
Ｂに接続されている。前記と同様に抵抗の調整によって
、インダクタンスの調整を行うことができる。
本発明においては、抵抗を積層体の表面に形成し、その
調整すなわちトリミングによってバイアス電流を調整す
る。抵抗体のパターンは予め太く形成しておき、トリミ
ングによって一部を除去して、抵抗値を上げることによ
って制御を行う。トリミングの手段としては、通常行わ
れているサンドブラスト、レーザービーム等によればよ
い。
調整すなわちトリミングによってバイアス電流を調整す
る。抵抗体のパターンは予め太く形成しておき、トリミ
ングによって一部を除去して、抵抗値を上げることによ
って制御を行う。トリミングの手段としては、通常行わ
れているサンドブラスト、レーザービーム等によればよ
い。
本発明によれば、微妙な調整も可能で、かつ可変範囲の
広い積層インダクタが得られる。
広い積層インダクタが得られる。
また、調整は表面の抵抗体のみのトリミングを行うだけ
であるので、加工も容易で歩留の良好な積層インダクタ
が得られる。
であるので、加工も容易で歩留の良好な積層インダクタ
が得られる。
【図面の簡単な説明】
第１図は本発明の実施例を示す斜視図、第２図はその正
面断面図、第３図はその等価回路図を示し、第４図は本
発明の他の実施例の正面断面図、第５図はその等価回路
図を示し、第６図は本発明の他の実施例の正面断面図、
第７図はその等価回路図を示す。第８図は従来の積層イ
ンダクタを用いたフィルタの等価回路図を示す。 １０．４０・・・・・・・磁性体層 １）．１２．４１．４２．４３．６１．６２・・・・・
・・・・・導体パターン １４．４４．６４・・・・抵抗体
面断面図、第３図はその等価回路図を示し、第４図は本
発明の他の実施例の正面断面図、第５図はその等価回路
図を示し、第６図は本発明の他の実施例の正面断面図、
第７図はその等価回路図を示す。第８図は従来の積層イ
ンダクタを用いたフィルタの等価回路図を示す。 １０．４０・・・・・・・磁性体層 １）．１２．４１．４２．４３．６１．６２・・・・・
・・・・・導体パターン １４．４４．６４・・・・抵抗体
Claims (8)
- （１）積層体の磁性体層間を端部が接続されて積層方向
に重畳して周回する導体パターンを具えた積層インダク
タにおいて、該導体パターンに近接し、磁性体層間を端
部が接続されて積層方向に重畳して周回するバイアス印
加用の導体パターンを具え、該バイアス印加用の導体パ
ターンの一端が該積層体の表面に形成された抵抗と接続
されたことを特徴とする積層インダクタ。 - （２）該導体パターンと該バイアス印加用の導体パター
ンが、磁性体層を介して交互に積層された請求項第１項
記載の積層インダクタ。 - （３）該導体パターンと該バイアス印加用の導体パター
ンが、同じ磁性体層間を平行に周回して積層された請求
項第１項記載の積層インダクタ。 - （４）積層体の磁性体層間を端部が接続されて積層方向
に重畳して周回する導体パターンを具えた積層インダク
タのインダクタンス調整方法において、該導体パターン
に近接し、磁性体層間を端部が接続されて積層方向に重
畳して周回するバイアス印加用の導体パターンを一体に
形成し、該バイアス印加用の導体パターンの一端に接続
され、該積層体の表面に形成された抵抗体パターンをト
リミングすることにより、該バイアス印加用の導体パタ
ーンの電流を制御することを特徴とする積層インダクタ
のインダクタンス調整方法。 - （５）積層体の磁性体層間を端部が接続されて積層方向
に重畳して周回する二つの導体パターンが積層方向に間
隔を置いて配置された積層インダクタにおいて、該二つ
の導体パターン間に配置され、磁性体層間を端部が接続
されて積層方向に重畳して周回するバイアス印加用の導
体パターンを具え、該バイアス印加用の導体パターンの
一端が該積層体の表面に形成された抵抗と接続されたこ
とを特徴とする積層インダクタ。 - （６）該二つの導体パターンがトランスを構成する請求
項第５項記載の積層インダクタ。 - （７）該二つの導体パターンによるそれぞれのインダク
タが誘導結合する請求項第５項記載の積層インダクタ。 - （８）積層体の磁性体層間を端部が接続されて積層方向
に重畳して周回する二つの導体パターンが積層方向に間
隔を置いて配置された積層インダクタの結合調整方法に
おいて、該二つの導体パターン間に配置され、磁性体層
間を端部が接続されて積層方向に重畳して周回するバイ
アス印加用の導体パターンを一体に形成し、該バイアス
印加用の導体パターンの一端に接続され、該積層体の表
面に露出して形成された抵抗体パターンをトリミングす
ることにより、該バイアス印加用の導体パターンの電流
を制御することを特徴とする積層インダクタの結合調整
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25663088A JP2729811B2 (ja) | 1988-10-12 | 1988-10-12 | 積層インダクタとその調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25663088A JP2729811B2 (ja) | 1988-10-12 | 1988-10-12 | 積層インダクタとその調整方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02102510A true JPH02102510A (ja) | 1990-04-16 |
| JP2729811B2 JP2729811B2 (ja) | 1998-03-18 |
Family
ID=17295280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25663088A Expired - Fee Related JP2729811B2 (ja) | 1988-10-12 | 1988-10-12 | 積層インダクタとその調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2729811B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160013745A (ko) * | 2014-07-28 | 2016-02-05 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
-
1988
- 1988-10-12 JP JP25663088A patent/JP2729811B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160013745A (ko) * | 2014-07-28 | 2016-02-05 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2729811B2 (ja) | 1998-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6379307A (ja) | 積層トランス | |
| JPH05217772A (ja) | 複合積層トランス及びその製造方法 | |
| JP3186776B2 (ja) | 電子部品の製造方法 | |
| JPH1197256A (ja) | 積層型チップインダクタ | |
| JPH02102510A (ja) | 積層インダクタとその調整方法 | |
| JPS6228891B2 (ja) | ||
| US3706949A (en) | High frequency filter | |
| JPH0287508A (ja) | 積層トランス | |
| JPH09298115A (ja) | 積層型インダクタ | |
| JPH0238410Y2 (ja) | ||
| JPH0515283B2 (ja) | ||
| JPH0342673Y2 (ja) | ||
| JP3573483B2 (ja) | 積層部品とそのインダクタンス調整方法 | |
| JPH10215134A (ja) | 積層ｅｍｉフィルタ | |
| JPH03159206A (ja) | 混成集積回路部品の構造 | |
| JPH01313917A (ja) | 積層型電子部品 | |
| JP3512473B2 (ja) | 積層型フィルタおよびその減衰極調整方法 | |
| EP0215361B1 (en) | Capacitive network filter of the single-coil type | |
| JP2542468Y2 (ja) | 積層型ｌｃフィルタ | |
| JPH01313908A (ja) | 積層型電子部品及びそのインダクタンス調整方法 | |
| JPH0541531Y2 (ja) | ||
| JP3476917B2 (ja) | 分布定数型ノイズフィルタ | |
| JPH0522368B2 (ja) | ||
| JP2001332434A (ja) | 電子部品の製造方法 | |
| JPH02112209A (ja) | 積層インダクタとそのインダクタンス調整方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |