JPH0512867B2 - - Google Patents

Description

【発明の詳細な説明】 〔技術分野〕 本発明は複数の絶縁材料層からなる複合側壁分
離領域を有するFET（電界効果トランジスタ）の
製造方法に係る。

〔従来技術〕

FETのソース、ドレイン及びゲート領域への
金属の電気的接続体は種々の方法により形成され
る。それらの方法の１つに於ては、上記領域に自
己整合された接点を得る為に、チタン、コバル
ト、パラジウム又はニツケルの如き金属を該金属
が接触しているシリコンと選択的に反応させる方
法が用いられている。FETの形成に於て最も難
しい工程の１つは高精度の整合（例えば、マスク
相互間の整合）及びその達成に非常な配慮を要す
るリソグラフイによるマスク工程であるので、自
己整合の達成は、FETの形成に於て極めて重要
である。

FETのソース、ドレイン及びゲート領域への
金属接点の自己整合を達成するための上記方法に
於ては、ゲート領域をソース及びドレイン領域か
ら電気的に分離させることが重要である。これ
は、絶縁層をゲート領域の側壁上に設け（この絶
縁層部分を側壁分離領域もしくはスペーサと云
う）そしてゲート領域と半導体基板との間に設け
ることによつて達成される。自己整合された接点
を得るために、金属が全領域上（ソース、ドレイ
ン及びゲート領域上並びにゲート領域とソース及
びドレイン領域との間の側壁分離領域上）に付着
される。それから、上記金属と、該金属が接触し
ているシリコンとが反応されて、金属珪化物が形
成される。上記側壁分離領域は酸化物又は窒化物
の如き絶縁材料より成るので、上記金属と上記側
壁分離領域との間に反応が生じず、珪化物は形成
されない。それから、側壁分離領域上の反応して
いない金属が選択的に食刻される。

しかしながら、上述の方法によるFETの形成
に於ては、側壁分離領域上にシリコンが存在して
いないにも拘らず、該領域上に金属珪化物の形成
されることが観察された。これは、スペーサに跨
つて、ソース、ドレイン及びゲート領域間に電気
的漏洩を生ぜしめる。側壁分離領域上に珪化物が
形成される原因は完全には理解されていないが、
珪化物形成温度によりシリコンが側壁分離領域上
の金属まで拡散されるために、珪化物が側壁分離
領域上に形成されるものと考えられる。側壁分離
領域上に於ける珪化物の形成は、珪化物を形成す
るためにコバルト及びチタンの如き金属を用いた
場合に、特に著しい。

〔発明の概要〕

スペーサ上にシリコンの拡散路が形成されるこ
とを防いで、該スペーサに跨る電気的漏洩を除く
ために、本発明に於ては、上述の技術により得ら
れる如き連続的金属層でなく、非連続的な金属層
が側壁分離領域即ちスペーサ上に設けられる。

スペーサ上に非連続的な金属層を設けることに
より、該スペーサ上に連続的なシリコンの拡散路
が形成されることが防がれる。これは、スペーサ
上に連続的珪化物層が形成されることを防ぎ、反
応していない金属が選択的に食刻された後、スペ
ーサに跨つて電気的漏洩が生じることを防ぐ。

その非連続的金属層は、側壁分離領域上に金属
が非連続的に付着される様に該側壁分離領域中に
凹所を形成することによつて形成される。具体的
に云えば、側壁分離領域が少くとも２つの異なる
材料から形成され、その複合分離領域が選択的に
食刻されて、該領域中に凹所が形成される。

更に具体的にいえば、本発明は、第１絶縁材料
と、上記第１絶縁材料と異なる第２絶縁材料とを
含む、電界効果トランジスタのゲートの側壁分離
領域構造体を提供する。上記第２絶縁材料は、上
記第１絶縁材料に隣接して配設される。そして、
上記第２絶縁材料は上記第１絶縁材料の表面レベ
ルよりも深く食刻され、上記側壁分離領域構造体
に凹所を形成する。

その結果、金属層が側壁分離領域構造体上に連
続的に形成されることが防がれる。

本発明による側壁分離領域構造体を形成するた
めの方法に於ては、第１の電気的絶縁層が少くと
も導電性領域の側壁上に設けられ、上記第１の電
気的絶縁層と異なる第２の電気的絶縁層が少くと
も導電性領域の側壁上の上記第１の電気的絶縁層
上に隣接して設けられる。

本発明による側壁分離領域構造体はそれらの２
つの層だけでも達成され得るが、少くとも側壁上
の第２の電気的絶縁層上に隣接して第３の電気的
絶縁層を設けられることが好ましい。上記第３の
電気絶縁層が設けられる場合には、該層は上記第
２の電気的絶縁層又は上記第１の電気的絶縁層と
実質的に同一の又は異なる食刻速度を有し得る。
しかしながら、その様な第３の電気的絶縁層は、
上記第１の電気的絶縁層と実質的に同一の食刻速
度を有することが好ましい。それから、それらの
層が食刻され、第２の電気的絶縁層が第１の電気
的絶縁層と異なる速度で食刻されて、側壁分離領
域中に凹所が設けられる。好ましい例として、上
記第２の電気的絶縁層は、第１の電気的絶縁層よ
りも、そして第３の電気的絶縁層が用いられてい
る場合には該第３の電気的絶縁層よりも速い速度
で食刻されて、第１及び第３の電気的絶縁層の表
面レベルよりも奥まつた凹所が形成される。

〔実施例〕

次に、本発明を、半導体基板としてＰ型シリコ
ン基板を用いそしてＮ型不純物を用いて、Ｎ型チ
ヤネル・FETを形成する場合の１実施例につい
て、更に詳細に説明する。本発明は、Ｎ型基板及
びＰ型不純物を用いて、Ｐ型チヤネル・FETを
形成する場合にも、適用され得る。

本実施例に於ては、ゲートのための好ましい材
料として多結晶シリコンが用いられているが、他
の適当な材料も用いられ得る。

第１図に於て、Ｐ型シリコン基板２は、例え
ば、＜100＞の如き、所望の結晶方向を有する。そ
の様なＰ型シリコン基板は、従来の結晶成長技術
に従つて、硼素の如きＰ型ドパントの存在の下に
成長されたＰ型ブール（boule）をスライスして
研磨することにより形成される。シリコンのため
の他のＰ型ドパントには、アルミニウム、ガリウ
ム、インジウム等がある。

フイールド酸化物分離領域１２は、半導体基板
の熱的酸化を含む幾つかの知られている方法又は
周知の真空気相付着技術によつて形成される。更
に、フイールド酸化物分離領域１２は、半導体表
面の上に形成されても、又は半導体基体中に部分
的に又は完全に埋設されてもよい。その様な方法
の１例は、米国特許第3899363号明細書に開示さ
れている。完全に埋設された酸化物分離領域を形
成する技術である。

本実施例に於ては、埋設されていないフイール
ド酸化物分離領域１２が用いられている。フイー
ルド酸化分離領域１２は、一般的には約4000乃至
10000Åの厚さを有している。フイールド酸化物
分離領域１２並びにソース及びドレイン領域４及
び５の形成されるべき領域が、リソグラフイ・マ
スクを用いて画成される。そのマスクは、所定の
パターンの不透明領域を有する透明な材料より成
る。次に、ソース及びドレイン領域４及び５が、
Ｐ型シリコン基板２中に、Ｎ型不純物の熱拡散又
はイオン注入等により形成される。シリコン基板
のためのＮ型不純物の幾つかの例としては、砒
素、燐、アンチモン等が挙げられる。

次に、第２図に示されている如く、後に二酸化
シリコンの薄いゲート酸化物絶縁層３が成長され
るべき領域から、フイールド酸化物分離領域１２
が、フオトリソグラフイ技術を用いて食刻され
る。このゲート酸化物絶縁層３は、通常約100乃
至1000Åの厚さを有し、シリコン基板を酸素の存
在の下に約800乃至1000℃で熱酸化することによ
り形成される。

次に、第３図に示されている如く、FETのゲ
ート６が周知のフオトリソグラフイ技術により付
着及び画成される。FETのゲート６は好ましく
は多結晶シリコンより成り、一般的にはソース及
びドレイン領域と同一の導電型にドープされてい
る。

次に、第４図に示されている如く、第１の電気
的絶縁層即ち二酸化シリンコン層７が、多結晶シ
リコンのゲート６を含む構造体全体上に設けられ
る。この二酸化シリコン層７は、基板及びゲート
６上に成長又は付着される。この層は、通常約
500乃至約1500Åの厚さを有し、シリコン表面及
び多結晶シリコン表面及び多結晶シリコン表面を
酸素の存在の下に約800乃至1000℃で熱酸化する
ことにより形成される。

次に、二酸化シリコンと異なる電気的絶縁材料
の層即ち第２の電気的絶縁層８が二酸化シリコン
層７上に設けられる。その様な材料の１例は窒化
シリコンである。層７及び８として用いられ得る
他の材料には、酸化アルミニウム及び酸化マグネ
シウムの如き酸化物等がある。

窒化シリコン層８は、通常約100乃至1000Åの
厚さを有し、化学的気相付着によつて形成され
る。

次に、もう１つの二酸化シリコン層即ち第３の
電気的絶縁層９が付着される。その二酸化シリコ
ン層９は、略500乃至1500Åの厚さを有し、化学
的気相付着によつて形成される。

二酸化シリコン層７、窒化シリコン層８及び二
酸化シリコン層９が垂直方向の反応性イオン食刻
により、第５図に示されている如き構造体が得ら
れる様に食刻される。二酸化シリコンと窒化シリ
コンとの反応性イオン食刻速度が実施的に同一で
あるので、反応性イオン食刻技術を用いた場合
に、分離構造体中に凹所が形成されることはな
い。反応性イオン食刻は、例えば、約40cm³／分の
ガス流量で約25μHgの圧力を有するCF₄ガスを用
い、約0.073ワツト／cm²の電力密度に等しい約20
ワツトの電力を用いる如き、典型的な条件の下で
行われる。これらの特定のパラメータは、毎分約
160Åの食刻速度を与える。

この様にして形成された側壁分離領域即ちスペ
ーサは、基部に於て約2000Åの幅を有する。又、
このプロセスに於て、ソース及びドレイン領域が
露出される。ソース及びドレイン領域は、この時
点に於て、例えばＮ型ドパントのイオン注入等に
より形成されてもよい。

次に、残されている二酸化シリコン層７、窒化
シリコン層８及び二酸化シリコン層９は化学的に
食刻されて、第６図に示されている如く、側壁分
離領域中に形成される。用いられる典型的な食刻
液は、約180℃の燐酸溶液である。窒化シリコン
は、燐酸の存在の下で、二酸化シリコンよりもず
つと多く食刻される。従つて、第６図に示されて
いる如く、側壁分離領域中に凹所が形成される。

上記食刻は、側壁分離領域中に200乃至1000Å
の凹所を生ぜしめるために、約２乃至10分間施さ
れる。

次に、コバルト、チタン、ニツケル及び白金の
類の金属の層１０が、スパツタリング等により、
又は好ましくは蒸着により、製造体上に付着され
る。上記凹所は、第７図に示されている如く、ゲ
ートの側壁分離領域上に連続的な金属層が形成さ
れることを防ぐ。

次に、金属珪化物１１を形成するために、上記
金属層が約400乃至800℃の如き高温でシリコンと
反応される。用いられる好ましい金属はコバルト
及びチタンである。コバルト及びチタンのために
用いられる温度は少くとも約550℃であり、白金
の類の金属のために用いられる温度は約400乃至
約500℃である。

金属珪化物が形成された後、第８図に示されて
いる如く、反応していない金属が、金属珪化物を
食刻しないが反応していない金属を選択的に除去
する材料中で食刻されることにより、構造体から
除去される。例えば、チタンの場合には、１：
１：５の容積比を有する水酸化アンモニウム、過
酸化水素及び水の溶液の食刻液が用いられる。

【図面の簡単な説明】

第１図乃至第８図は本発明による側壁分離領域
構造体を形成するための工程の種々の段階に於け
るAFETを概略的に示す縦断面図である。 ２……シリコン基体（Ｐ型）、３……ゲート酸
化物絶縁層、４，５……ソース及びドレイン領域
（Ｎ型）、６……FETのゲート（多結晶シリコ
ン）、７……第１の電気的絶縁層（二酸化シリコ
ン層）、８……第２の電気的絶縁層（窒化シリコ
ン層）、９……第３の電気的絶縁層（二酸化シリ
コン層）、１０……金属層、１１……金属珪化物、
１２……フイールド酸化物分離領域。

Claims (1)

1. 【特許請求の範囲】 １ (イ) ゲート電極が形成されているシリコン基
   板上に、所定の食刻剤によつて食刻されにくい
   第１の絶縁層、前記第１の絶縁層よりも前記食
   刻剤によつて食刻されやすい第２の絶縁層及び
   前記第２の絶縁層よりも前記食刻剤によつて食
   刻されにくい第３の絶縁層を順次に形成し、 (ロ) 前記絶縁層を垂直方向に食刻して前記ゲート
   電極の側壁部に前記第１、第２及び第３の絶縁
   層を含む側壁分離領域を形成すると共に、前記
   側壁分離領域に隣接する接点形成基板表面領域
   を露出させ、 (ハ) 前記食刻剤で前記第２の絶縁層を優先的に食
   刻して前記第１及び第３の絶縁層の間に凹所を
   形成し、 (ニ) 前記側壁分離領域及び前記基板表面領域を含
   む基板領域上に、珪化物を形成する金属を付着
   して、前記基板表面領域と前記側壁分離領域と
   の間の位置において前記凹所によつて分離され
   た金属層を形成し、 (ホ) 熱処理によりシリコンと接する領域の前記金
   属層を珪化物に変化させ、 (ヘ) 珪化物に変化していない前記金属層の部分を
   除去することを含む電界効果トランジスタの製
   造方法。