JPH05121305A - 半導体装置のウエツトエツチング前処理方法 - Google Patents
半導体装置のウエツトエツチング前処理方法Info
- Publication number
- JPH05121305A JPH05121305A JP30843191A JP30843191A JPH05121305A JP H05121305 A JPH05121305 A JP H05121305A JP 30843191 A JP30843191 A JP 30843191A JP 30843191 A JP30843191 A JP 30843191A JP H05121305 A JPH05121305 A JP H05121305A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- wet
- photoresist
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Weting (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 層間絶縁膜等の薄膜とレジスト膜との密着性
不良に起因する、ホトリソグラフィー工程での現像液に
よるレジスト剥離およびウエットエッチング時のアンダ
ーカットの発生を防止すること。 【構成】 半導体基板上に形成した薄膜上にホトレジス
ト膜を形成し、所望のパターンに形成後、該ホトレジス
ト膜をマスクとして、ウエットエッチング処理する方法
において、ホトレジストを塗布する工程の前に、前記薄
膜上にモノシラン（ＳｉＨ4 ）の酸化反応を用いたプラ
ズマ気相成長法による酸化膜を形成する工程を付加して
ホトレジスト膜との密着性が優れている酸化膜をその下
層に形成させる。
不良に起因する、ホトリソグラフィー工程での現像液に
よるレジスト剥離およびウエットエッチング時のアンダ
ーカットの発生を防止すること。 【構成】 半導体基板上に形成した薄膜上にホトレジス
ト膜を形成し、所望のパターンに形成後、該ホトレジス
ト膜をマスクとして、ウエットエッチング処理する方法
において、ホトレジストを塗布する工程の前に、前記薄
膜上にモノシラン（ＳｉＨ4 ）の酸化反応を用いたプラ
ズマ気相成長法による酸化膜を形成する工程を付加して
ホトレジスト膜との密着性が優れている酸化膜をその下
層に形成させる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にホトレジスト膜をマスクとするウエットエ
ッチング処理技術における前工程の改良された方法に関
する。
に関し、特にホトレジスト膜をマスクとするウエットエ
ッチング処理技術における前工程の改良された方法に関
する。
【０００２】
【従来の技術】半導体装置の製造では、半導体基板上に
形成された絶縁膜および金属膜を所望の形状にパターニ
ングしたり、多層配線形成のため層間絶縁膜にコンタク
トホールを穿設するため、種々のエッチング技術が用い
られている。
形成された絶縁膜および金属膜を所望の形状にパターニ
ングしたり、多層配線形成のため層間絶縁膜にコンタク
トホールを穿設するため、種々のエッチング技術が用い
られている。
【０００３】例えば、良好なコンタクトホール形状を得
るために、初期の開孔段階では、その等方性を利用して
開口周縁に適切なテーパ角を形成するため、ウエットエ
ッチングが使用されている。
るために、初期の開孔段階では、その等方性を利用して
開口周縁に適切なテーパ角を形成するため、ウエットエ
ッチングが使用されている。
【０００４】図３では、その工程を説明するための半導
体基板の縦方向断面図であって、図３(a) では、半導体
基板１上に設けられた下層配線２，層間絶縁膜３および
ホトリソグラフィー工程によりパターニングされたレジ
スト膜４が形成されている。
体基板の縦方向断面図であって、図３(a) では、半導体
基板１上に設けられた下層配線２，層間絶縁膜３および
ホトリソグラフィー工程によりパターニングされたレジ
スト膜４が形成されている。
【０００５】このレジスト膜４をマスクとして、例えば
ＨＦ−ＮＨ4Ｆ水溶液によるウエットエッチングを行っ
て、図３(b) に示す初期の開口上部５を形成する。次い
で、図３(c) に示すように反応性イオンエッチング（Ｃ
ＨＦ3 −Ｏ2 ガス）によるドライエッチングで開口下部
６を形成し、さらに図３(d) においてレジスト膜４を除
去して層間絶縁膜３にコンタクトホール７を穿設する。
ＨＦ−ＮＨ4Ｆ水溶液によるウエットエッチングを行っ
て、図３(b) に示す初期の開口上部５を形成する。次い
で、図３(c) に示すように反応性イオンエッチング（Ｃ
ＨＦ3 −Ｏ2 ガス）によるドライエッチングで開口下部
６を形成し、さらに図３(d) においてレジスト膜４を除
去して層間絶縁膜３にコンタクトホール７を穿設する。
【０００６】ところが、従来ウエットエッチングでは、
層間絶縁膜、特にＢＰＳＧ膜およびＰＳＧ膜はその膜の
堆積条件にもよるがレジストとの密着性が良くないた
め、それとの接着面にエッチング液が沁み込み、その結
果、図４に示すようにレジスト膜４の下部にアンダーカ
ットが形成され、開口上部が必要以上に大きくなり、良
好なテーパ角とならないのみならず、微細化するデザイ
ンルールに適合することができないという問題があっ
た。
層間絶縁膜、特にＢＰＳＧ膜およびＰＳＧ膜はその膜の
堆積条件にもよるがレジストとの密着性が良くないた
め、それとの接着面にエッチング液が沁み込み、その結
果、図４に示すようにレジスト膜４の下部にアンダーカ
ットが形成され、開口上部が必要以上に大きくなり、良
好なテーパ角とならないのみならず、微細化するデザイ
ンルールに適合することができないという問題があっ
た。
【０００７】また、この密着性不良は、ホトリソグラフ
ィー工程でのレジスト膜の現像時にも層間絶縁膜とレジ
スト膜の間に現像液が沁み込んで、レジストの剥離を発
生させるという問題も起きていた。
ィー工程でのレジスト膜の現像時にも層間絶縁膜とレジ
スト膜の間に現像液が沁み込んで、レジストの剥離を発
生させるという問題も起きていた。
【０００８】従来、レジスト膜をマスクとして薄膜をウ
エットエッチング加工するため両者の密着性を向上させ
るため次の手段が講じられてきた。
エットエッチング加工するため両者の密着性を向上させ
るため次の手段が講じられてきた。
【０００９】(1) ウエットエッチング加工の前に窒素等
のガスによるプラズマ処理を行う方法（特開昭６３−１
６９０３０号公報参照）。
のガスによるプラズマ処理を行う方法（特開昭６３−１
６９０３０号公報参照）。
【００１０】(2) レジスト膜塗布工程の前に、熱硫酸ま
たは熱硫酸／過酸化水素による処理（リーチ処理）を施
す方法（特開平３−１３６３１７号公報参照）。
たは熱硫酸／過酸化水素による処理（リーチ処理）を施
す方法（特開平３−１３６３１７号公報参照）。
【００１１】(3) レジスト膜塗布工程の前にハロゲン化
シランまたはアルキル化シラザンで基板処理する方法
（R. O. Lussow,A. A. Bergh : J. Electrochem. Soc.,
112参照）。
シランまたはアルキル化シラザンで基板処理する方法
（R. O. Lussow,A. A. Bergh : J. Electrochem. Soc.,
112参照）。
【００１２】(4) 各種薄膜との密着性向上のためレジス
ト自体の改質を行う方法。
ト自体の改質を行う方法。
【００１３】しかしながら、(1) では、その処理からレ
ジスト塗布工程までの間にさらされる雰囲気およびその
時間によって影響を受け、(2) では、高濃度不純物を含
んだＰＳＧ，ＢＰＳＧのレジストとの密着性をある程度
は改善するが、処理後には水洗いが必要であり、この水
分中の汚染の影響を考慮する必要があり、(3) では、薄
膜物質の表面状態により、処理の最適条件やその効果が
異なり、安定性に欠け、(4) では、微細化の傾向に対応
することに加えてこの適合性を満足するための条件から
さらに選択できるレジストの範囲が極めて限定され現実
的な方法とはいえない。
ジスト塗布工程までの間にさらされる雰囲気およびその
時間によって影響を受け、(2) では、高濃度不純物を含
んだＰＳＧ，ＢＰＳＧのレジストとの密着性をある程度
は改善するが、処理後には水洗いが必要であり、この水
分中の汚染の影響を考慮する必要があり、(3) では、薄
膜物質の表面状態により、処理の最適条件やその効果が
異なり、安定性に欠け、(4) では、微細化の傾向に対応
することに加えてこの適合性を満足するための条件から
さらに選択できるレジストの範囲が極めて限定され現実
的な方法とはいえない。
【００１４】
【発明が解決しようとする課題】このような事情に鑑み
て、本発明は、従来の方法 (1)〜(4) を用いることな
く、ホトリソグラフィー工程での現像液によるレジスト
剥離およびウエットエッチング時のアンダーカットの発
生を防止した新規な半導体装置のウエットエッチング前
処理方法を提供することを目的としている。
て、本発明は、従来の方法 (1)〜(4) を用いることな
く、ホトリソグラフィー工程での現像液によるレジスト
剥離およびウエットエッチング時のアンダーカットの発
生を防止した新規な半導体装置のウエットエッチング前
処理方法を提供することを目的としている。
【００１５】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、半導体基板上に形成した薄膜上にホトレ
ジスト膜を形成し、所望のパターンに形成後、該ホトレ
ジスト膜をマスクとして、ウエットエッチング処理する
方法において、ホトレジストを塗布する工程の前に、前
記薄膜上にモノシラン（ＳｉＨ4）の酸化反応を用いた
プラズマ気相成長法による酸化膜を形成する工程を付加
したことを特徴とする。
め、本発明は、半導体基板上に形成した薄膜上にホトレ
ジスト膜を形成し、所望のパターンに形成後、該ホトレ
ジスト膜をマスクとして、ウエットエッチング処理する
方法において、ホトレジストを塗布する工程の前に、前
記薄膜上にモノシラン（ＳｉＨ4）の酸化反応を用いた
プラズマ気相成長法による酸化膜を形成する工程を付加
したことを特徴とする。
【００１６】本発明において、ホトレジスト膜の塗布さ
れる薄膜は、層間絶縁膜として使用されるＢＰＳＧ膜，
ＰＳＧ膜およびＰ−ＴＥＯＳ（テトラエトキシシラン熱
分解による酸化膜）のほか多重配線形成のためのその他
の層間絶縁膜など、パターニングされたレジスト膜をマ
スクとしてウエットエッチング加工される薄膜であれば
よい。また、使用されるホトレジストおよびエッチング
液に制限はなく、常用されているものを用いることがで
きる。
れる薄膜は、層間絶縁膜として使用されるＢＰＳＧ膜，
ＰＳＧ膜およびＰ−ＴＥＯＳ（テトラエトキシシラン熱
分解による酸化膜）のほか多重配線形成のためのその他
の層間絶縁膜など、パターニングされたレジスト膜をマ
スクとしてウエットエッチング加工される薄膜であれば
よい。また、使用されるホトレジストおよびエッチング
液に制限はなく、常用されているものを用いることがで
きる。
【００１７】ウエットエッチング処理は、これら薄膜と
その上層に形成された本発明のプラズマＣＶＤ酸化膜の
両者をエッチングすることができ、この酸化膜をエッチ
ング深さに必要な程度に十分厚く形成すれば酸化膜のみ
のエッチングとすることができるが、これらの場合、こ
の酸化膜は、前者ではアドヒージョンレイヤー(adhe-si
on layer) として、後者ではテーパエッチ(taper etch)
層として機能している。
その上層に形成された本発明のプラズマＣＶＤ酸化膜の
両者をエッチングすることができ、この酸化膜をエッチ
ング深さに必要な程度に十分厚く形成すれば酸化膜のみ
のエッチングとすることができるが、これらの場合、こ
の酸化膜は、前者ではアドヒージョンレイヤー(adhe-si
on layer) として、後者ではテーパエッチ(taper etch)
層として機能している。
【００１８】本発明で使用される酸化膜は、モノシラン
（ＳｉＨ4 ）の酸化反応によって形成されるプラズマＣ
ＶＤ酸化膜を用いることができ、ＳｉＨ4 −Ｏ 系，Ｓ
ｉＨ4−Ｎ2 Ｏ系およびＳｉＨ4 −Ｈ2 Ｏ系などの公知
のＣＶＤ反応系を利用することができるが、ＳｉＨ4 −
Ｎ2 Ｏ系によるプラズマＣＶＤ酸化膜が特に望ましい。
その膜厚は通常３００Å程度以上であればよい。
（ＳｉＨ4 ）の酸化反応によって形成されるプラズマＣ
ＶＤ酸化膜を用いることができ、ＳｉＨ4 −Ｏ 系，Ｓ
ｉＨ4−Ｎ2 Ｏ系およびＳｉＨ4 −Ｈ2 Ｏ系などの公知
のＣＶＤ反応系を利用することができるが、ＳｉＨ4 −
Ｎ2 Ｏ系によるプラズマＣＶＤ酸化膜が特に望ましい。
その膜厚は通常３００Å程度以上であればよい。
【００１９】
【作用】上記の構成によれば、ウエットエッチング時の
マスクとなるレジスト膜の下層にそれとの密着性の強い
モノシラン酸化物をプラズマＣＶＤ法により堆積させる
ので、ホトリソグラフィー工程での現像液およびエッチ
ング液が層間絶縁膜に侵入するのを防止する。それゆ
え、このプラズマＣＶＤ酸化膜は、酸化膜下層の薄膜を
ウエットエッチングする時はホトレジスト膜と薄膜との
アドヒージョンレイヤーとして、また、この酸化膜のみ
をウエットエッチングするときはテーパエッチ層として
機能する。
マスクとなるレジスト膜の下層にそれとの密着性の強い
モノシラン酸化物をプラズマＣＶＤ法により堆積させる
ので、ホトリソグラフィー工程での現像液およびエッチ
ング液が層間絶縁膜に侵入するのを防止する。それゆ
え、このプラズマＣＶＤ酸化膜は、酸化膜下層の薄膜を
ウエットエッチングする時はホトレジスト膜と薄膜との
アドヒージョンレイヤーとして、また、この酸化膜のみ
をウエットエッチングするときはテーパエッチ層として
機能する。
【００２０】
【実施例】本発明の実施例を図面に基づいて説明する。
図１は以下の処理を施した後のウエットエッチングされ
た部分の断面形状を示す模式図である。すなわち、半導
体基板の下層配線１０上に層間絶縁膜としてＢＰＳＧ膜
１１を 4,000Å堆積させ、その上面にＳｉＨ4 −Ｎ2 Ｏ
系の酸化膜１３を次の条件で 2,000Åの厚さにプラズマ
ＣＶＤにより堆積させる。
図１は以下の処理を施した後のウエットエッチングされ
た部分の断面形状を示す模式図である。すなわち、半導
体基板の下層配線１０上に層間絶縁膜としてＢＰＳＧ膜
１１を 4,000Å堆積させ、その上面にＳｉＨ4 −Ｎ2 Ｏ
系の酸化膜１３を次の条件で 2,000Åの厚さにプラズマ
ＣＶＤにより堆積させる。
【００２１】 （条件１）反応ガス ： ＳｉＨ4 ／Ｈ2 Ｏ＝２４０／
４２００sccm 圧力 ： ２ Torr 温度 ： ４００ ℃ パワー ： ８００ Ｗ キャリアガス ： Ｎ2 ，２８００sccm 次いで、ポジレジスト１２をスピンコートし、通常のホ
トリソグラフィー工程により、レジストをパターニング
してコンタクトホール用の開口１４を形成した後、ＨＦ
−ＮＨ4 Ｆ水溶液によりウエットエッチングしたもので
ある。
４２００sccm 圧力 ： ２ Torr 温度 ： ４００ ℃ パワー ： ８００ Ｗ キャリアガス ： Ｎ2 ，２８００sccm 次いで、ポジレジスト１２をスピンコートし、通常のホ
トリソグラフィー工程により、レジストをパターニング
してコンタクトホール用の開口１４を形成した後、ＨＦ
−ＮＨ4 Ｆ水溶液によりウエットエッチングしたもので
ある。
【００２２】図１から知られるように、プラズマＣＶＤ
酸化膜には理想的な等方性エッチングによってその開口
部下方の周縁にアールを有した良好なテーパ角が形成さ
れており、テーパエッチ層として有効であることが知ら
れる。
酸化膜には理想的な等方性エッチングによってその開口
部下方の周縁にアールを有した良好なテーパ角が形成さ
れており、テーパエッチ層として有効であることが知ら
れる。
【００２３】図２は、本発明の他の実施例を示すもので
あるが、プラズマＣＶＤ酸化膜１３の厚さを５００Åと
した以外は上述の実施例１と同条件で処理したものであ
る。この実施例では、酸化膜１３のほかその下層のＢＰ
ＳＧ膜をもウエットエッチングされているが酸化膜が上
下の各層に対しアドヒージョンレイヤーとして働いてい
るためエッチング液のサイドへの侵入は見られず良好な
エッチングがされている。
あるが、プラズマＣＶＤ酸化膜１３の厚さを５００Åと
した以外は上述の実施例１と同条件で処理したものであ
る。この実施例では、酸化膜１３のほかその下層のＢＰ
ＳＧ膜をもウエットエッチングされているが酸化膜が上
下の各層に対しアドヒージョンレイヤーとして働いてい
るためエッチング液のサイドへの侵入は見られず良好な
エッチングがされている。
【００２４】次に、本発明の作用を明瞭にするため本実
施例と対応して比較例（図５および図６）を示す。
施例と対応して比較例（図５および図６）を示す。
【００２５】図５は、実施例１における酸化膜１３を備
えていないこと以外は、実施例１と同一条件下で得られ
た同様の断面図である。この例では、横方向へのエッチ
ングが進行し、アンダーカット１５が大きく形成されて
いるのが分かる。
えていないこと以外は、実施例１と同一条件下で得られ
た同様の断面図である。この例では、横方向へのエッチ
ングが進行し、アンダーカット１５が大きく形成されて
いるのが分かる。
【００２６】また、図６は、実施例２における酸化膜１
３に代えてテトラエトキシシラン−酸素（ＴＥＯＳ−Ｏ
2 ）系のプラズマＣＶＤ法によって生成した酸化膜１６
を堆積させた以外は実施例２と同一条件下で得られた同
様の断面図であるが、この酸化膜はホトレジストとの密
着性が良くないことが分かる。
３に代えてテトラエトキシシラン−酸素（ＴＥＯＳ−Ｏ
2 ）系のプラズマＣＶＤ法によって生成した酸化膜１６
を堆積させた以外は実施例２と同一条件下で得られた同
様の断面図であるが、この酸化膜はホトレジストとの密
着性が良くないことが分かる。
【００２７】
【発明の効果】本発明によれば、ホトレジスト膜との密
着性が優れている酸化膜をその下層に形成させ、これを
アドヒージョンレイヤーまたはテーパエッチ層としてウ
エットエッチングを行うことができるから、層間絶縁膜
等の薄膜とレジスト膜との密着性不良に起因する、ホト
リソグラフィー工程での現像液およびエッチング液の侵
入を防止でき、その結果、レジスト膜の剥離やアンダー
カットを生じさせないので、エッチング開口周縁に良好
なテーパ角を形成することができる。
着性が優れている酸化膜をその下層に形成させ、これを
アドヒージョンレイヤーまたはテーパエッチ層としてウ
エットエッチングを行うことができるから、層間絶縁膜
等の薄膜とレジスト膜との密着性不良に起因する、ホト
リソグラフィー工程での現像液およびエッチング液の侵
入を防止でき、その結果、レジスト膜の剥離やアンダー
カットを生じさせないので、エッチング開口周縁に良好
なテーパ角を形成することができる。
【００２８】また、サイドエッチの恐れのない良好な等
方性を示すウエットエッチングが可能となり、極微細化
するデザインルールに適合したウエットエッチング法を
提供できる。
方性を示すウエットエッチングが可能となり、極微細化
するデザインルールに適合したウエットエッチング法を
提供できる。
【図１】本発明に係る実施例を示すウエットエッチング
された部分の断面図である。
された部分の断面図である。
【図２】本発明に係る他の実施例を示すウエットエッチ
ングされた部分の断面図である。
ングされた部分の断面図である。
【図３】従来の半導体装置におけるコンタクトホール形
成工程を説明するホール部分の断面図である。
成工程を説明するホール部分の断面図である。
【図４】従来例によるアンダーカットの状態を示す断面
図である。
図である。
【図５】本発明の実施例と異なる前処理方法によるウエ
ットエッチングされた部分の断面図である。
ットエッチングされた部分の断面図である。
【図６】本発明の実施例と異なる別の前処理方法による
ウエットエッチングされた部分の断面図である。
ウエットエッチングされた部分の断面図である。
１ 半導体基板 ２，10 下層配線 ３ 層間絶縁膜 ４，12 レジスト膜 ５ 開口上部 ６ 開口下部 ７ コンタクトホール ８，15 アンダーカット 11 ＢＰＳＧ膜 13 酸化膜 14 開口
Claims (1)
- 【請求項１】半導体基板上に形成した薄膜上にホトレジ
スト膜を形成し、所望のパターンに形成後、該ホトレジ
スト膜をマスクとして、ウエットエッチング処理する方
法において、 ホトレジストを塗布する工程の前に、前記薄膜上にモノ
シラン（ＳｉＨ4 ）の酸化反応を用いたプラズマ気相成
長法による酸化膜を形成する工程を付加したことを特徴
とする半導体装置のウエットエッチング前処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30843191A JP2873759B2 (ja) | 1991-10-28 | 1991-10-28 | 半導体装置のウエットエッチング前処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30843191A JP2873759B2 (ja) | 1991-10-28 | 1991-10-28 | 半導体装置のウエットエッチング前処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05121305A true JPH05121305A (ja) | 1993-05-18 |
| JP2873759B2 JP2873759B2 (ja) | 1999-03-24 |
Family
ID=17980970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30843191A Expired - Fee Related JP2873759B2 (ja) | 1991-10-28 | 1991-10-28 | 半導体装置のウエットエッチング前処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2873759B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018089411A1 (en) * | 2016-11-13 | 2018-05-17 | Applied Materials, Inc. | Surface treatment for euv lithography |
-
1991
- 1991-10-28 JP JP30843191A patent/JP2873759B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018089411A1 (en) * | 2016-11-13 | 2018-05-17 | Applied Materials, Inc. | Surface treatment for euv lithography |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2873759B2 (ja) | 1999-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970011134B1 (ko) | 반도체 소자 제조 공정 | |
| US20050181596A1 (en) | Semiconductor device having an organic anti-reflective coating (ARC) and method therefor | |
| GB2214709A (en) | A method of enabling connection to a substructure forming part of an electronic device | |
| US6291360B1 (en) | Method of etching a layer | |
| JP2873759B2 (ja) | 半導体装置のウエットエッチング前処理方法 | |
| JPH09321053A (ja) | 半導体装置及びその製造方法 | |
| US5977608A (en) | Modified poly-buffered isolation | |
| JPH01100946A (ja) | 半導体装置の製造方法 | |
| JPS59167021A (ja) | 半導体装置の製造方法 | |
| JPH0428231A (ja) | 半導体装置の製造方法 | |
| JPH0799178A (ja) | 半導体装置の製造方法 | |
| JPH098078A (ja) | 外部導出用パッドの形成方法 | |
| JPH08236506A (ja) | 半導体装置の製造方法 | |
| JPH1065000A (ja) | 半導体装置のコンタクトホール形成方法 | |
| US6130153A (en) | Interconnection fabrication method for semiconductor device | |
| JPS5931215B2 (ja) | 絶縁層の形成方法 | |
| JPH08288255A (ja) | 半導体装置の製造方法 | |
| JPH0290616A (ja) | 層間絶縁膜スルーホール形成方法 | |
| JPH0485823A (ja) | 半導体装置の製造方法 | |
| JPH065585A (ja) | 半導体装置の製造方法 | |
| KR19990006083A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPH01265536A (ja) | 半導体集積回路における素子分離領域の形成方法 | |
| JPH04356944A (ja) | 半導体装置およびその製造方法 | |
| JPH06104170A (ja) | 多層レジスト法によるパターン形成方法 | |
| JPH05190514A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |