JPH05102492A - トンネル酸化物基準装置を備えたシヤントレギユレータ - Google Patents
トンネル酸化物基準装置を備えたシヤントレギユレータInfo
- Publication number
- JPH05102492A JPH05102492A JP33081091A JP33081091A JPH05102492A JP H05102492 A JPH05102492 A JP H05102492A JP 33081091 A JP33081091 A JP 33081091A JP 33081091 A JP33081091 A JP 33081091A JP H05102492 A JPH05102492 A JP H05102492A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- shunt regulator
- voltage divider
- tunnel structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 238000007667 floating Methods 0.000 claims description 24
- 230000001105 regulatory effect Effects 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 7
- 230000005641 tunneling Effects 0.000 claims description 3
- 230000001276 controlling effect Effects 0.000 claims 7
- 238000007599 discharging Methods 0.000 claims 2
- 238000009499 grossing Methods 0.000 claims 2
- 238000004519 manufacturing process Methods 0.000 abstract description 26
- 230000033228 biological regulation Effects 0.000 abstract description 8
- 230000008859 change Effects 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract 1
- 230000007423 decrease Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/613—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in parallel with the load as final control devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
- H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】
【目的】 本発明は、プログラムライン上のプログラミ
ング電圧を調整するシャントレギュレータをその電圧を
使用するプログラム可能な装置の製造過程における変動
に自動的に適応でき、長寿命で小電力で動作させること
を目的とする。 【構成】 プログラムライン10と固定電位の第１の電源
との間で接続された調整トランジスタ66と、トランジス
タ66を制御するために接続された接続点48を有しトンネ
ル構造52とキャパシタ50を含む電圧分割器と、プログラ
ムライン10に応答して接続点48における電圧を制御する
ための第２の電位の電源＋Ｖとプログラムライン10の間
に接続されたキャパシタ18，20よりなる第２の容量性電
圧分割器とを具備していることを特徴とし、トンネル構
造52を含むこれらの装置は調整電圧を使用するプログラ
ム可能な装置と同じ半導体基体上に同じ製造過程で形成
される。
ング電圧を調整するシャントレギュレータをその電圧を
使用するプログラム可能な装置の製造過程における変動
に自動的に適応でき、長寿命で小電力で動作させること
を目的とする。 【構成】 プログラムライン10と固定電位の第１の電源
との間で接続された調整トランジスタ66と、トランジス
タ66を制御するために接続された接続点48を有しトンネ
ル構造52とキャパシタ50を含む電圧分割器と、プログラ
ムライン10に応答して接続点48における電圧を制御する
ための第２の電位の電源＋Ｖとプログラムライン10の間
に接続されたキャパシタ18，20よりなる第２の容量性電
圧分割器とを具備していることを特徴とし、トンネル構
造52を含むこれらの装置は調整電圧を使用するプログラ
ム可能な装置と同じ半導体基体上に同じ製造過程で形成
される。
Description
【０００１】
【産業上の利用分野】本発明は、不揮発性メモリ装置に
おいて消去または書込みのために使用されるプログラミ
ング電圧を調整するシャントレギュレータに関し、特に
製造過程における変化に受け製造過程における変化と同
じ機構を消耗し、調整装置の機構を消耗する部品による
調整に関する。
おいて消去または書込みのために使用されるプログラミ
ング電圧を調整するシャントレギュレータに関し、特に
製造過程における変化に受け製造過程における変化と同
じ機構を消耗し、調整装置の機構を消耗する部品による
調整に関する。
【０００２】
【従来の技術】装置のプログラミング中に電力を種々の
不揮発性のプログラム可能な装置に供給するために使用
されるプログラミング電圧は、実際供給された電圧が充
分であることを保証するのに必要なレベルより高いレベ
ルで発生される。例えば、１０ボルトのプログラミング
電圧が理想な回路の動作に必要であるならば、製造過程
における変動に基づく変化は回路が正規よりも数ボルト
大きい電圧を必要することを可能にする。したがって、
電圧源は必要な高い電圧を考慮して回路に設定され、電
圧調整器は発生した高い電圧を所望の値に制限するため
に使用される。
不揮発性のプログラム可能な装置に供給するために使用
されるプログラミング電圧は、実際供給された電圧が充
分であることを保証するのに必要なレベルより高いレベ
ルで発生される。例えば、１０ボルトのプログラミング
電圧が理想な回路の動作に必要であるならば、製造過程
における変動に基づく変化は回路が正規よりも数ボルト
大きい電圧を必要することを可能にする。したがって、
電圧源は必要な高い電圧を考慮して回路に設定され、電
圧調整器は発生した高い電圧を所望の値に制限するため
に使用される。
【０００３】
【発明が解決しようとする課題】従来のシャント電圧レ
ギュレータは幾つかの欠点を有するツェナーダイオード
またはバンドギャップ電圧基準装置に主として基づいて
いる。多くの集積回路の製造過程において、ツェナーダ
イオードは付加的な処理段階を追加せずに製造されるこ
とができない。電圧調整のためのバンドギャップ電圧基
準装置の使用は大きい面積のチップを必要とし、直流電
流を必要とする。調整器に基づくツェナーダイオードま
たはバンドギャップ装置はいずれも製造過程における変
化または調整されるべき不揮発性プログラム可能な装置
の電荷トラップによる消耗を追跡しない。
ギュレータは幾つかの欠点を有するツェナーダイオード
またはバンドギャップ電圧基準装置に主として基づいて
いる。多くの集積回路の製造過程において、ツェナーダ
イオードは付加的な処理段階を追加せずに製造されるこ
とができない。電圧調整のためのバンドギャップ電圧基
準装置の使用は大きい面積のチップを必要とし、直流電
流を必要とする。調整器に基づくツェナーダイオードま
たはバンドギャップ装置はいずれも製造過程における変
化または調整されるべき不揮発性プログラム可能な装置
の電荷トラップによる消耗を追跡しない。
【０００４】集積回路装置の製造において、部品の動作
および回路の種々の点における必要な電圧は多くの異な
る処理段階に依存して変化する。材料の種々の層は理想
的に予め定められた正確さおよび正確に制御された厚さ
で付着される。しかしながら、万一幾つかの層の事実上
の厚さが変化するか、或いは１つ以上の付着された層が
そこに予め定められた不純物以外のものを有するなら
ば、生じた製品の回路動作および回路電圧は変化する。
ツェナーダイオードおよびバンドギャップベースのレギ
ュレータのような従来のシャントレギュレータは、予め
定められた固定した調整を設定し、処理製造過程におけ
る変化を追跡しない。すなわち、それは製造過程の変化
により必要とされるかもしれない調整された電圧のレベ
ルを変化しない。浮遊ゲート装置はトンネリング酸化物
のトラップされた電荷により生じた消耗機構を示すこと
が認められた。これはプログラムサイクル中にしきい値
シフトの減少として現れる。
および回路の種々の点における必要な電圧は多くの異な
る処理段階に依存して変化する。材料の種々の層は理想
的に予め定められた正確さおよび正確に制御された厚さ
で付着される。しかしながら、万一幾つかの層の事実上
の厚さが変化するか、或いは１つ以上の付着された層が
そこに予め定められた不純物以外のものを有するなら
ば、生じた製品の回路動作および回路電圧は変化する。
ツェナーダイオードおよびバンドギャップベースのレギ
ュレータのような従来のシャントレギュレータは、予め
定められた固定した調整を設定し、処理製造過程におけ
る変化を追跡しない。すなわち、それは製造過程の変化
により必要とされるかもしれない調整された電圧のレベ
ルを変化しない。浮遊ゲート装置はトンネリング酸化物
のトラップされた電荷により生じた消耗機構を示すこと
が認められた。これはプログラムサイクル中にしきい値
シフトの減少として現れる。
【０００５】ＭＯＳＦＥＴしきい値電圧に基づいたレギ
ュレータは処理および温度変化に非常に敏感であり、不
揮発性回路の製造過程を追跡しない。
ュレータは処理および温度変化に非常に敏感であり、不
揮発性回路の製造過程を追跡しない。
【０００６】したがって、本発明の目的は、上述の問題
を回避し或いは最小限にする電圧調整器を提供すること
である。
を回避し或いは最小限にする電圧調整器を提供すること
である。
【０００７】
【課題を解決するための手段】本発明の好ましい実施例
にしたがって本発明の原理を実行するとき、浮遊ゲート
を有する不揮発性装置用のシャントレギュレータは基準
として浮遊ゲート装置に使用されるのと同じトンネル構
造を用いる。調整装置と共に製造されるレギュレータ部
品は製造過程における変化に自動的に順応し、余分な製
造過程段階を必要としないが、小さい面積のチップは温
度に比較的不感であり、直流電流を必要としない。
にしたがって本発明の原理を実行するとき、浮遊ゲート
を有する不揮発性装置用のシャントレギュレータは基準
として浮遊ゲート装置に使用されるのと同じトンネル構
造を用いる。調整装置と共に製造されるレギュレータ部
品は製造過程における変化に自動的に順応し、余分な製
造過程段階を必要としないが、小さい面積のチップは温
度に比較的不感であり、直流電流を必要としない。
【０００８】本発明の装置の寿命はプログラム電圧がト
ラップされた電荷により生じた減少したしきい値シフト
の効果をオフセットして上昇するので延長される。本発
明のシャントレギュレータはプログラムされた素子と同
じトンネルダイオードを使用するので、プログラミング
電圧を上昇することによってトラップされた電荷を自動
的に補償する。
ラップされた電荷により生じた減少したしきい値シフト
の効果をオフセットして上昇するので延長される。本発
明のシャントレギュレータはプログラムされた素子と同
じトンネルダイオードを使用するので、プログラミング
電圧を上昇することによってトラップされた電荷を自動
的に補償する。
【０００９】
【実施例】図１は図２、図４、および図５に示された型
式の単一シャントレギュレータ８と共に単一チップ７上
に形成された複数のプログラム可能な不揮発性の被調整
装置6a,6b,6c,6d,6eを含む１実施例の集積回路の平面図
を示す。図１では、ここに説明される型式の単一シャン
トレギュレータは多数の回路6a−6e（および同じチップ
上により多くの回路）に供給される電圧を調整するため
に使用されることができ、回路6a−6eの種々の部品と同
じ製造過程で同じチップ上に形成されることを示す。
式の単一シャントレギュレータ８と共に単一チップ７上
に形成された複数のプログラム可能な不揮発性の被調整
装置6a,6b,6c,6d,6eを含む１実施例の集積回路の平面図
を示す。図１では、ここに説明される型式の単一シャン
トレギュレータは多数の回路6a−6e（および同じチップ
上により多くの回路）に供給される電圧を調整するため
に使用されることができ、回路6a−6eの種々の部品と同
じ製造過程で同じチップ上に形成されることを示す。
【００１０】図２に示されたように、符号+Vで示されて
いる電源はチップ全体に対して設けられ、不揮発性のプ
ログラム可能な装置およびここに説明されるレギュレー
タを含む。これらの電圧源から、プログラミング電圧Ｖ
ppは発生器12によってライン10上に発生され、この発生
器12は非常に高い抵抗14を通って発生された電圧を供給
するために電圧源+Vを単に増倍するだけでもよい。プロ
グラミング電圧Ｖppは電力をプログラム可能な装置の多
くの部品に供給する、例えば特に以下説明されるように
種々のゲートに対して論理ゼロ電圧レベルを設定するこ
とができる。発生器12により供給された電圧は例えばゼ
ロボルト（接地）レベルから−１５または−２０ボルト
程度に急速に降下するためにプログラミングされるとき
負のパルスを生じさせる。プログラミング電圧Ｖppは発
生器12からの最大の負の電圧よりも高いレベル、すなわ
ち例えば−１２ボルトのレベルで設定されることを必要
とするので、電源+Vは＋５ボルトであり、発生器12は−
１５乃至−２０ボルトを供給する場合、レギュレータは
ライン10の電圧を制限することを必要とする。
いる電源はチップ全体に対して設けられ、不揮発性のプ
ログラム可能な装置およびここに説明されるレギュレー
タを含む。これらの電圧源から、プログラミング電圧Ｖ
ppは発生器12によってライン10上に発生され、この発生
器12は非常に高い抵抗14を通って発生された電圧を供給
するために電圧源+Vを単に増倍するだけでもよい。プロ
グラミング電圧Ｖppは電力をプログラム可能な装置の多
くの部品に供給する、例えば特に以下説明されるように
種々のゲートに対して論理ゼロ電圧レベルを設定するこ
とができる。発生器12により供給された電圧は例えばゼ
ロボルト（接地）レベルから−１５または−２０ボルト
程度に急速に降下するためにプログラミングされるとき
負のパルスを生じさせる。プログラミング電圧Ｖppは発
生器12からの最大の負の電圧よりも高いレベル、すなわ
ち例えば−１２ボルトのレベルで設定されることを必要
とするので、電源+Vは＋５ボルトであり、発生器12は−
１５乃至−２０ボルトを供給する場合、レギュレータは
ライン10の電圧を制限することを必要とする。
【００１１】ここに説明されるレギュレータは電源V+と
ライン10の間に直列接続された１対のキャパシタ18，20
および、プログラム入力ライン26に接続されたゲート24
と、電源V+に接続されたソース28と、キャパシタ18と20
の間の接続点32に接続されたドレイン30とを有するＰチ
ャンネルＭＯＳＦＥＴトランジスタ22を含む。レギュレ
ータはプログラム入力をライン26から受け、Ｎチャンネ
ルＭＯＳＦＥＴトランジスタ42の制御ゲート40に接続さ
れたライン38に出力を供給するインバータ36をさらに含
む。トランジスタ42のソース44はライン10に接続され、
ドレイン46は接続点またはノード48に接続される。ノー
ド48はキャパシタ50のライン10に接続された端子と反対
側の端子と、全体を符号52で示されたトンネル構造の間
の接続点であり、トンネル構造52はノード48とＮチャン
ネルトランジスタ56のソース54の間に形成される。Ｎチ
ャンネルトランジスタ56のドレイン60はライン26上のプ
ログラム入力を供給され、その制御ゲート62はキャパシ
タ18と20の間の接続点32に接続されている。ノード48は
またＮチャンネル電圧調整トランジスタ66の制御ゲート
64に接続され、そのソース68はライン10の電圧を調整す
るためにライン10に接続され、ドレイン70は接地に接続
されている。
ライン10の間に直列接続された１対のキャパシタ18，20
および、プログラム入力ライン26に接続されたゲート24
と、電源V+に接続されたソース28と、キャパシタ18と20
の間の接続点32に接続されたドレイン30とを有するＰチ
ャンネルＭＯＳＦＥＴトランジスタ22を含む。レギュレ
ータはプログラム入力をライン26から受け、Ｎチャンネ
ルＭＯＳＦＥＴトランジスタ42の制御ゲート40に接続さ
れたライン38に出力を供給するインバータ36をさらに含
む。トランジスタ42のソース44はライン10に接続され、
ドレイン46は接続点またはノード48に接続される。ノー
ド48はキャパシタ50のライン10に接続された端子と反対
側の端子と、全体を符号52で示されたトンネル構造の間
の接続点であり、トンネル構造52はノード48とＮチャン
ネルトランジスタ56のソース54の間に形成される。Ｎチ
ャンネルトランジスタ56のドレイン60はライン26上のプ
ログラム入力を供給され、その制御ゲート62はキャパシ
タ18と20の間の接続点32に接続されている。ノード48は
またＮチャンネル電圧調整トランジスタ66の制御ゲート
64に接続され、そのソース68はライン10の電圧を調整す
るためにライン10に接続され、ドレイン70は接地に接続
されている。
【００１２】トランジスタ22，42およびインバータ36
は、調整装置がプログラムされていないときにキャパシ
タ18，50を放電された状態に維持し、制御ゲートをトラ
ンジスタ66のソースにシャントするプレ充電回路を形成
する。調整装置がプログラムされていないとき、ライン
26のプログラム入力は低レベルである。Ｐチャンネルト
ランジスタ22の制御ゲート24の低い信号およびＮチャン
ネルトランジスタ42の制御ゲート40の反転した高い信号
はこれらの２つのトランジスタをオンするので、キャパ
シタを放電状態に維持するように、キャパシタ18、50を
それぞれシャントする。したがって、ノード32における
電圧は電源電圧+Vにあり、ノード48は接地に保持されて
いるライン10の電圧レベルにある。プレ充電トランジス
タ42が導通するとき、トランジスタ66の制御ゲート64は
そのソースに接続されるので、このトランジスタはオフ
にされる。回路がプログラムされていないとき、他の回
路（図示せず）は接地電位にライン10の電圧を保持する
ために動作する。発生器12のプログラミング電圧は急激
に低くされ、ノード60,54,48における電圧はプログラム
にするために接地電位にある。この電圧が低くされる直
前にライン26の入力プログラミング電圧および、トラン
ジスタ56のドレイン60はプレ充電トランジスタ22，42を
オフにするために高く得られる。
は、調整装置がプログラムされていないときにキャパシ
タ18，50を放電された状態に維持し、制御ゲートをトラ
ンジスタ66のソースにシャントするプレ充電回路を形成
する。調整装置がプログラムされていないとき、ライン
26のプログラム入力は低レベルである。Ｐチャンネルト
ランジスタ22の制御ゲート24の低い信号およびＮチャン
ネルトランジスタ42の制御ゲート40の反転した高い信号
はこれらの２つのトランジスタをオンするので、キャパ
シタを放電状態に維持するように、キャパシタ18、50を
それぞれシャントする。したがって、ノード32における
電圧は電源電圧+Vにあり、ノード48は接地に保持されて
いるライン10の電圧レベルにある。プレ充電トランジス
タ42が導通するとき、トランジスタ66の制御ゲート64は
そのソースに接続されるので、このトランジスタはオフ
にされる。回路がプログラムされていないとき、他の回
路（図示せず）は接地電位にライン10の電圧を保持する
ために動作する。発生器12のプログラミング電圧は急激
に低くされ、ノード60,54,48における電圧はプログラム
にするために接地電位にある。この電圧が低くされる直
前にライン26の入力プログラミング電圧および、トラン
ジスタ56のドレイン60はプレ充電トランジスタ22，42を
オフにするために高く得られる。
【００１３】キャパシタ18，20は以下詳細に説明される
ように調整される装置の層と同じ層から形成されるの
で、調整される不揮発性装置の形状と同じ形状を有する
電圧分割器として機能する。したがって、カップリング
係数またはキャパシタの分割比率は調整される装置の比
率と同じであり、本発明により提供された製造過程追跡
の１部分である。トランジスタ56はソース・ホロワとし
て接続されるので、接続点またはノード32のキャパシタ
18，20によって形成された分割器の出力をバッファす
る。発生器12からのプログラミング電圧が降下すると
き、ノード32における電圧は減少し始め、キャパシタ50
の接続点48における電圧はライン10の減少するプログラ
ミング電圧に接近して追従する。トンネル構造52は横切
る電圧が約１０ボルトであるとき導電する。しかしなが
ら、トンネル構造52の両端の電圧がこのレベルに達する
まで、キャパシタ50と共に第２の容量性電圧分割器を形
成する小さいキャパシタとして機能する。トンネル構造
52およびキャパシタ50によって形成された電圧分割器に
おいて、後者はかなり大きいので、ライン10の電圧が減
少するとき、電圧変化の大部分はトンネル構造を横切っ
て生じる。ノード48における電圧はそれに関して僅かに
増加した値に維持しながら、ライン10における降下する
電圧に接近して追従する。
ように調整される装置の層と同じ層から形成されるの
で、調整される不揮発性装置の形状と同じ形状を有する
電圧分割器として機能する。したがって、カップリング
係数またはキャパシタの分割比率は調整される装置の比
率と同じであり、本発明により提供された製造過程追跡
の１部分である。トランジスタ56はソース・ホロワとし
て接続されるので、接続点またはノード32のキャパシタ
18，20によって形成された分割器の出力をバッファす
る。発生器12からのプログラミング電圧が降下すると
き、ノード32における電圧は減少し始め、キャパシタ50
の接続点48における電圧はライン10の減少するプログラ
ミング電圧に接近して追従する。トンネル構造52は横切
る電圧が約１０ボルトであるとき導電する。しかしなが
ら、トンネル構造52の両端の電圧がこのレベルに達する
まで、キャパシタ50と共に第２の容量性電圧分割器を形
成する小さいキャパシタとして機能する。トンネル構造
52およびキャパシタ50によって形成された電圧分割器に
おいて、後者はかなり大きいので、ライン10の電圧が減
少するとき、電圧変化の大部分はトンネル構造を横切っ
て生じる。ノード48における電圧はそれに関して僅かに
増加した値に維持しながら、ライン10における降下する
電圧に接近して追従する。
【００１４】この動作は図３において示されている。時
間Ｔ０は電圧発生器12の降下の開始を示し、曲線80は接
続点32（トランジスタ56のゲート62）における電圧を示
し、曲線82はトランジスタ56のソース（トンネル構造52
の片側）における電圧を示す。曲線84は接続点48におけ
る電圧を示し、曲線86はライン10の電圧を示す。時間Ｔ
０から垂直方向の鎖線で示されている時間Ｔ１まで、電
圧は変化し全く調整されていない。トランジスタ66は遮
断されたままである。
間Ｔ０は電圧発生器12の降下の開始を示し、曲線80は接
続点32（トランジスタ56のゲート62）における電圧を示
し、曲線82はトランジスタ56のソース（トンネル構造52
の片側）における電圧を示す。曲線84は接続点48におけ
る電圧を示し、曲線86はライン10の電圧を示す。時間Ｔ
０から垂直方向の鎖線で示されている時間Ｔ１まで、電
圧は変化し全く調整されていない。トランジスタ66は遮
断されたままである。
【００１５】発生器12は負の方向にパルスするとき、接
続点32における電圧はキャパシタ18，20の電圧分割器動
作によって比例して減少する。キャパシタ20はキャパシ
タ18よりもかなり大きく、例えば４倍大きい。そのよう
な場合において、接続点32における電圧はライン10の電
圧が１．０ボルト降下するごとに０．２ボルト減少す
る。ソース・ホロワとして接続されるトランジスタ56は
接続点32においてゆっくり降下する電圧に追従してソー
ス54の電圧が低下し、このトランジスタ56のソース電圧
は接続点32における制御ゲートの電圧より約１ボルト低
く維持される（曲線80，82参照）。
続点32における電圧はキャパシタ18，20の電圧分割器動
作によって比例して減少する。キャパシタ20はキャパシ
タ18よりもかなり大きく、例えば４倍大きい。そのよう
な場合において、接続点32における電圧はライン10の電
圧が１．０ボルト降下するごとに０．２ボルト減少す
る。ソース・ホロワとして接続されるトランジスタ56は
接続点32においてゆっくり降下する電圧に追従してソー
ス54の電圧が低下し、このトランジスタ56のソース電圧
は接続点32における制御ゲートの電圧より約１ボルト低
く維持される（曲線80，82参照）。
【００１６】キャパシタ50は（トンネル構造52が導電し
ていないとき）後者のキャパシタパンスよりもずっと大
きいので、接続点48における電圧は図３でみられるよう
にライン10の電圧よりも僅かに高く維持される。したが
って、調整トランジスタ66のゲートソース電圧は小さ
く、このトランジスタはオフのままである。ライン10の
電圧はさらに負の方向に変化を続けるとき、トランジス
タ56のソース54の電圧は図３の曲線82で示されているよ
うに曲線84のゲート64の電圧よりさらに低い比率で減少
するので、トンネル構造を横切る電圧が増加する。トン
ネル構造を横切る電圧がほぼ１０ボルトに達するとき、
トンネル構造は導電し始め、キャパシタ50を充電し、調
整トランジスタ66の制御ゲート64に接続される接続点48
における電圧を増加する。キャパシタ50を横切る電圧が
トランジスタ66のしきい値電圧に達するとき、すなわち
制御ゲートとトランジスタのソースの間の電圧がこのし
きい値に上がるとき、トランジスタ66はオンに切換えら
れる。トランジスタ66のゲートソース電圧のこのしきい
値は約１ボルトである。調整トランジスタのソースゲー
トを横切る１ボルトの電位によって、トランジスタは比
較的高い抵抗で導電する。したがって、ゲートソース電
圧の約１ボルトの電圧によって、トランジスタ66は約−
１２ボルトにライン10のプログラミング電圧を保持する
のに十分なドレイン（接地に接続された）とソース間の
電圧降下で導電する。電圧発生器12は−２０ボルトに降
下する電圧を供給しなければならない。１００キロオー
ム程度である抵抗14の抵抗はトランジスタ66の導電抵抗
よりもかなり大きいので、発生器12からの電圧のほとん
どは抵抗14を横切って降下し、ライン10のプログラミン
グ電圧はほとんど制限されることに注意すべきである。
ていないとき）後者のキャパシタパンスよりもずっと大
きいので、接続点48における電圧は図３でみられるよう
にライン10の電圧よりも僅かに高く維持される。したが
って、調整トランジスタ66のゲートソース電圧は小さ
く、このトランジスタはオフのままである。ライン10の
電圧はさらに負の方向に変化を続けるとき、トランジス
タ56のソース54の電圧は図３の曲線82で示されているよ
うに曲線84のゲート64の電圧よりさらに低い比率で減少
するので、トンネル構造を横切る電圧が増加する。トン
ネル構造を横切る電圧がほぼ１０ボルトに達するとき、
トンネル構造は導電し始め、キャパシタ50を充電し、調
整トランジスタ66の制御ゲート64に接続される接続点48
における電圧を増加する。キャパシタ50を横切る電圧が
トランジスタ66のしきい値電圧に達するとき、すなわち
制御ゲートとトランジスタのソースの間の電圧がこのし
きい値に上がるとき、トランジスタ66はオンに切換えら
れる。トランジスタ66のゲートソース電圧のこのしきい
値は約１ボルトである。調整トランジスタのソースゲー
トを横切る１ボルトの電位によって、トランジスタは比
較的高い抵抗で導電する。したがって、ゲートソース電
圧の約１ボルトの電圧によって、トランジスタ66は約−
１２ボルトにライン10のプログラミング電圧を保持する
のに十分なドレイン（接地に接続された）とソース間の
電圧降下で導電する。電圧発生器12は−２０ボルトに降
下する電圧を供給しなければならない。１００キロオー
ム程度である抵抗14の抵抗はトランジスタ66の導電抵抗
よりもかなり大きいので、発生器12からの電圧のほとん
どは抵抗14を横切って降下し、ライン10のプログラミン
グ電圧はほとんど制限されることに注意すべきである。
【００１７】得られる電圧調整は次の式によって限定さ
れる。
れる。
【００１８】ＶREG ＝（ＶTUN ＋Ｖ56＋Ｖ66）／Ｃc ここで、Ｃc はキャパシタ18，20のキャパシタパンスの
合計で除算されたキャパシタ18のキャパシタパンスであ
る。ＶTUNはトンネル構造52が導電し始める電圧であ
る。Ｖ56は導電トランジスタ56を横切る電圧降下であ
り、Ｖ66はトランジスタ66のゲートソース間の電圧であ
る。
合計で除算されたキャパシタ18のキャパシタパンスであ
る。ＶTUNはトンネル構造52が導電し始める電圧であ
る。Ｖ56は導電トランジスタ56を横切る電圧降下であ
り、Ｖ66はトランジスタ66のゲートソース間の電圧であ
る。
【００１９】ＶTUN またはＶ56とＶ66のいずれかが増加
するか、或いはＣc が減少するならば、調整された電圧
ＶREG は増加することが上記式からわかる。したがっ
て、調整された電圧は不揮発性の調整される装置をプロ
グラムするのに必要な電圧を追跡することができる。こ
れは上述のように幾つかの電圧ＶTUN 、Ｖ56または
Ｖ66、およびキャパシタパンスＣc が製造過程によって
変化するためである。特に、これらの値は複数の層の実
際の厚さおよび層の不純物ののような変数によって変化
する。調整装置をプログラムするのに必要な電圧はまた
複数の層の厚さおよび不純物によって変化するので、同
じ製造過程変化は同様にレギュレータおよび調整される
装置の両者に影響を与える。したがって、レギュレータ
は製造過程における変化を自動的に補償されることがで
きる。
するか、或いはＣc が減少するならば、調整された電圧
ＶREG は増加することが上記式からわかる。したがっ
て、調整された電圧は不揮発性の調整される装置をプロ
グラムするのに必要な電圧を追跡することができる。こ
れは上述のように幾つかの電圧ＶTUN 、Ｖ56または
Ｖ66、およびキャパシタパンスＣc が製造過程によって
変化するためである。特に、これらの値は複数の層の実
際の厚さおよび層の不純物ののような変数によって変化
する。調整装置をプログラムするのに必要な電圧はまた
複数の層の厚さおよび不純物によって変化するので、同
じ製造過程変化は同様にレギュレータおよび調整される
装置の両者に影響を与える。したがって、レギュレータ
は製造過程における変化を自動的に補償されることがで
きる。
【００２０】上述の動作を集約するために、ライン10の
プログラミング電圧はキャパシタ18と20のカップリング
係数で除算されたトンネル構造52を横切る電圧プラス両
トランジスタ56と66のＮチャンネルしきい値に等しい電
圧だけ接地電位より低くなる。トランジスタ66はオンに
切換え、さらにライン10のプログラミング電圧の減少を
阻止する。トンネル構造はキャパシタ50を各プログラミ
ングサイクルに単一のＮチャンネルトランジスタしきい
値に充電することのみを要求される。それ故、トンネル
構造は短時間だけ導電し、さらに重要なことは各プログ
ラミングサイクル中にトンネルを通る定電流は必要でな
い。トンネル構造を通るそのような定電流はトンネル装
置を迅速に磨耗する。抵抗電圧分割器ではなく容量性電
圧分割器の使用はレギュレータ回路により引出された電
流を制限する。
プログラミング電圧はキャパシタ18と20のカップリング
係数で除算されたトンネル構造52を横切る電圧プラス両
トランジスタ56と66のＮチャンネルしきい値に等しい電
圧だけ接地電位より低くなる。トランジスタ66はオンに
切換え、さらにライン10のプログラミング電圧の減少を
阻止する。トンネル構造はキャパシタ50を各プログラミ
ングサイクルに単一のＮチャンネルトランジスタしきい
値に充電することのみを要求される。それ故、トンネル
構造は短時間だけ導電し、さらに重要なことは各プログ
ラミングサイクル中にトンネルを通る定電流は必要でな
い。トンネル構造を通るそのような定電流はトンネル装
置を迅速に磨耗する。抵抗電圧分割器ではなく容量性電
圧分割器の使用はレギュレータ回路により引出された電
流を制限する。
【００２１】ライン10のプログラミング電圧の調整の点
でより狭い或いはより丸い前縁を設けるために図１の回
路の１部分の変形が図４に示されている。調整点のプロ
グラミング電圧の降下を急激に迅速に阻止するのではな
く、図４の変形では電圧が発生された値から調整された
値にゆっくり変化することを可能にする。このスローな
調整はプログラミング中のトンネル構造の応力を減少す
ることによりトンネル構造に有効である。なぜなら、実
際のトンネリングは急激ではなくゆっくり始めるからで
ある。
でより狭い或いはより丸い前縁を設けるために図１の回
路の１部分の変形が図４に示されている。調整点のプロ
グラミング電圧の降下を急激に迅速に阻止するのではな
く、図４の変形では電圧が発生された値から調整された
値にゆっくり変化することを可能にする。このスローな
調整はプログラミング中のトンネル構造の応力を減少す
ることによりトンネル構造に有効である。なぜなら、実
際のトンネリングは急激ではなくゆっくり始めるからで
ある。
【００２２】図４の装置は図２の回路の１部分のみ示し
ている。図４はプログラミング電圧ライン10へのキャパ
シタ20の接続の変形を示す。回路の残りの部分は図２と
同じである。したがって、キャパシタ20の片側は丁度図
２に示されているようにキャパシタ18およびトランジス
タ22のソースに接続されている（図４では図示せず）。
しかしながら、キャパシタ20の反対側は、プログラミン
グライン10に直接接続されるのではなく、第１のスイッ
チ90および第２のキャパシタ92を介してラインに接続さ
れる。後者はプログラミングライン10とキャパシタ92の
反対側の間で接続された第２のスイッチ96によってシャ
ントされる。ライン93のクロック信号はインバータ94を
通って第１のスイッチ90に供給され、且つ直接第２のス
イッチ96に供給される。したがって、キャパシタ20は周
期的にシャントされたキャパシタ92を介してプログラミ
ングライン10に周期的のみ接続される。キャパシタ92は
キャパシタ20よりずっと小さい。図４に示されたクロッ
ク信号は２つのキャパシタの寸法の比とクロックの周波
数に依存して、時定数を回路に与えるために、同時にス
イッチの１方を閉鎖し、他方を開放し、これを交互に行
う。動作はキャパシタ92を交互に充電し放電するように
するので、その制限された値へのライン10のプログラミ
ング電圧の転移をスムーズに行うことができる。
ている。図４はプログラミング電圧ライン10へのキャパ
シタ20の接続の変形を示す。回路の残りの部分は図２と
同じである。したがって、キャパシタ20の片側は丁度図
２に示されているようにキャパシタ18およびトランジス
タ22のソースに接続されている（図４では図示せず）。
しかしながら、キャパシタ20の反対側は、プログラミン
グライン10に直接接続されるのではなく、第１のスイッ
チ90および第２のキャパシタ92を介してラインに接続さ
れる。後者はプログラミングライン10とキャパシタ92の
反対側の間で接続された第２のスイッチ96によってシャ
ントされる。ライン93のクロック信号はインバータ94を
通って第１のスイッチ90に供給され、且つ直接第２のス
イッチ96に供給される。したがって、キャパシタ20は周
期的にシャントされたキャパシタ92を介してプログラミ
ングライン10に周期的のみ接続される。キャパシタ92は
キャパシタ20よりずっと小さい。図４に示されたクロッ
ク信号は２つのキャパシタの寸法の比とクロックの周波
数に依存して、時定数を回路に与えるために、同時にス
イッチの１方を閉鎖し、他方を開放し、これを交互に行
う。動作はキャパシタ92を交互に充電し放電するように
するので、その制限された値へのライン10のプログラミ
ング電圧の転移をスムーズに行うことができる。
【００２３】非常に薄い酸化物層を使用するために、ト
ンネル構造は酸化物ショートによる早期故障を生じやす
い。図２の回路において、万一トンネル構造がショート
すると、入力ライン26のプログラミング電圧がプログラ
ムするために高くなりトランジスタ22，42をオフに切換
えるとすぐに、キャパシタ50は充電し始める。これは接
続点48における電圧を正の電源+Vより低い単一のＮチャ
ンネルしきい値（約１ボルト）に保持し、キャパシタ1
8，20の電圧分割器動作は＋Ｖ電圧電源をトランジスタ5
6のソースゲートを横切りさらにショートしたトンネル
構造52を通って供給する。制御ゲートの比較的高い電圧
によって、トランジスタ66は低抵抗モードで導電する。
トランジスタ66はゲートソース間を横切る約１ボルトの
電圧に関して、その導電抵抗は比較的高いが、４ボルト
以上の電圧に関して、その導電抵抗は低くなるような特
性である。したがって、ショートしたトンネル構造に関
して、プログラミングライン10はトランジスタ66のドレ
イン70の接地接続における電圧レベルに実効的に保持さ
れる。
ンネル構造は酸化物ショートによる早期故障を生じやす
い。図２の回路において、万一トンネル構造がショート
すると、入力ライン26のプログラミング電圧がプログラ
ムするために高くなりトランジスタ22，42をオフに切換
えるとすぐに、キャパシタ50は充電し始める。これは接
続点48における電圧を正の電源+Vより低い単一のＮチャ
ンネルしきい値（約１ボルト）に保持し、キャパシタ1
8，20の電圧分割器動作は＋Ｖ電圧電源をトランジスタ5
6のソースゲートを横切りさらにショートしたトンネル
構造52を通って供給する。制御ゲートの比較的高い電圧
によって、トランジスタ66は低抵抗モードで導電する。
トランジスタ66はゲートソース間を横切る約１ボルトの
電圧に関して、その導電抵抗は比較的高いが、４ボルト
以上の電圧に関して、その導電抵抗は低くなるような特
性である。したがって、ショートしたトンネル構造に関
して、プログラミングライン10はトランジスタ66のドレ
イン70の接地接続における電圧レベルに実効的に保持さ
れる。
【００２４】ショートしたトンネル構造の問題を避ける
ために、図５の変形が用いられる。この装置において、
ＰチャンネルＭＯＳＦＥＴトランジスタ100は調整され
た電圧制御トランジスタ66のドレイン70と接地の間で接
続される。トランジスタ66のゲート64は図２の回路と同
じように、接続点48、キャパシタ50、トンネル構造52、
トランジスタ56のソース54および制御ゲート62に接続さ
れる。これらの素子はまた図２のトランジスタ22，42、
キャパシタ18，20、およびインバータ36のプレ充電構造
に接続される。これらは図５に示されていない。したが
って、図５はショートしたトンネル構造の問題を避ける
ために変形される図２の回路の該当部分のみ示す。
ために、図５の変形が用いられる。この装置において、
ＰチャンネルＭＯＳＦＥＴトランジスタ100は調整され
た電圧制御トランジスタ66のドレイン70と接地の間で接
続される。トランジスタ66のゲート64は図２の回路と同
じように、接続点48、キャパシタ50、トンネル構造52、
トランジスタ56のソース54および制御ゲート62に接続さ
れる。これらの素子はまた図２のトランジスタ22，42、
キャパシタ18，20、およびインバータ36のプレ充電構造
に接続される。これらは図５に示されていない。したが
って、図５はショートしたトンネル構造の問題を避ける
ために変形される図２の回路の該当部分のみ示す。
【００２５】トランジスタ100 はトンネル構造52中のシ
ョートしたトンネル酸化物がライン10のプログラミング
電圧を低い（負の値が小さい）電圧に制限することを阻
止する。接地に接続されたソース104 を有するトランジ
スタ100 の制御ゲート102 はトンネル構造の片側とトラ
ンジスタ66の制御ゲートの間の接続点48に接続される。
トランジスタ100 は接続点48における電圧が−２ボルト
に或いはそれ以下に降下しないとオンに切換えることが
できない。それは１つのＰチャンネルしきい値プラス接
地より低いバックゲートバイアスである。トランジスタ
100 がオンに切換えられないならば、１次制御トランジ
スタ66は導電できないので、トランジスタ100 の追加に
よって、レギュレータはトンネル構造のショート時に実
効的にフェイルセイフである。言換えると、シャントレ
ギュレータは発生器12からの無調整電圧を供給すること
を可能にするが、プログラミング電圧ラインを不能（接
地）にしない。トンネル構造がショートするとき、接続
点48における電圧はトランジスタ100 をオンに切換させ
るのに十分に降下しないので、フェイルセイフ状態が生
じる。通常の動作において、良好なトンネル構造に関し
て、トランジスタ66はライン10の負のプログラミング電
圧を制限するために導電し始めるとき、接続点48におけ
る電圧は約−８乃至−９ボルトであるため、トランジス
タ100 は回路に影響がない。この−８ボルトの電圧はト
ランジスタ100 をオンに切換えるのに必要な電圧よりも
大きい（さらに負である）ので、トランジスタ66が通常
に動作することができるようにトランジスタ100 は導電
する。
ョートしたトンネル酸化物がライン10のプログラミング
電圧を低い（負の値が小さい）電圧に制限することを阻
止する。接地に接続されたソース104 を有するトランジ
スタ100 の制御ゲート102 はトンネル構造の片側とトラ
ンジスタ66の制御ゲートの間の接続点48に接続される。
トランジスタ100 は接続点48における電圧が−２ボルト
に或いはそれ以下に降下しないとオンに切換えることが
できない。それは１つのＰチャンネルしきい値プラス接
地より低いバックゲートバイアスである。トランジスタ
100 がオンに切換えられないならば、１次制御トランジ
スタ66は導電できないので、トランジスタ100 の追加に
よって、レギュレータはトンネル構造のショート時に実
効的にフェイルセイフである。言換えると、シャントレ
ギュレータは発生器12からの無調整電圧を供給すること
を可能にするが、プログラミング電圧ラインを不能（接
地）にしない。トンネル構造がショートするとき、接続
点48における電圧はトランジスタ100 をオンに切換させ
るのに十分に降下しないので、フェイルセイフ状態が生
じる。通常の動作において、良好なトンネル構造に関し
て、トランジスタ66はライン10の負のプログラミング電
圧を制限するために導電し始めるとき、接続点48におけ
る電圧は約−８乃至−９ボルトであるため、トランジス
タ100 は回路に影響がない。この−８ボルトの電圧はト
ランジスタ100 をオンに切換えるのに必要な電圧よりも
大きい（さらに負である）ので、トランジスタ66が通常
に動作することができるようにトランジスタ100 は導電
する。
【００２６】図５の装置に関して、ショートしたトンネ
ル構造はシャントレギュレータがショートした状態では
なく「開放」（無調整）状態に故障させる。それ故、上
述の２つ以上のレギュレータ回路は図５に示されている
ように並列に接続されることが可能である。したがっ
て、トランジスタ56のソース54は第２のトンネル構造10
8 （トンネル構造52に対応する）に接続され、第２のト
ンネル構造108 はキャパシタ110 （キャパシタ50に対応
する）に接続され、キャパシタ110 は図２のトランジス
タ42に対応するＮチャンネルＭＯＳＦＥＴトランジスタ
112 によるプログラミング前に放電される。トンネル構
造108 とキャパシタ110 の間の接続点114は１次制御ト
ランジスタ120 （トランジスタ66に対応する）および保
護ＰチャンネルＭＯＳＦＥＴトランジスタ122 （トラン
ジスタ100 に対応する）のゲートに再び接続される。ト
ランジスタ122 のソースは接地に接続される。トランジ
スタ120 ，122 のドレインは丁度トランジスタ100 ，66
のドレインのように互いに接続され、トランジスタ120
のソースは調整された電圧ライン10に接続される。
ル構造はシャントレギュレータがショートした状態では
なく「開放」（無調整）状態に故障させる。それ故、上
述の２つ以上のレギュレータ回路は図５に示されている
ように並列に接続されることが可能である。したがっ
て、トランジスタ56のソース54は第２のトンネル構造10
8 （トンネル構造52に対応する）に接続され、第２のト
ンネル構造108 はキャパシタ110 （キャパシタ50に対応
する）に接続され、キャパシタ110 は図２のトランジス
タ42に対応するＮチャンネルＭＯＳＦＥＴトランジスタ
112 によるプログラミング前に放電される。トンネル構
造108 とキャパシタ110 の間の接続点114は１次制御ト
ランジスタ120 （トランジスタ66に対応する）および保
護ＰチャンネルＭＯＳＦＥＴトランジスタ122 （トラン
ジスタ100 に対応する）のゲートに再び接続される。ト
ランジスタ122 のソースは接地に接続される。トランジ
スタ120 ，122 のドレインは丁度トランジスタ100 ，66
のドレインのように互いに接続され、トランジスタ120
のソースは調整された電圧ライン10に接続される。
【００２７】したがって、図５に示された装置に関し
て、冗長調整構造を使用することによって、万一トンネ
ル構造52または108 のいずれかはそのレギュレータの部
分で故障しショートすると、回路の他の部分が上述のよ
うにしてライン10のプログラミング電圧を調整し続け
る。
て、冗長調整構造を使用することによって、万一トンネ
ル構造52または108 のいずれかはそのレギュレータの部
分で故障しショートすると、回路の他の部分が上述のよ
うにしてライン10のプログラミング電圧を調整し続け
る。
【００２８】図６は典型的な浮遊ゲートＮチャンネルト
ランジスタメモリ素子の簡単化された構造的な形態を示
す。これは製造過程中に単一チップ上に形成され、上述
のシャントレギュレータにより調整される多くの類似の
部品の１つである。浮遊ゲートＮチャンネルＣＭＯＳト
ランジスタの構成は当業者によく知られているので、詳
細に説明する必要はない。そのようなトランジスタは例
えば1986年２月18日付けの米国特許4,571,704 号明細書
に記載された不揮発性ラッチのような不揮発性のプログ
ラム可能な構造の１部分であってもよい。図６の典型的
な装置において、種々の層は既知の製造過程にしたがっ
て１層ずつ順次配置される。例示の構造はＰ−型ウエル
207 ，208 を有するＮ−型シリコンをから構成される領
域205 を含み、Ｐ＋型領域がＰ型ウエルをバイアスする
接続（ＴＤ）領域を形成する。ドープされたＮ＋型領域
Ｂ，Ｓ，Ｄはそれぞれトンネル酸化物構造の片側と、ソ
ースＳと、ドレインＤとを形成する。Ｎ＋型領域ＢはＮ
チャンネル電界効果トランジスタの１部分を形成しな
い。その機能はトンネル酸化物構造の片側を形成するこ
とである。トランジスタの制御ゲートは導電層240 によ
って形成される。絶縁層210 はトランジスタの浮遊ゲー
ト230 を制御ゲート240 から分離させる。フィールド酸
化物領域235 、トンネル酸化物層225 、およびゲート酸
化物層215 は浮遊ゲート230 をＰ型ウエルから分離させ
る。浮遊ゲート230 は常に導電性である多結晶Ｎ型シリ
コンから形成された導電層である。浮遊ゲート230 はＮ
＋型領域Ｂに隣接して配置された部分を有する。浮遊ゲ
ート230 とＮ＋型領域Ｂに隣接したＰ−型ウエル領域20
7 との間のトンネル酸化物層225 は浮遊ゲートとトラン
ジスタのチャンネル領域の間の酸化物領域215 よりも実
質上薄い。フィールド酸化物領域235 はゲート酸化物層
215よりも実質上厚い。装置が製造される特定の技術に
応じて、Ｎ＋型領域Ｂはトンネル酸化物の下の区域に隣
接するのではなくトンネル酸化物層225 の直下に配置さ
れることができる。
ランジスタメモリ素子の簡単化された構造的な形態を示
す。これは製造過程中に単一チップ上に形成され、上述
のシャントレギュレータにより調整される多くの類似の
部品の１つである。浮遊ゲートＮチャンネルＣＭＯＳト
ランジスタの構成は当業者によく知られているので、詳
細に説明する必要はない。そのようなトランジスタは例
えば1986年２月18日付けの米国特許4,571,704 号明細書
に記載された不揮発性ラッチのような不揮発性のプログ
ラム可能な構造の１部分であってもよい。図６の典型的
な装置において、種々の層は既知の製造過程にしたがっ
て１層ずつ順次配置される。例示の構造はＰ−型ウエル
207 ，208 を有するＮ−型シリコンをから構成される領
域205 を含み、Ｐ＋型領域がＰ型ウエルをバイアスする
接続（ＴＤ）領域を形成する。ドープされたＮ＋型領域
Ｂ，Ｓ，Ｄはそれぞれトンネル酸化物構造の片側と、ソ
ースＳと、ドレインＤとを形成する。Ｎ＋型領域ＢはＮ
チャンネル電界効果トランジスタの１部分を形成しな
い。その機能はトンネル酸化物構造の片側を形成するこ
とである。トランジスタの制御ゲートは導電層240 によ
って形成される。絶縁層210 はトランジスタの浮遊ゲー
ト230 を制御ゲート240 から分離させる。フィールド酸
化物領域235 、トンネル酸化物層225 、およびゲート酸
化物層215 は浮遊ゲート230 をＰ型ウエルから分離させ
る。浮遊ゲート230 は常に導電性である多結晶Ｎ型シリ
コンから形成された導電層である。浮遊ゲート230 はＮ
＋型領域Ｂに隣接して配置された部分を有する。浮遊ゲ
ート230 とＮ＋型領域Ｂに隣接したＰ−型ウエル領域20
7 との間のトンネル酸化物層225 は浮遊ゲートとトラン
ジスタのチャンネル領域の間の酸化物領域215 よりも実
質上薄い。フィールド酸化物領域235 はゲート酸化物層
215よりも実質上厚い。装置が製造される特定の技術に
応じて、Ｎ＋型領域Ｂはトンネル酸化物の下の区域に隣
接するのではなくトンネル酸化物層225 の直下に配置さ
れることができる。
【００２９】図６に概略的に示された全回路の製造にお
いて、トランジスタを含む種々の装置が形成されると
き、シャント・レギュレータの種々の部品もまた同一基
体上に形成される。シャント・レギュレータの種々の層
はチップ上の異なる水平位置に位置されるけれども、回
路装置の対応する層と同時に同じ処理段階によって形成
される。
いて、トランジスタを含む種々の装置が形成されると
き、シャント・レギュレータの種々の部品もまた同一基
体上に形成される。シャント・レギュレータの種々の層
はチップ上の異なる水平位置に位置されるけれども、回
路装置の対応する層と同時に同じ処理段階によって形成
される。
【００３０】図７はシャント・レギュレータ回路部分の
簡単化された断面を示す図６に対応する断面図である。
例示のシャント・レギュレータ構造はＰ−型ウエル307
，308 を有するＮ−型シリコン基体から構成される領
域305 を含み、高濃度にドープされたＮ＋型領域は図７
のように形成される。制御ゲート層340,340aは絶縁層31
0,310aによって浮遊ゲート330,330aから分離されてい
る。フィールド酸化物領域335 、トンネル酸化物層325
、およびゲート酸化物層315,315aは浮遊ゲート330,330
aをＰ−型ウエルから分離する。図６のトランジスタの
層に対応する図７の種々の層は各番号の最初のデジット
が図７に関して増加することを除いて類似の参照番号で
示されている。したがって、図７の制御ゲート340,340a
等は図６の制御ゲート240 等に対応する。Ｐ−ウエル30
9 内のＮ＋型領域はそれはＮチャンネルトランジスタ56
のドレインおよびソースを形成し、接続点32（図２参
照）とトンネル酸化物層325 （図７参照）により形成さ
れたトンネル構造を相互接続する。トランジスタ56のゲ
ート330 の相互接続はトランジスタ22（図７では図示せ
ず）のドレインに接続される制御ゲート340 上の接続点
350 （図２のノード32）によって行われる。キャパシタ
18，20は層340 と330 の間のキャパシタパンスおよび層
330 とＰ−型ウエル307 の間のキャパシタパンスより構
成されることを図７に概略的に示す。図２のトンネル構
造52は浮遊ゲート330aとトランジスタ66のＰ−型ウエル
309 の間の薄い酸化物層325 である。トランジスタ66は
Ｐ−型ウエル308 中に設けられたＮ＋型領域間に形成さ
れ、浮遊ゲート330aおよび制御ゲート340aを有する。図
２のキャパシタ50は制御ゲート層340aと浮遊ゲート層33
0aの間にトランジスタ66を構成する層間に形成される。
簡単化された断面を示す図６に対応する断面図である。
例示のシャント・レギュレータ構造はＰ−型ウエル307
，308 を有するＮ−型シリコン基体から構成される領
域305 を含み、高濃度にドープされたＮ＋型領域は図７
のように形成される。制御ゲート層340,340aは絶縁層31
0,310aによって浮遊ゲート330,330aから分離されてい
る。フィールド酸化物領域335 、トンネル酸化物層325
、およびゲート酸化物層315,315aは浮遊ゲート330,330
aをＰ−型ウエルから分離する。図６のトランジスタの
層に対応する図７の種々の層は各番号の最初のデジット
が図７に関して増加することを除いて類似の参照番号で
示されている。したがって、図７の制御ゲート340,340a
等は図６の制御ゲート240 等に対応する。Ｐ−ウエル30
9 内のＮ＋型領域はそれはＮチャンネルトランジスタ56
のドレインおよびソースを形成し、接続点32（図２参
照）とトンネル酸化物層325 （図７参照）により形成さ
れたトンネル構造を相互接続する。トランジスタ56のゲ
ート330 の相互接続はトランジスタ22（図７では図示せ
ず）のドレインに接続される制御ゲート340 上の接続点
350 （図２のノード32）によって行われる。キャパシタ
18，20は層340 と330 の間のキャパシタパンスおよび層
330 とＰ−型ウエル307 の間のキャパシタパンスより構
成されることを図７に概略的に示す。図２のトンネル構
造52は浮遊ゲート330aとトランジスタ66のＰ−型ウエル
309 の間の薄い酸化物層325 である。トランジスタ66は
Ｐ−型ウエル308 中に設けられたＮ＋型領域間に形成さ
れ、浮遊ゲート330aおよび制御ゲート340aを有する。図
２のキャパシタ50は制御ゲート層340aと浮遊ゲート層33
0aの間にトランジスタ66を構成する層間に形成される。
【００３１】図６のトランジスタの類似の層との図７の
シャント・レギュレータ構造の種々の層の対応性はこの
詳細な説明および図面から容易に理解され、幾つかの対
応する層は同じ製造過程によって同時に製造される。こ
れはシャント・レギュレータが調整される装置を追跡す
ることを可能にする。無調整プログラム電圧は図２のノ
ード13の抵抗14に供給され、調整されたプログラム出力
（Ｖpp）はキャパシタ50の上部板に接続される接続点36
2 （図２のノード10）から出力される。調整された出力
はまたトランジスタ66のソース68に接続され、接続部20
a によってキャパシタ20の底部板に接続される。Ｐ＋型
ウエル309 の２つのＮ＋型拡散間のＰ＋型拡散54a はト
ランジスタ56のソース54に結合される。Ｐ＋型ウエル30
7 ，308中のＰ＋型接続領域371 ，373 はまたそれぞれ
ノード10に接続される。
シャント・レギュレータ構造の種々の層の対応性はこの
詳細な説明および図面から容易に理解され、幾つかの対
応する層は同じ製造過程によって同時に製造される。こ
れはシャント・レギュレータが調整される装置を追跡す
ることを可能にする。無調整プログラム電圧は図２のノ
ード13の抵抗14に供給され、調整されたプログラム出力
（Ｖpp）はキャパシタ50の上部板に接続される接続点36
2 （図２のノード10）から出力される。調整された出力
はまたトランジスタ66のソース68に接続され、接続部20
a によってキャパシタ20の底部板に接続される。Ｐ＋型
ウエル309 の２つのＮ＋型拡散間のＰ＋型拡散54a はト
ランジスタ56のソース54に結合される。Ｐ＋型ウエル30
7 ，308中のＰ＋型接続領域371 ，373 はまたそれぞれ
ノード10に接続される。
【００３２】したがって、チップにおいて現在の或いは
必要により電圧を変化させるために、このチップの製造
過程の変化が生じることがわかる。上述のシャント・レ
ギュレータの部品はまた同じ製造過程において変化し、
そのような製造過程変化を補償する。
必要により電圧を変化させるために、このチップの製造
過程の変化が生じることがわかる。上述のシャント・レ
ギュレータの部品はまた同じ製造過程において変化し、
そのような製造過程変化を補償する。
【００３３】製造過程の変化を追跡する電圧調整を与え
る電圧基準装置としてトンネル構造を用いる装置が説明
された。トンネル構造基準装置は直流電流を流通しない
ので、１０万以上のサイクルで動作できる。容量性電圧
分割器の使用はレギュレータにより使用された電流量を
減少させる。レギュレータ部品は小さいチップ面積しか
必要とせず、同一回路チップ上の多くの異なる回路を調
整することが可能である。レギュレータは温度および電
圧、並びに製造過程変化を追跡し、使用しないとき直流
電流を使用しない。
る電圧基準装置としてトンネル構造を用いる装置が説明
された。トンネル構造基準装置は直流電流を流通しない
ので、１０万以上のサイクルで動作できる。容量性電圧
分割器の使用はレギュレータにより使用された電流量を
減少させる。レギュレータ部品は小さいチップ面積しか
必要とせず、同一回路チップ上の多くの異なる回路を調
整することが可能である。レギュレータは温度および電
圧、並びに製造過程変化を追跡し、使用しないとき直流
電流を使用しない。
【図１】単一チップ上のシャント・レギュレータおよび
種々の調整される装置の配置を示す概略的な部分的平面
図。
種々の調整される装置の配置を示す概略的な部分的平面
図。
【図２】本発明の原理を用いたシャント・レギュレータ
回路の回路図。
回路の回路図。
【図３】レギュレータ中の種々の電圧を示すグラフ。
【図４】調整された電圧の前縁を丸くする修正された回
路の回路図。
路の回路図。
【図５】電圧調整器の別の変形回路の回路図。
【図６】本発明にしたがい調整されることができる不揮
発性プログラム可能な装置に使用される型式の浮遊ゲー
トトランジスタの構造を示す断面図。
発性プログラム可能な装置に使用される型式の浮遊ゲー
トトランジスタの構造を示す断面図。
【図７】図５の本発明のシャント・レギュレータの部品
の断面図。
の断面図。
225 ，325 …トンネル酸化物層、230 ，330 ，330a…浮
遊ゲート、240 ，340，340a…制御ゲート。
遊ゲート、240 ，340，340a…制御ゲート。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１月１４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０２Ｊ 1/00 ３０６ Ｂ 7373−5Ｇ
Claims (22)
- 【請求項１】 プログラムラインと固定電位の第１の電
源との間に接続された調整トランジスタと、 前記トランジスタを制御するために接続された接続点を
有し、トンネル構造を含む電圧分割器と、 プログラムラインに応答して前記接続点における電圧を
制御する手段とを具備していることを特徴とするプログ
ラムラインによってプログラム可能な装置に供給された
プログラミング電圧を調整するシャントレギュレータ。 - 【請求項２】 前記接続点における電圧を制御する前記
手段は第２の電位の電源と前記プログラムラインの間に
接続された第２の容量性電圧分割器を具備している請求
項１記載のシャントレギュレータ。 - 【請求項３】 前記電圧分割器は第１のキャパシタおよ
び前記トンネル構造を具備している請求項１記載のシャ
ントレギュレータ。 - 【請求項４】 前記調整トランジスタは制御ゲートおよ
び誘電体層により分離された浮遊ゲートを形成する層
と、前記トランジスタに対するトンネル構造を限定する
ためにトンネル層により前記浮遊ゲートから分離された
基体とを有し、前記容量性電圧分割器は前記トンネル層
を含む請求項１記載のシャントレギュレータ。 - 【請求項５】 前記第２の電圧分割器は前記制御ゲート
と浮遊ゲートの間に形成された第１のキャパシタと、前
記基体と前記浮遊ゲートの間に形成された第２のキャパ
シタとを具備している請求項４記載のシャントレギュレ
ータ。 - 【請求項６】 １グループの回路部品層によって形成さ
れたトランジスタトンネル構造を含むトランジスタを有
する調整装置を含み、前記電圧分割器の前記トンネル構
造は前記グループの層によって形成されている請求項３
記載のシャントレギュレータ。 - 【請求項７】 前記第２の電圧分割器のキャパシタの接
続点と前記第１の電圧分割器の片側の間を接続するトラ
ンジスタを含む請求項２記載のシャントレギュレータ。 - 【請求項８】 前記容量性電圧分割器の片側と前記プロ
グラムラインの間で接続された比較的小さいキャパシタ
と、前記小さいキャパシタを反復して交互に充電および
放電させる手段とを含む請求項２記載のシャントレギュ
レータ。 - 【請求項９】 前記電圧分割器の故障に応答して前記調
整トランジスタを不能にする手段を含む請求項１記載の
シャントレギュレータ。 - 【請求項１０】 前記調整トランジスタを不能にする手
段は前記調整トランジスタと固定電位ソースの間で接続
されたフェイルセイフトランジスタと、前記調整トラン
ジスタの動作を阻止するように前記フェイルセイフトラ
ンジスタを動作させる前記分割器の故障に応答する手段
とを具備している請求項９記載のシャントレギュレー
タ。 - 【請求項１１】 前記調整トランジスタと並列に接続さ
れた第２の調整トランジスタと、前記第２の調整トラン
ジスタを制御するために接続された接続点を有し第２の
トンネル構造を含む第２の電圧分割器と、前記第２の容
量性電圧分割器に供給された電圧を制御する手段とを含
む請求項１０記載のシャントレギュレータ。 - 【請求項１２】 前記第２のトンネル構造が導電し、前
記第２の調整トランジスタをオンに切換える前記プログ
ラムライン上の電圧に応答する手段を含む請求項１１記
載のシャントレギュレータ。 - 【請求項１３】 複数の導電層および非導電層から形成
され、プログランミング電圧を回路に供給するプログラ
ミングラインを含む不揮発性のプログラム可能な回路部
品と、それと組合わせられて前記プログラム電圧を調整
するシャントレギュレータとを具備している装置におい
て、 前記シャントレギュレータは、 固定電位電源と前記プログラミングラインとの間で接続
された調整トランジスタと、 前記トランジスタの動作を制御するために接続され、調
整される装置と同じ導電層および非導電層から形成され
ている電圧分割器手段とを具備していることを特徴とす
る装置。 - 【請求項１４】 前記回路部品は前記複数の層から形成
されたトンネル構造を有する浮遊ゲートトランジスタを
含み、前記電圧分割器手段は前記浮遊ゲートトランジス
タのトンネル構造を形成するのと同じ層から形成された
トンネル構造を含む請求項１３記載の装置。 - 【請求項１５】 前記電圧分割器は、キャパシタと、前
記調整トランジスタを制御するためにそれらの間で接続
された接続点を有する前記トンネル構造と、前記トンネ
ル構造を導電させる前記プログラミングライン上の電圧
レベルに応答する手段とを含む請求項１４記載のシャン
トレギュレータ。 - 【請求項１６】 前記トンネル構造を導電させる手段は
固定電位電源と前記プログラミングラインの間に接続さ
れた第２の電圧分割器を具備している請求項１５記載の
シャントレギュレータ。 - 【請求項１７】 前記第１および第２の電圧分割器はそ
れぞれ前記回路部品の層を形成する層によってそれぞれ
形成されているキャパシタを含む請求項１６記載のシャ
ントレギュレータ。 - 【請求項１８】 調整ラインに接続されたソースと、第
１の固定電位に接続されたドレインと、制御ゲートとを
有する調整トランジスタと、 第２の固定電位電源と前記調整ラインとの間に直列に接
続された第１および第２のキャパシタおよびそれらの間
の接続点を具備する第１の電圧分割器と、 ソース電極および前記接続点に接続された制御ゲート有
する第２のトランジスタと、 第１の側が前記第２のトランジスタの前記ソース電極に
接続され、第２の側が前記調整トランジスタの制御ゲー
トに接続されたトンネル構造と、片側が前記調整トラン
ジスタの制御ゲートに接続され、反対側が前記調整ライ
ンに接続された第３のキャパシタとを具備する第２の容
量性電圧分割器と、 前記第１および第２のキャパシタを最初に放電状態に維
持するスイッチ手段とを具備していることを特徴とする
プログラミング電圧を供給される調整ライン上の電圧を
制御するシャントレギュレータ。 - 【請求項１９】 前記第１の電圧分割器の前記第２のキ
ャパシタと前記調整ラインとの間で接続された平滑用キ
ャパシタおよび、前記平滑用キャパシタの充電および放
電を交互に行わせる手段を含む請求項１８記載のシャン
トレギュレータ。 - 【請求項２０】 前記調整トランジスタのドレインと前
記第１の固定電位の間に接続され、前記第２のトランジ
スタの前記制御ゲートに接続された制御ゲートを有し、
前記調整トランジスタに関して逆の極性であるフェイル
セイフトランジスタを含む請求項１８記載のシャントレ
ギュレータ。 - 【請求項２１】 前記第１の固定電位と前記調整ライン
との間に接続され、制御ゲートを有する第２の調整トラ
ンジスタと、前記第１および第２のキャパシタの前記接
続点に片側が結合され反対側が前記第２の調整トランジ
スタの前記制御ゲートに接続された第２のトンネル構造
と、前記第２の調整トランジスタの前記制御ゲートに片
側が接続され反対側が前記調整ラインに接続された第５
のキャパシタとを具備している請求項１８記載のシャン
トレギュレータ。 - 【請求項２２】 前記各トンネル構造の故障に応答して
前記各第１および第２のトランジスタをそれぞれオフに
切換えるために前記第１および第２の調整トランジスタ
に接続された第１および第２のフェイルセイフ手段を含
む請求項２１記載のシャントレギュレータ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US691296 | 1991-04-25 | ||
| US07/691,296 US5103160A (en) | 1991-04-25 | 1991-04-25 | Shunt regulator with tunnel oxide reference |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05102492A true JPH05102492A (ja) | 1993-04-23 |
| JPH0770236B2 JPH0770236B2 (ja) | 1995-07-31 |
Family
ID=24775973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33081091A Expired - Lifetime JPH0770236B2 (ja) | 1991-04-25 | 1991-12-13 | トンネル酸化物基準装置を備えたシャントレギュレータ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5103160A (ja) |
| EP (1) | EP0510282B1 (ja) |
| JP (1) | JPH0770236B2 (ja) |
| DE (1) | DE69125820T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007243178A (ja) * | 2006-03-06 | 2007-09-20 | Altera Corp | 調整可能なトランジスタボディバイアス回路網 |
| JP2009259912A (ja) * | 2008-04-14 | 2009-11-05 | Rohm Co Ltd | 半導体装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0499657B1 (de) * | 1991-02-18 | 1995-05-17 | Siemens Aktiengesellschaft | Integrierbarer Shunt-Regler |
| DE69325809T2 (de) * | 1993-11-24 | 1999-12-09 | St Microelectronics Srl | Nicht-flüchtige Speicheranordnung mit Mitteln zur Erzeugung negativer Programmierspannungen |
| US5701071A (en) * | 1995-08-21 | 1997-12-23 | Fujitsu Limited | Systems for controlling power consumption in integrated circuits |
| US9356158B2 (en) | 2012-07-20 | 2016-05-31 | Semiconductor Components Industries, Llc | Electronic device including a tunnel structure |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60170986A (ja) * | 1984-02-16 | 1985-09-04 | Seiko Instr & Electronics Ltd | 定電圧回路 |
| JPS60237513A (ja) * | 1984-05-10 | 1985-11-26 | Seiko Instr & Electronics Ltd | 定電圧回路 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4096430A (en) * | 1977-04-04 | 1978-06-20 | General Electric Company | Metal-oxide-semiconductor voltage reference |
| US4447784B1 (en) * | 1978-03-21 | 2000-10-17 | Nat Semiconductor Corp | Temperature compensated bandgap voltage reference circuit |
| US4374357A (en) * | 1981-07-27 | 1983-02-15 | Motorola, Inc. | Switched capacitor precision current source |
| US4628250A (en) * | 1984-11-20 | 1986-12-09 | Thomson Components-Mostok Corporation | Power conserving CMOS reference voltage source |
| JPS6269719A (ja) * | 1985-09-24 | 1987-03-31 | Toshiba Corp | レベル変換論理回路 |
| JPH0740050B2 (ja) * | 1987-05-20 | 1995-05-01 | 松下電器産業株式会社 | 電圧検知回路 |
| JPS6471325A (en) * | 1987-09-11 | 1989-03-16 | Fujitsu Ltd | Bipolar cmos inverter |
| DE3878242D1 (de) * | 1988-10-27 | 1993-03-18 | Siemens Ag | Leistungsendstufe mit einer last. |
| GB2226664B (en) * | 1988-11-26 | 1992-09-09 | Motorola Inc | Shunt regulators |
| JP2944104B2 (ja) * | 1989-06-13 | 1999-08-30 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| FR2650109B1 (fr) * | 1989-07-20 | 1993-04-02 | Gemplus Card Int | Circuit integre mos a tension de seuil ajustable |
| KR920004587B1 (ko) * | 1989-10-24 | 1992-06-11 | 삼성전자 주식회사 | 메모리장치의 기준전압 안정화회로 |
| FR2659165A1 (fr) * | 1990-03-05 | 1991-09-06 | Sgs Thomson Microelectronics | Memoire ultra-rapide comportant un limiteur de la tension de drain des cellules. |
-
1991
- 1991-04-25 US US07/691,296 patent/US5103160A/en not_active Expired - Fee Related
- 1991-12-12 EP EP91311593A patent/EP0510282B1/en not_active Expired - Lifetime
- 1991-12-12 DE DE69125820T patent/DE69125820T2/de not_active Expired - Fee Related
- 1991-12-13 JP JP33081091A patent/JPH0770236B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60170986A (ja) * | 1984-02-16 | 1985-09-04 | Seiko Instr & Electronics Ltd | 定電圧回路 |
| JPS60237513A (ja) * | 1984-05-10 | 1985-11-26 | Seiko Instr & Electronics Ltd | 定電圧回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007243178A (ja) * | 2006-03-06 | 2007-09-20 | Altera Corp | 調整可能なトランジスタボディバイアス回路網 |
| JP2009259912A (ja) * | 2008-04-14 | 2009-11-05 | Rohm Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5103160A (en) | 1992-04-07 |
| EP0510282B1 (en) | 1997-04-23 |
| DE69125820T2 (de) | 1997-10-09 |
| DE69125820D1 (de) | 1997-05-28 |
| JPH0770236B2 (ja) | 1995-07-31 |
| EP0510282A2 (en) | 1992-10-28 |
| EP0510282A3 (en) | 1994-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0171228B1 (ko) | 기준 전압 발생 회로 | |
| US4875188A (en) | Voltage margining circuit for flash eprom | |
| US6075404A (en) | Substrate biasing circuit and semiconductor integrated circuit device | |
| KR900004196B1 (ko) | 전압수준 감지 전력복귀(power-up reset)회로 | |
| US6545525B2 (en) | Semiconductor device including interface circuit, logic circuit, and static memory array having transistors of various threshold voltages and being supplied with various supply voltages | |
| EP0390859B1 (en) | Low power voltage clamp circuit | |
| JP3256732B2 (ja) | プログラム可能なメモリのためのプログラミング電圧調整回路 | |
| JP3726753B2 (ja) | 不揮発性半導体記憶装置の昇圧回路 | |
| EP0248381B1 (en) | Power voltage regulator circuit | |
| JPS61184797A (ja) | フローティング・ゲート・メモリ・セルをプログラムする方法 | |
| JPH07122998B2 (ja) | 半導体メモリ素子の高電圧発生回路 | |
| US6970037B2 (en) | Programmable analog bias circuits using floating gate CMOS technology | |
| US4527180A (en) | MOS Voltage divider structure suitable for higher potential feedback regulation | |
| JPH0738056A (ja) | 半導体集積回路装置とその電源供給方法 | |
| EP0116689B1 (en) | Regulated substrate voltage generator | |
| EP0323156A2 (en) | Voltage multiplier circuit | |
| JPH05102492A (ja) | トンネル酸化物基準装置を備えたシヤントレギユレータ | |
| US4455493A (en) | Substrate bias pump | |
| US4451748A (en) | MOS High voltage switching circuit | |
| US20200235660A1 (en) | Charge pump regulation circuit to increase program and erase efficiency in nonvolatile memory | |
| JPH0152906B2 (ja) | ||
| US20200235659A1 (en) | Charge pump regulation circuit to increase program and erase efficiency in nonvolatile memory | |
| EP0715312B1 (en) | Monolitically integrated generator of a plurality of voltage values | |
| US5289025A (en) | Integrated circuit having a boosted node | |
| US6242969B1 (en) | Local substrate pumping in integrated circuits |