KR900004196B1 - 전압수준 감지 전력복귀(power-up reset)회로 - Google Patents

Abstract

내용 없음.

Description

전압수준 감지 전력복귀(power-up reset)회로

제 1 도는 본 발명 회로의 제1실시예를 개략적으로 도시한 도면.

제 2 도는 본 발명 회로의 제2실시예를 개략적으로 도시한 도면.

제 3 도는 급속램핑(fast ramping) 전원장치를 갖는 제 2 도 회로의 동작을 도시한 타이밍도 및.

제 4 도는 저속램핑 전원장치를 갖는 제 2 도 회로의 동작을 도시한 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

16,18 : CMOS 전계효과 트랜지스터 24 : 콘덴서

26 : 트랜지스터 32,34,36 : N-채널 트랜지스터

38 : 저항기 44-48 : 트랜지스터

본 발명은 집적회로용의 전력 복귀회로(power-up reset circuit)에 관한 것이며, 특히 전력 복귀 회로를 완전한 동일체 집적회로의 일부로 사용하기 위한 것에 관한 것이다.

전력이 처음 여러 집적회로에 적용되는 때, 논리 플립플롭(flip-flop)과 같은 일정한 회로소자를 리세트(reset)시키고 정해진 최초의 어떤 상태로 시프트 레지스터(shift register)를 기억 시킴이 필요하다. 이같은 회로의 초기화 처리는 회로가 작동된 후에 잠깐 동안 여러 회로 소자에 최초의 리세트 전압신호를 공급하는 전력 복귀회로에 의해 성취되었다. 전력 복귀회로는 초기화를 필요로하는 회로소자가 있는 완전한 동일체집적회로 칩상에서 형성됨이 바람직하다. 그러나 이같은 리세트 회로는 가능한한 칩상의 적은 공간을 차지하도록함이 요구되기도 한다. 전체 집척회로가 가능한한 빠른 동작을 하도록 하기 위해서는 리세트 회로가 작용하는 시간을 여러 회로소자를 초기화하기에 필요로 하는 가장 짧은 시간으로 최소화 하는 것이 바람직하다. 대체로 리세트 신호는 1-100 마이크로세컨드 동안 가해짐을 필요로 한다.

리세트신호가 극히 짧은 지속기간인 동안에도 집적회로 전원장치는 회로소자를 초기화 하도록 충분한 수준의 전압공급을 시작시키기 위해 일반적으로 보다 오랜시간을 필요로 한다. 어떤 경우에 전원장치는 어떤 회로소자를 리세트시키기 위한 충분한 전압수준에 도달되기 위해 10 밀리세컨드까지를 필요로 하기도 한다.

따라서 전원 장치가 요구되는 전압수준에 도달하여 여러 회로소자를 실제 리세트시키기 위해 필요한 시간동안 전력을 공급할 때 까지 전력 복귀회로는 그대로 남아있어야만 한다.

통상의 전력 복귀회로는 보통 한쌍의 보조 금속 산화막 반도체 전계효과 트랜지스터(CMOS FET'S)를 포함하여 전원장치에 의해 공급되는 리세트 전압과 접지 또는 기준전압 사이를 스위치하는 출력을 제공하며, 브리지의 시정수(time constant)에 의해 결정된 필요한 시간동안 리세트 회로가 계속하여 작용할 수 있도록 하기 위한 저항기/콘덴서연결 브리지를 포함한다. 그러나 이같은 접근방법은 다수의 단점을 갖는다. 슬로우램핑(slow ramping)의 전원장치를 수용하기 위해 충분한 시간 지연을 제공하는 개별의 저항성 및 용량성 소자는 완전한 동일체 집적회로의 불필요하게 큰 공간을 차지한다. 이는 칩내에로 들어갈 수 있는 능동회로 소자의 수를 감소 시킨다. 더구나 이같은 회로는 대개 이들이 함께 동작할 실제 전원장치와는 독립하여 디자인 되며, 따라서 적합한 동작이 볼장될 수 없다. 일단 통상의 리세트회로가 제조되어지기만 하면 회로의 동작 기간은 대개 고정되어진다. 결과적으로 부적합한 전력회복이 전원장치와 함께 발생되며, 충분한 리세트 전압 수준을 공급시키기 위해 전원장치는 리세트회로의 고정된 활동기간보다 오래 걸리게 된다. 전원장치가 필요한 리세트 전압을 공급하기 위해 정해진 리세트 회로 활동 기간보다 짧은 시간이 걸리게 된경우 리세트회로 소자는 리세트회로가 차단되고서야 비로서 완전히 기능을 발휘하게 된다. 따라서 불필요한 지연이 있게 마련이다.

따라서 불필요한 공간을 차지하지 않고 한 칩위에 위치 할 수 있으며, 전원장치가 회로소자 리세트를 위해 충분한 전압을 공급하기 시작한 후에 단지 최소의 회로 리세트 기간동안 동작하는 전력 복귀회로가 필요하게 되었다.

본 발명은 집적회로 전원장치의 전압출력에 응답하여 전원장치가 필요한 리세트 전압수준을 제공하기 시작한 후에 정해진 최대의 리세트 기간동안만 리세트 신호가 제공되어지도록한 신규의 전력 복귀회로를 제공한다.、

본 발명 회로는 불필요하게 넓은 공간을 차지하지 않고 완전한 동일체 집적회로칩에 존재할 수 있다.

본 발명의 적합한 실시예에서 회로는 두 CM0S 트랜지스터의 접속점 노드(node)로부터 얻어진 리세트신호 출력으로 제1및 제2전압 소스(즉, 전원장치와 접지)를 직렬로 증가시키는 CMOS 트랜지스터쌍을 포함한다. 용량성 소자가 제2전압소스와 CMOS 트랜지스터쌍의 두 게이트를 가로질러 연결된다. 제1전압소스의 전압수준에 응답하는 신규의 전압 감지회로가 콘덴서의 충전속도를 조절하기 위해 사용된다.

전력 복귀연속의 개에 CMOS 트랜지스터가 최초의 반대 전도상태이며 CMOS 쌍 사이의 출력노드가 1전압 소스의 전압을 뒤따르도록 허용한다. 이때 콘덴서는 무시해도 좋은 만큼의 전하량을 경험한다. 그러나 일단 제1전압소스가 필요한 리세트 전압수준에 도달하면, 콘덴서는 급히 충전된다. 콘덴서가 정해진 수준으로 충전이된 후에는 CM0S 트랜지스터쌍의 전도상태가 스위치 되어 리세트 신호 출력을 스위치시킨다.

하기에서는 첨부도면을 참고하여 본 발명을 상세히 설명한다.

다음의 설명은 본 발명을 수행하기 위한 최적의 방법에 관한 것이다. 이같은 설명은 본 발명의 원칙을 설명할 목적을 위한 것이며 한정 의미로 받아들여져서는 안된다. 본 발명의 범위는 첨부된 특허청구범위에 따라 결정되어야 할것이다.

제 1 도에서, 본 발명 회로는 라인(10)을 통해 출력리세트 펄스를 제공하며, 필요에 따라 인버터(14)에 의해 라인(12)을 통해 리세트펄스의 보수를 제공한다. 전원장치(Vcc)는 최초로 꺼져 있으며, 회로내의 모든것이 접지상태이다. 전원장치가 켜지는 때 즉시 정상 수준(예를들어 5볼트)을 얻지는 못하며, 0.1 마이크로 세컨드와 100 밀리세컨드사이의 대표적인 전원장치 랩핑타임(ramptime)으로 정상의 수준 까지 오른다.

회로는 한쌍의 보조 금속 산화막 반도체 전계효과 트랜지스터(CMOS FET'S) (16,18)를 가지며, P-채널트랜지스터(16)의 소스가 전원장치에 연결된다. N-채널트랜지스터(18)의 소스는 접지에 연결되며, 트랜지스터의 드레인은 출력라인(10)에 연결된 단자(22)에 연결된다. 트랜지스터의 양게이트는 (20)에서 서로 연결된다. 전력이 시스템으로 공급되기 전에 양트랜지스터(16 및 18)는 부도체이다. 전원장치(Vcc)가 켜지는 때, 전원장치는 정상 수준으로 오르기 시작할 것이다. 전압이 트랜지스터(16)의 임계전압, 즉 트랜지스터(16)가 전도성이기에 필요한 게이트-소스간 전압(Vgs)에 도달되는 때 트랜지스터(16)가 켜지며, 따라서 출력라인(10)을 전원장치에 연결할 것이다. 라인(10)은 전력복귀(power-up reset)를 나타내기 위해 PUR로 표시되기도 하는 라인(10)은 트랜지스터(16)의 드레인과 소스가 단락되기 때문에 전원장치 전압과 함께 오른다. 따라서 PUR 신호는 전원장치 전압의 뒤를 쫓는다.

MOS 콘덴서(24)는 접지에 연결된 단자와 노드점(20) (즉 트랜지스터의 게이트(16,18)에 연결된 제2단자를 갖는다. 콘덴서는 전원장치로 충전되도록 제공되며, 트랜지스터쌍(16,18)의 스위치 임계값에 도달하자마자 트랜지스터(18)가 켜지고 트랜지스터(16)는 꺼지도록하여 라인(10)을 통해 리세트신호를 방출시키도록한다.

축전지(24)는 소스가 전원장치에 연결되도록 하며, 드레인이 콘덴서에 연결되도록 하고, 게이트가 다이오드 연결로 드레인에 연결되도록 하는 P-타입 MOS FET(26)를 통해 충전된다. 따라서, 전원장치 전압이 트랜지스터의 임계전압에 도달되는 때 전도하기 시작한다.

소스를 접지에 연결시키고, 드레인을 콘덴서(24)와 트랜지스터(26)에 연결시키도록 하는 N-채널 트랜지스터(28)는 트랜지스터(24)를 분로(分路)하도록 하며 콘덴서가 충전되는 것을 막도록 한다. 전원장치 전압이 오름에 따라 게이트가 저항기(30)를 통해 전원장치에 연결되는 트랜지스터(28)가 전도성으로 만들어질 것이다. 콘덴서(24)는 트랜지스터(28)에 걸린 전압 이상으로 충전되지 않도록 된다. 트랜지스터(28)가 트랜지스터(26)과 함께 분압기(分壓器)의 일부이며 등가저항이 전도성인 관계로 트랜지스터(26)의 저항과 비교하여 극히 낮기 때문에 이같은 전압은 극히 낮다.

콘덴서(24)가 Vcc 까지 충전되도록 하기 위해 트랜지스터(28)가 비전도성이도록 만들어져야 한다. 이는 N-채널 트랜지스터(32,34 및 36) 그리고 저항기(38)를 포함하는 회로에 의해 달성된다. 처음에는 트랜지스터(34,36)가 비전도성이도록될 것이며, 따라서 저항기(38)에는 전류가 흐르지 않을 것이고, 트랜지스터(32)의 게이트에서 전압은 제로가 되며, 따라서 트랜지스터가 비전도성이도록할 것이다. 전원장치 전압이 트랜지스터(34,36)의 임계전압 합계에 도달되는 때 이들이 전도성이도록 만들어지며, 저항기(38)에서의 전압이 오르기 시작할 것이다. 이같은 전압이 트랜지스터(32)의 임계전압에 도달하는 때, 트랜지스터(32)는 전도성이도록 만들어질 것이다. 트랜지스터(32)가 전도성이도록 만들어진 때, 트랜지스터(28)의 게이트 전압이 멀어지며, 트랜지스터(28)가 꺼진다. 콘덴서(24)가 이미 접지상태가 아닌 때 전원 장치로부터 정전류를 제공하는 트랜지스터(26)를 통해 콘덴서가 충전될 수 있다. 콘덴서(24)는 트랜지스터(26)의 임계 전압보다 낮은 전원장치 전압으로 충전될 것이다. 콘덴서는 콘덴서와 트랜지스터(26)의 저항을 포함하는 RC 시정수에 의해 결정된 속도로 충전될 것이다. 콘덴서에서의 전압이 트랜지스터쌍(16,18)의 스위칭 임계값에 도달하는 때 트랜지스터(16)는 꺼지도록 하며, 트랜지스터(18)는 켜지도록하고, 이에 따라 노드점(22) (따라서 라인(10)을 통한 PUR 신호)에서의 전압이 낮아지도록 할 것이다.

콘덴서(24)의 충전이 가능하게 되는 점은 저항(38)에 직렬 연결된 트랜지스터의 숫자에 의해 조절된다. 제 1 도에 도시된 바와 같이, 트랜지스터(32)는 전원장치 전압이 세개의 임계전압에 도달되는 때 전도성이 있도록 만들어질 것이며, 트랜지스터(34,36)중 하나를 제거시키므로써 두개의 임계전압으로 변경될 수 있고, 트랜지스터 하나를 추가시키므로써 네개의 임계전압으로 증가시킬 수도 있다.

따라서 콘덴서(24)는 전원장치 전압이 정해진 전압에 도달하고서야 비로서 충전되기 시작한다(도시된 실시예에서는 세개의 임계전압). 이는 슬로우램핑 전원장치의 경우에 전력 회복신호는 충분한 시간동안 충분히 높은 수준으로 남아있게 되어 필요한 리셋팅 동작을 제공하도록 한다. 급속 램핑 전원장치의 경우에 콘덴서의 시정수는 PUR 신호가 필요한 리셋팅 동작을 제공하기에 충분히 오랫 동안 높은 상태로 남아 있도록 보장한다. 따라서 이같은 회로는 슬로우 램핑 및 급속 램핑 전원장치 모두를 수용한다.

본 발명의 제2실시예는 제 2 도에 도시하여 있다. 트랜지스터(16,18) 그리고 콘덴서(24)를 포함하는 출력섹션은 제 1 도에서의 배열과 동일하다. 그러나 콘덴서의 충전을 조절하기 위한 회로는 상이하다. 콘덴서는P-타입 MOS 트랜지스터(40)를 통하여 충전되며, 트랜지스터의 드레인은 콘덴서(24)에 연결되며 소스는 전원장치(Vcc)에 연결된다. 트랜지스터(40)의 게이트는 세개의 N-타입 트랜지스터(44,46 및 48)에 직렬로 연결된 P-타입 트랜지스터의 게이트에 연결되며, N-타입 트랜지스터 각각은 다이오드로 작용하며,그 게이트는 드레인에 연결되어 있다. 전원장치 전압이 이들의 임계전압의 합과 같아지는 때 트랜지스터(42-48)는 작동될 것이며 트랜지스터(42)가 작동되는 때 트랜지스터의 전류 반사연결로 인하여 트랜지스터(40)를 작동시킨다. 트랜지스터(40)를 통한 전류는 이들의 상대적 채널 크기에 관계하여 트랜지스터(42)를 통한 전류와 비례할 것이다.

트랜지스터(40)가 작동되는 때 트랜지스터가 콘덴서(24)를 충전시키기 시작한다. 일단 CMOS 쌍(16,18)의 스위칭 임계 값이 도달되는 때 트랜지스터(18)가 작동될 것이며 노드점(22)이 낮아지도록 할 것이다. 제 1 도에서의 경우와 같이, 콘덴서(24)의 충전율은 콘덴서의 RC 시정수와 트랜지스터(40)의 저항에 의해 결정된다.

트랜지스터(42-48)를 통한 전류는 P-우물(wel1)기질을 제 2 도에 점선으로 도시된 바와 같이 트랜지스터(44,46 및 48)의 소스로 연결시키므로써 "미세한 조절"이 가능해질 수 있다. 전류 반사구조 때문에 이들 트랜지스터를 통한 전류가 트랜지스터(40)를 통한 전류수준을 결정 시킨다. 물론 제 1 도의 경우에서와 같이 콘덴서(24)의 충전이 가능하게된 점은 트랜지스터(44-48)중 하나 또는 그이상을 삭제시키므로서 또는 추가의 트랜지스터를 가하므로서 변경될 수 있다.

제 2 도의 회로는 제 1 도의 회로보다 작으며, 저항을 필요로 하지 않기 때문에 작은 칩영역을 필요로 한다. 두 회로의 기본동작은 기본적으로 동일하며 유일한 차이가 제 2 도의 실시예에서는 콘덴서가 전원장치가 직렬로 연결된 트랜지스터 임게값들의 합에 도달할 때 까지는 전혀 충전되지 않으며, 제 1 도에서는 콘덴서가 초기에 트랜지스터(26)에 걸린 전압으로 충전되고 트랜지스터(32,34 및 36)의 임계값들이 전원장치 전압에의해 초과된 후에 계속하여 더욱 더 충전되는 것이다.

제 3 도 및 제 4 도는 슬로우 램핑 전원장치와 급속 램핑 전원장치를 각각 갖는 제 2 도 회로의 동작을 도시한 타이밍도이다. 제 3 도에서 전원장치가 동작되는 때 그 전압(Vcc)는 비교적 느린 속도로 오른다. 이같은 전압이 트랜지스터(16)의 임계전압(V_T)과 동일한 때 PUR 신호가 전원장치 전압을 뒤따르기 시작한다. 이때에도 콘덴서는 트랜지스터(40)가 꺼져있기 때문에 아직 제로볼트이다. 전원장치 전압이 네개의 임계전압(트랜지스터(42-48)임계전압의 합)에 도달하는 때, 트랜지스터(40)는 켜질것이며 콘덴서(24)가 충전되기를 시작할 것이다. 전압(Vc)이 트랜지스터(16,18)의 스위칭 임계값(Vsw)에 도달되는 때 트랜지스터(16)가 꺼지며, 트랜지스터(18)가 켜지고(작동되고), 따라서 PUR 신호가 떨어지도록 한다. 제 3 도로부터 시간 t₁에서 트랜지스터(16)가 켜지며, 트랜지스터(40)는 시간 t₂에서 켜지고 그리고 시간 t₃에서 콘덴서는 스위칭 임계값에 도달된다. 비록 전원장치 전압이 서서히 오른다 해도 필요한 리셋팅 동작을 제공하기 위해 충분한 시간동안 충분히 높은 수준으로 적용되기 까지는 PUR 신호는 낮게 스위치되지 않을 것이다. 즉 콘덴서가 시간 t₂인 때까지 충전이 시작되지 않도록 하므로써 공급전압이 적절한 리셋팅 동작을 얻기위해 충분한 시간동안 충분히 높은 수준에 도달될 때 까지는 스위칭 전압으로 충전되지 않을 것이다.

제 4 도는 급속 램핑 전원장치를 갖는 동작을 도시한 것이며, 이경우에 전압(Vcc)이 필요한 리셋팅 동작을 제공하기 위해 충분히 높은 수준으로 급속히 오른다해도 전압이 너무 빨리 그와 같은 수준에 도달하여 만약 콘덴서가 빨리 충전되도록 허용된다면 출력 PUR이 너무 빨리 낮아지게 되는 잠정의 문제가 있다. 콘덴서(24)를 포함하는 RC 시정수를 선택하므로써, 콘덴서의 충전 속도가 조절될 수 있으며 PUR 신호가 충분한 시간동안 높은 상태로 남아 있지 못할 정도로 빨리 충전될 수는 없도록 될 것이다. 따라서 트랜지스터(16)의 임계전압이 도달되는 때 PUR 신호가 전원장치 전압의 뒤를 따르기 시작할 것이며, 네개의 임계전압이 도달되는 때 콘덴서(24)가 충전되기 시작할 것이다. 그러나 시정수는 스위칭 전압(Vsw)까지의 충전 시간이 충분하여 PUR 신호가 적절한 리셋팅 동작을 달성시키기에 충분한 시간동안 높게 남아 있도록 선택된다.

따라서 슬로우 및 급속 램핑 전원장치는 본 발명에 의해 수용될 수 있다. 더우기 회로에서의 전류는 비교적 낮은 수준이도록 조절될 수 있으며, 따라서 콘덴서의 크기요구(주어진 시정수에 대해)를 줄이며, 다이영역을 절약한다. 작은 전류출력을 제공하기 위해 트랜지스터(40)를 재배치시키므로써 콘덴서(24)의 용량크기가 다이영역에서의 결과발생 절약으로 줄어들 수 있다(큰 전류가 사용된다면 필요하게될 크기와 비교하여).

제 1 도 및 2 도의 회로는 CMOS 트랜지스터의 게이트에 연결된 콘덴서와 공급전압이 정해진 크기에 도달한때까지 콘덴서의 충전이 발생되는 것을 막기 위한 전압 감지 스위치를 갖는 CM0S 출력섹션을 필수적으로 포함하고 있다. 이는 공급전압이 필요한 리셋팅 동작을 제공하기에 충분한 수준에 도달한때까지 출력섹션이 스위치되도록 하는 점까지 콘덴서가 충전하는 것을 막도록 하므로써 슬로우 램핑 전원장치를 조절한다. 추가로 리세트 신호가 적절한 동작을 달성시키기에 필요한 최소의 시간동안 높은 상태이도록 될때까지 출력섹션의 절환을 막기에 충분히 느린 속도로 충전되도록 콘덴서의 충전속도를 조절시키므로써 급속램핑 전원장치가 조절된다.

Claims (9)

1. 회로에 전력을 적용시킴에 관계하여 리세트 신호를 제공하기 위한 전력 복귀회로에 있어서 : 가) 전원장치 : 나) (a) 전원장치에 연결된 제1단자 그리고 제어단자를 갖는 제1트랜지스터, 그리고 (b) 접지에 연결된 제1단자, 제1트랜지스터의 출력단자에 연결된 출력단자 그리고 제1트랜지스터의 제어단자에 연결된 제어단자를 가지며, 전원장치가 작동되는 때 그전압이 증가하며 제1트랜지스터가 전도성이도록 하는 트랜지스터를 포함하는 출력센션; 다) 접지에 연결된 제1단자와 제1 및 제2트랜지스터의 제어단자에 연결된 제2단자를 갖는 콘덴서 ; 그리고 라) 콘덴서에 연결되어 전원장치가 정해진 전압에 도달되는 때 까지 콘덴서 제2단자에서의 전압이 스위칭 전압이하로 남아 있도록 하여 제1트랜지스터가 비전도성이고 제2트랜지스터가 전도성이도록 하며, 전원장치 전압이 정해진 전압을 초과하여 제2단자에서의 전압이 스위칭 전압을 초과한 후에 콘덴서를 충전시키므로써 제1트랜지스터가 비전도성이도록 하고 제2트랜지스터가 출력단자에서의 신호수준을 변경시키기 위해 전도성이도록 하기 위한 충전 조절장치(charging control means) 를 포함함을 특징으로 하는 전력 복귀회로.
2. 제 1 항에 있어서, 콘덴서의 충전속도를 조절하기 위한 장치를 포함함을 특징으로 하는 회로.
3. 제 1 항에 있어서, 충전 조절장치가, 콘덴서에 연결되어 콘덴서의 충전을 개시하도록 제1상태로 부터 제2상태로 스위치되는 제어트랜지스터 ; 그리고 제어트랜지스터에 연결되어 전원장치가 정해진 전압에 도달되는 때 제어트랜지스터가 제1상태에서 제2상태로 스위치 되도록 하기 위한 스위칭 조절장치를 포함함을 특징으로 하는 회로.
4. 제 3 항에 있어서, 제어트랜지스터가 전원장치에 연결된 공급단자와 콘덴서에 연결된 출력단자를 가지며, 스위칭 조절장치가 전원장치와 접지사이에 다수의 직렬로 연결된 트랜지스터를 포함하고, 각 트랜지스터가 제어단자와 공급단자가 상호연결되어지도록 하며, 한 트랜지스터의 제어단자가 제어트랜지스터의 제어단자에 연결되도록 하고, 스위칭 조절장치의 전술한 트랜지스터가 전원장치의 전압이 트랜지스터 임계전압의 합계에 도달하는 때 전도성이도록 만들어지며, 다음에 제어트랜지스터가 콘덴서를 충전시키기 위해 전도성이도록 만를어짐을 특징으로 하는 회로.
5. 제 3 항에 있어서, 제어트랜지스터가 접지에 연결된 제1단자, 콘덴서에 연결된 제2단자 그리고 제어단자를 가지며; 그리고 스위칭 제어장치가 (a) 전원장치에 연결된 한 단자, 콘덴서에 연결된 제2단자 그리고 제1 및 제2단자중 한 단자에 연결된 제어단자를 갖는 공급 트랜지스터, (b) 전원장치에 연결된 한 단자와 제어트랜지스터의 제어단자에 연결된 제2단자를 갖는 제1저항기, (c) 접지에 연결된 제1단자, 제어트랜지스터의 제어단자에 연결된 제2단자를 갖는 분로 트랜지스터, (d) 분로 트랜지스터의 제어단자와 접지사이에 연결된 제2저항기, 그리고 (e) 각 트랜지스터가 상호 연결된 공급단자와 제어단자를 가지며, 전력공급 전압이 분로 트랜지스터와 추가 트랜지스터의 전도 임계전압(conducting threshold voltages) 합계를 초과하는 때 분로 트랜지스터가 전도성이도록 만들어지며 제어 트랜지스터가 비전도성이도록 되고 콘덴서가 공급 트랜지스터에 의해 충전될 수 있도록 하는 전원장치와 분로 트랜지스터의 제어단자 사이에 직렬로 연결된 다수의 추가 트랜지스터를 포함함을 특징으로 하는 회로.
6. 회로에 전력을 적용 시킴에 관계하여 리세트 신호를 제공하기 위한 전력 복귀회로에 있어서 ; 가) 전원장치 ; 나) 전원장치에 연결된 소스와 출력단자에 연결된 드레인을 갖는 제 1 M0S 트랜지스터 그리고 접지에 연결된 소스와 제1트랜지스터의 드레인에 연결된 드레인 그리고 제1트랜지스터의 게이트에 연결된 게이트를 갖는 제2MOS 트랜지스터를 포합하는 출력섹션 ; 다) 접지에 연결된 제1단자와 제1및 제 2트랜지스터의 게이트에 연결된 제2단자를 갖는 콘덴서 ; 그리고 라) 공급전압이 정해진 전압에 도달하여 콘덴서를 공급전압으로 충전시키는 때 까지 콘덴서 양단의 전압이 출력 섹션의 스위칭 임계값 이하로 남아 있도록 하기 위해 콘덴서의 충전을 조절하기 위한 충전 조절장치를 포함함을 특징으로 하는 전력 복귀회로.
7. 제 6 항에 있어서, 콘덴서의 충전속도를 조절하기 위한 장치를 포함함을 특징으로 하는 전력 복귀회로.
8. 제 6 항에 있어서, 충전 조절장치가 ; 가) 전원장치에 연결된 소스와 콘덴서의 제2단자에 연결된 드레인을 갖는 제3MOS 트랜지스터 ; 그리고 나) 각 트랜지스터가 드레인에 연결된 게이트를 가지며 공급전압이 트랜지스터 임계전압의 합계에 도달되는 때 기준 트랜지스터가 전도성이도록 만들어지며, 이들 트랜지스터중 한 트랜지스터의 게이트가 제3 MOS트랜지스터에 연결되어 기준 트랜지스터가 전도성이도록 만들어지는 때 제3트랜지스터를 전도성이도록 만들며, 따라서 제3트랜지스터를 통해 콘덴서를 충전시키도록하는 전원 장치와 접지 사이에 직렬로 연결된 다수의 MOS 기준트랜지스터를 포함함을 특징으로 하는 전력복귀회로.
9. 제 6 항에 있어서, 충전 조절장치가 ; 가) 전원장치에 연결된 소스와 콘덴서의 제2단자에 연결된 게이트를 갖는 제3MOS 트랜지스터 ; 나) 콘덴서의 제2단자에 연결된 드레인과 접지에 연결된 소스를 갖는제4MOS 트랜지스터 ; 다) 전원장치에 연결된 한 단자와 제3트랜지스터의 게이트에 연결된 제2단자를 갖는 제1저항기 ; 라) 제4트랜지스터의 게이트에 연결된 드레인과 접지에 연결된 소스를 갖는 제5 MOS트랜지스터 ; 마) 접지에 연결된 한 단자와 제3트랜지스터의 게이트에 연결된 제2단자를 갖는 제2저항기 ; 그리고 바) 각 추가 트랜지스터가 드레인에 연결된 게이트를 가지며, 전원장치 전압이 제5트랜지스터와 추가 트랜지스터 임계전압의 총합을 초과하는 때 제5트랜지스터가 전도성이도록 됨으로써 콘덴서가 충전될 수 있도록 제4트랜지스터가 비전도성이도록 되는 전원장치와 제2저항기의 제2단자 사이에 직렬로 연결된 적어도 하나의 추가 MOS 트랜지스터를 포함함을 특징으로 하는 전력 복귀회로.

Images