JPH05102144A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05102144A JPH05102144A JP25686191A JP25686191A JPH05102144A JP H05102144 A JPH05102144 A JP H05102144A JP 25686191 A JP25686191 A JP 25686191A JP 25686191 A JP25686191 A JP 25686191A JP H05102144 A JPH05102144 A JP H05102144A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- etching
- interlayer insulating
- insulating film
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体基板上の凹凸が大きくなっ
ても十分に、平坦な層間絶縁膜を形成し、配線層の多層
化を促進することを目的とする。 【構成】 レジストエッチバックをＳｉＯ2 のエッチン
グレートがレジストよりも大きくなる組成のエッチング
ガスを用いて行う。 【効果】 従来のレジストエッチバック法よりも半導体
基板上の凹凸を小さくし、平坦性を向上することができ
る。
ても十分に、平坦な層間絶縁膜を形成し、配線層の多層
化を促進することを目的とする。 【構成】 レジストエッチバックをＳｉＯ2 のエッチン
グレートがレジストよりも大きくなる組成のエッチング
ガスを用いて行う。 【効果】 従来のレジストエッチバック法よりも半導体
基板上の凹凸を小さくし、平坦性を向上することができ
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に多層配線を有する半導体装置の平坦化に関
する。
に係り、特に多層配線を有する半導体装置の平坦化に関
する。
【０００２】
【従来の技術】近年、半導体集積回路の高集積化および
微細化に伴い、配線の多層化が進められている。しかし
ながら、素子の微細化と配線の多層化が進み微細素子と
層間絶縁膜および配線層に起因する段差により、配線層
自身が段切れを起こすという不良が生じ、配線の多層化
が困難になってきている。この不良を減じるために、微
細素子と層間絶縁膜および配線層に起因する段差を小さ
くする方法として、半導体基板上の凹凸上に、層間絶縁
膜を堆積し、レジストを全面に塗布した後、レジストと
層間絶縁膜のエッチングレートが同一になるエッチング
ガスの条件で、エッチングを行い、半導体基板上の凹凸
を小さくし、平坦性の向上をはかるエッチバック法など
様々な平坦化方法が開発されている。しかし、レジスト
と層間絶縁膜のエッチングレートを同一にするこのエッ
チバック法では、得られる平坦性が十分ではなく、配線
層の多層化を進められなくなるという問題がある。
微細化に伴い、配線の多層化が進められている。しかし
ながら、素子の微細化と配線の多層化が進み微細素子と
層間絶縁膜および配線層に起因する段差により、配線層
自身が段切れを起こすという不良が生じ、配線の多層化
が困難になってきている。この不良を減じるために、微
細素子と層間絶縁膜および配線層に起因する段差を小さ
くする方法として、半導体基板上の凹凸上に、層間絶縁
膜を堆積し、レジストを全面に塗布した後、レジストと
層間絶縁膜のエッチングレートが同一になるエッチング
ガスの条件で、エッチングを行い、半導体基板上の凹凸
を小さくし、平坦性の向上をはかるエッチバック法など
様々な平坦化方法が開発されている。しかし、レジスト
と層間絶縁膜のエッチングレートを同一にするこのエッ
チバック法では、得られる平坦性が十分ではなく、配線
層の多層化を進められなくなるという問題がある。
【０００３】
【発明が解決しようとする課題】このように素子の微細
化に合わせて、配線の間隔や配線間間隙を小さくした
り、高アスペクト比を有する配線を形成するなどして半
導体基板上の凹凸が大きくなると従来のエッチバック法
では得られる平坦性が十分でなく、配線層の多層化が困
難になるという問題がある。
化に合わせて、配線の間隔や配線間間隙を小さくした
り、高アスペクト比を有する配線を形成するなどして半
導体基板上の凹凸が大きくなると従来のエッチバック法
では得られる平坦性が十分でなく、配線層の多層化が困
難になるという問題がある。
【０００４】本発明は前記実情にかんがみてなされたも
ので、素子の微細化などに際し、半導体基板上の凹凸が
大きくなっても十分に平坦な層間絶縁膜を形成し、配線
層の多層化を促進することを目的とする。
ので、素子の微細化などに際し、半導体基板上の凹凸が
大きくなっても十分に平坦な層間絶縁膜を形成し、配線
層の多層化を促進することを目的とする。
【０００５】
【課題を解決するための手段】そこで本発明では、半導
体基板上に例えば配線層パターンを形成し凹凸のある表
面を得た後、ＣＶＤ法で層間絶縁膜を形成する。次に半
導体基板上に粘度の小さいレジストを全面に塗布する。
これをエッチングする時に、レジストのエッチングレー
トＲR が層間絶縁膜のエッチングレート ＲZ よりも小
さくなるようなエッチングガスの組成比、つまりＲZ ＞
ＲR となるような組成のエッチングガスを用いて、エッ
チングを行う。このため、半導体基板上の凸部に堆積し
た層間絶縁膜はエッチングされ除去されるが、半導体基
板上の凹部に堆積した層間絶縁膜は、エッチングレート
が小さいレジストがあるために、エッチングされない。
これにより半導体基板上の凹凸を小さくし、平坦性の向
上をはかっている。
体基板上に例えば配線層パターンを形成し凹凸のある表
面を得た後、ＣＶＤ法で層間絶縁膜を形成する。次に半
導体基板上に粘度の小さいレジストを全面に塗布する。
これをエッチングする時に、レジストのエッチングレー
トＲR が層間絶縁膜のエッチングレート ＲZ よりも小
さくなるようなエッチングガスの組成比、つまりＲZ ＞
ＲR となるような組成のエッチングガスを用いて、エッ
チングを行う。このため、半導体基板上の凸部に堆積し
た層間絶縁膜はエッチングされ除去されるが、半導体基
板上の凹部に堆積した層間絶縁膜は、エッチングレート
が小さいレジストがあるために、エッチングされない。
これにより半導体基板上の凹凸を小さくし、平坦性の向
上をはかっている。
【０００６】
【作用】本発明によれば、粘度の小さいレジストを表面
に凹凸を半導体基板上に堆積した層間絶縁膜上に塗布す
るため、凸部にはレジストが薄くぬられ、凹部には厚く
ぬられる。この状態でエッチングガスの組成が層間絶縁
膜のエッチングレートＲZ がレジストのエッチングレー
トＲR よりも大きい、ＲZ ＞ＲR の条件でエッチングを
行う。
に凹凸を半導体基板上に堆積した層間絶縁膜上に塗布す
るため、凸部にはレジストが薄くぬられ、凹部には厚く
ぬられる。この状態でエッチングガスの組成が層間絶縁
膜のエッチングレートＲZ がレジストのエッチングレー
トＲR よりも大きい、ＲZ ＞ＲR の条件でエッチングを
行う。
【０００７】この条件でエッチングを行うと、最初は半
導体基板上に塗布されたレジストのみが一様にエッチン
グされる。しかしエッチングが進むと、半導体基板上の
凸部の上に堆積した層間絶縁膜上のレジストは凹部のレ
ジストよりも薄いため、半導体基板上の凸部の上に堆積
した層間絶縁膜上のレジストはエッチングにより除去さ
れ、層間絶縁膜が現われる。しかしこの時点では、半導
体基板上の凹部にはまだレジストが残存している。この
ままエッチングガスの組成などのエッチング条件を変化
させずに、エッチングを継続する。そして半導体基板上
の凹部のレジストがエッチングによりなくならない時ま
でエッチングを行う。このため、半導体基板上の凸部に
堆積した、層間絶縁膜はエッチングにより除去される
が、半導体基板上の凹部に堆積した層間絶縁膜は表面に
塗布したレジストがエッチングブロックになるためエッ
チングされずに堆積時の状態を維持したままである。こ
れにより半導体基板上に存在していた凹凸の段差はかな
り小さくすることが可能である。この後、必要に応じ
て、レジストを除去した後、再び層間絶縁膜を堆積し、
通常の平坦化を行う。このようにして、半導体基板上の
凹凸の段差をかなり小さくすることが可能になり、配線
の多層化を進めやすくなる。
導体基板上に塗布されたレジストのみが一様にエッチン
グされる。しかしエッチングが進むと、半導体基板上の
凸部の上に堆積した層間絶縁膜上のレジストは凹部のレ
ジストよりも薄いため、半導体基板上の凸部の上に堆積
した層間絶縁膜上のレジストはエッチングにより除去さ
れ、層間絶縁膜が現われる。しかしこの時点では、半導
体基板上の凹部にはまだレジストが残存している。この
ままエッチングガスの組成などのエッチング条件を変化
させずに、エッチングを継続する。そして半導体基板上
の凹部のレジストがエッチングによりなくならない時ま
でエッチングを行う。このため、半導体基板上の凸部に
堆積した、層間絶縁膜はエッチングにより除去される
が、半導体基板上の凹部に堆積した層間絶縁膜は表面に
塗布したレジストがエッチングブロックになるためエッ
チングされずに堆積時の状態を維持したままである。こ
れにより半導体基板上に存在していた凹凸の段差はかな
り小さくすることが可能である。この後、必要に応じ
て、レジストを除去した後、再び層間絶縁膜を堆積し、
通常の平坦化を行う。このようにして、半導体基板上の
凹凸の段差をかなり小さくすることが可能になり、配線
の多層化を進めやすくなる。
【０００８】
【実施例】以下、本発明の実施例について図面を参照し
つつ詳細に説明する。まず、図１（ａ）に示すように、
素子領域の形成された半導体基板表面に、アルミニウム
層からなる配線幅１μｍ，膜厚１μｍの第１の配線パタ
ーンを形成する。
つつ詳細に説明する。まず、図１（ａ）に示すように、
素子領域の形成された半導体基板表面に、アルミニウム
層からなる配線幅１μｍ，膜厚１μｍの第１の配線パタ
ーンを形成する。
【０００９】この後、図１（ｂ）に示すように、ＣＶＤ
法により第１の層間絶縁膜としての酸化シリコン膜を形
成する。このとき第１の配線パターン間の膜厚Ａおよび
第１の配線パターンの側壁の膜厚Ｂはそれぞれ６００ｎ
ｍおよび４２０ｎｍとする。ここでは第１の配線パター
ンの側壁の膜厚Ｂは、酸化シリコン膜に“す”が生じな
い程度であり、かつレジストが半導体基板上の凹部の酸
化シリコン膜間に入りこめる程度であればよい。
法により第１の層間絶縁膜としての酸化シリコン膜を形
成する。このとき第１の配線パターン間の膜厚Ａおよび
第１の配線パターンの側壁の膜厚Ｂはそれぞれ６００ｎ
ｍおよび４２０ｎｍとする。ここでは第１の配線パター
ンの側壁の膜厚Ｂは、酸化シリコン膜に“す”が生じな
い程度であり、かつレジストが半導体基板上の凹部の酸
化シリコン膜間に入りこめる程度であればよい。
【００１０】次に、粘度が低いレジスト、ここでは粘度
が１２ｃｐのレジストを半導体基板上に塗布する。図１
（ｃ）に示すように、レジストの粘度が１２ｃｐと小さ
いため、酸化シリコン膜側部にもレジストが入り込んで
いる。この状態の半導体基板状の酸化シリコン膜とレジ
ストを同時にエッチングして平坦化を行う。
が１２ｃｐのレジストを半導体基板上に塗布する。図１
（ｃ）に示すように、レジストの粘度が１２ｃｐと小さ
いため、酸化シリコン膜側部にもレジストが入り込んで
いる。この状態の半導体基板状の酸化シリコン膜とレジ
ストを同時にエッチングして平坦化を行う。
【００１１】エッチングガスとしては、今回は、酸化シ
リコン膜のエッチングガスとしてＣＦ4 、レジストのエ
ッチングガスとしてＯ2 を用いた。図３に、ＣＦ4 とＯ
2の流量比をかえた時の酸化シリコン膜のエッチングレ
ート、レジストのエッチングレートの関係を示す。図か
ら明らかなように、酸化シリコン膜のエッチングレート
ＲZ はＯ2 の流量の増加に伴い減少し、レジストのエッ
チングレートＲR はＯ2 の流量の増加に伴い増加する。
通常のエッチバック法では、酸化シリコン膜のエッチン
グレートＲZ とレジストのエッチングレートＲR が等し
いＯ2 ／ＣＦ4 ＋Ｏ2 ＝１０％の組成のエッチングガス
を用いて平坦化を行う。しかし今回は酸化シリコン膜の
エッチングレートＲZ が最大で、レジストのエッチング
レートＲR が最小の組成比つまりＯ2 ／ＣＦ4 ＋Ｏ2 ＝
０％、ＣＦ4 のみをエッチングガスとして用いてエッチ
ングを行った。今回は、エッチバックのエッチングガス
の候補として酸化シリコン膜のエッチングガスとしてＣ
Ｆ4 、レジストのエッチングガスとしてＯ2 を用いた
が、層間絶縁膜に対しエッチングレートが大きくとれ、
レジストのエッチングレートが前者に比して小さくなる
ようなエッチングガスの組成であれば、どんなガスの組
成であってもかまわない。
リコン膜のエッチングガスとしてＣＦ4 、レジストのエ
ッチングガスとしてＯ2 を用いた。図３に、ＣＦ4 とＯ
2の流量比をかえた時の酸化シリコン膜のエッチングレ
ート、レジストのエッチングレートの関係を示す。図か
ら明らかなように、酸化シリコン膜のエッチングレート
ＲZ はＯ2 の流量の増加に伴い減少し、レジストのエッ
チングレートＲR はＯ2 の流量の増加に伴い増加する。
通常のエッチバック法では、酸化シリコン膜のエッチン
グレートＲZ とレジストのエッチングレートＲR が等し
いＯ2 ／ＣＦ4 ＋Ｏ2 ＝１０％の組成のエッチングガス
を用いて平坦化を行う。しかし今回は酸化シリコン膜の
エッチングレートＲZ が最大で、レジストのエッチング
レートＲR が最小の組成比つまりＯ2 ／ＣＦ4 ＋Ｏ2 ＝
０％、ＣＦ4 のみをエッチングガスとして用いてエッチ
ングを行った。今回は、エッチバックのエッチングガス
の候補として酸化シリコン膜のエッチングガスとしてＣ
Ｆ4 、レジストのエッチングガスとしてＯ2 を用いた
が、層間絶縁膜に対しエッチングレートが大きくとれ、
レジストのエッチングレートが前者に比して小さくなる
ようなエッチングガスの組成であれば、どんなガスの組
成であってもかまわない。
【００１２】前記のエッチングガスを用いて、エッチバ
ック法を行い、平坦化を行う。エッチングに要する時間
ＴE は、酸化シリコン膜凸部に存在するレジストをエッ
チングにより除去する時間ＴR と第１層配線パターンの
配線上に（半導体基板上の凸部に）堆積した酸化シリコ
ン膜をエッチング、除去する時間ＴZ の和、ＴE ＝ＴR
＋ＴZである。
ック法を行い、平坦化を行う。エッチングに要する時間
ＴE は、酸化シリコン膜凸部に存在するレジストをエッ
チングにより除去する時間ＴR と第１層配線パターンの
配線上に（半導体基板上の凸部に）堆積した酸化シリコ
ン膜をエッチング、除去する時間ＴZ の和、ＴE ＝ＴR
＋ＴZである。
【００１３】上述のエッチバックにより、層間絶縁膜と
して堆積した酸化シリコン膜は、図１（ｄ）に示すよう
に残存しており、半導体基板上に存在する段差の大きさ
は、エッチバック前の１μｍに比べ、０．２μｍと小さ
くなっている。この後従来のエッチバックと同様レジス
ト除去の工程を行い、再び、層間絶縁膜として酸化シリ
コン膜を約５００ｎｍ堆積すれば図１（ｅ）に示すよう
に十分に平坦な層間絶縁膜を得ることができる。
して堆積した酸化シリコン膜は、図１（ｄ）に示すよう
に残存しており、半導体基板上に存在する段差の大きさ
は、エッチバック前の１μｍに比べ、０．２μｍと小さ
くなっている。この後従来のエッチバックと同様レジス
ト除去の工程を行い、再び、層間絶縁膜として酸化シリ
コン膜を約５００ｎｍ堆積すれば図１（ｅ）に示すよう
に十分に平坦な層間絶縁膜を得ることができる。
【００１４】なお前記実施例では、エッチング時間ＴE
として、酸化シリコン膜凸部に存在するレジストをエッ
チングにより除去する時間ＴR と第１層配線パターンの
配線上（半導体基板上の凸部）に堆積した酸化シリコン
膜をエッチング除去する時間ＴZ の和、ＴE ＝ＴR ＋Ｔ
Z であるが、これは、半導体基板上の凹部に塗布したレ
ジストがエッチング終了後も、残存する程度に半導体基
板上の凹凸の段差が大きい場合のみ有効である。仮に上
述のエッチング時間では、半導体基板上の凹部に堆積し
た層間絶縁膜がエッチングされてしまう程度の段差の場
合、半導体基板上の凹部に塗布したレジストのみを除去
するエッチング時間だけエッチングを行い、エッチング
終了後、再び層間絶縁膜を堆積すれば、かなり平坦な層
間絶縁膜を得ることが可能である。
として、酸化シリコン膜凸部に存在するレジストをエッ
チングにより除去する時間ＴR と第１層配線パターンの
配線上（半導体基板上の凸部）に堆積した酸化シリコン
膜をエッチング除去する時間ＴZ の和、ＴE ＝ＴR ＋Ｔ
Z であるが、これは、半導体基板上の凹部に塗布したレ
ジストがエッチング終了後も、残存する程度に半導体基
板上の凹凸の段差が大きい場合のみ有効である。仮に上
述のエッチング時間では、半導体基板上の凹部に堆積し
た層間絶縁膜がエッチングされてしまう程度の段差の場
合、半導体基板上の凹部に塗布したレジストのみを除去
するエッチング時間だけエッチングを行い、エッチング
終了後、再び層間絶縁膜を堆積すれば、かなり平坦な層
間絶縁膜を得ることが可能である。
【００１５】また、今回半導体基板上に塗布したレジス
トの粘度は１２ｃｐであるが、より粘度の低いレジスト
を用いてもよいし、レジスト以外にも層間絶縁膜のエッ
チングに際し、ある種エッチングブロック的な作用を有
し、粘度が低いものであればかまわない。またレジスト
塗布後、１００℃程度の熱処理を施し、レジストの平坦
性を向上してもかまわない。
トの粘度は１２ｃｐであるが、より粘度の低いレジスト
を用いてもよいし、レジスト以外にも層間絶縁膜のエッ
チングに際し、ある種エッチングブロック的な作用を有
し、粘度が低いものであればかまわない。またレジスト
塗布後、１００℃程度の熱処理を施し、レジストの平坦
性を向上してもかまわない。
【００１６】また半導体集積回路上で配線パターンに密
な部分と、疎な部分がある場合、配線パターンの密な部
分にのみ、この平坦化工程をもちいてもよいし、第１層
配線パターン上のみでなく、第２層，第３層などの配線
パターン上でもちいてもかまわない。
な部分と、疎な部分がある場合、配線パターンの密な部
分にのみ、この平坦化工程をもちいてもよいし、第１層
配線パターン上のみでなく、第２層，第３層などの配線
パターン上でもちいてもかまわない。
【００１７】
【発明の効果】以上本発明によれば、素子の微細化に合
わせて、配線の間隔や配線間間隙を小さくしたり、高ア
スペクト比を有する配線を形成するなどして半導体基板
上の凹凸が大きくなっても、従来のエッチバック法で達
成できる以上の、平坦性を実現できる。また、これによ
り従来では困難とされている以上の配線層の多層化が可
能となる。
わせて、配線の間隔や配線間間隙を小さくしたり、高ア
スペクト比を有する配線を形成するなどして半導体基板
上の凹凸が大きくなっても、従来のエッチバック法で達
成できる以上の、平坦性を実現できる。また、これによ
り従来では困難とされている以上の配線層の多層化が可
能となる。
【図１】 本発明による平坦化工程を示す流れ図。
【図２】 従来のエッチバック法を用いて今回と同様の
膜厚などの条件で平坦化を行った場合の平坦化工程が終
了した場合の断面図。
膜厚などの条件で平坦化を行った場合の平坦化工程が終
了した場合の断面図。
【図３】 エッチングガスとしてＣＦ4 とＯ2 の組成比
をかえた場合のＳｉＯ2とレジストのエッチングレート
の関係を示す図。
をかえた場合のＳｉＯ2とレジストのエッチングレート
の関係を示す図。
１１，２１…半導体基板 １２，２２…第１層配線層
１３，２３…第１層層間絶縁膜 １４…レジスト １
５，２４…第２層層間絶縁膜
１３，２３…第１層層間絶縁膜 １４…レジスト １
５，２４…第２層層間絶縁膜
Claims (1)
- 【請求項１】 表面に凹凸のある半導体基板上に層間絶
縁膜を堆積する層間絶縁膜堆積工程と、粘度の低いレジ
ストを半導体基板全面に塗布した後、層間絶縁膜のエッ
チングレートがレジストのエッチングレートよりも大き
くなるエッチングガスの条件を用いて、レジストを塗布
した層間絶縁膜をエッチングし、平坦化を行う平坦化工
程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25686191A JPH05102144A (ja) | 1991-10-04 | 1991-10-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25686191A JPH05102144A (ja) | 1991-10-04 | 1991-10-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05102144A true JPH05102144A (ja) | 1993-04-23 |
Family
ID=17298436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25686191A Pending JPH05102144A (ja) | 1991-10-04 | 1991-10-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05102144A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107086174A (zh) * | 2017-04-17 | 2017-08-22 | 上海华虹宏力半导体制造有限公司 | 改善顶层金属层的黏附强度的方法 |
-
1991
- 1991-10-04 JP JP25686191A patent/JPH05102144A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107086174A (zh) * | 2017-04-17 | 2017-08-22 | 上海华虹宏力半导体制造有限公司 | 改善顶层金属层的黏附强度的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2611615B2 (ja) | 半導体装置の製造方法 | |
| JP4104426B2 (ja) | 半導体装置の製造方法 | |
| JPH09148433A (ja) | 半導体装置及びその製造方法 | |
| JPH0563940B2 (ja) | ||
| JPH11162982A (ja) | 半導体装置の製造方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JP3000935B2 (ja) | 半導体装置の製造方法 | |
| JP4068190B2 (ja) | 半導体装置の多層配線形成方法 | |
| JPH05102144A (ja) | 半導体装置の製造方法 | |
| JP3941485B2 (ja) | 多層配線形成方法及び半導体素子の製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| KR100347533B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH0677182A (ja) | 凹凸のある絶縁膜の平坦化方法 | |
| JPH098007A (ja) | 絶縁膜の平坦化方法 | |
| JP3308714B2 (ja) | 半導体装置の製造方法 | |
| JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0897213A (ja) | 半導体装置の製造方法 | |
| JP2006093590A (ja) | 半導体装置の製造方法及びマスク材 | |
| JPH0653189A (ja) | 成膜層の平坦化方法 | |
| JPH06244180A (ja) | 半導体装置およびその製造方法 | |
| KR920000629B1 (ko) | 에치백 공정을 이용한 반도체 장치의 제조방법 | |
| JPH09246379A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH01230254A (ja) | 平坦化方法 | |
| JPH07142350A (ja) | 半導体装置の製造方法 |