JPH05100963A - 命令実行装置 - Google Patents

Abstract

(57)【要約】 【目的】 プログラムＲＯＭの任意のアドレスからの読
み出しを可能とし、ＲＯＭの内容チェックを効率よく行
うことができる命令実行装置を提供する。 【構成】 プログラムＲＯＭ内容をテストする命令実行
装置であって、タイミング信号のクロック発生器１、命
令実行制御信号のマシンサイクル発生器２、命令コード
の命令レジスタ３および命令デコーダ４、実行結果の汎
用レジスタ５、命令プログラム実行手順などのプログラ
ムＲＯＭ６、アドレスのプログラムカウンタ７、データ
の入出力回路８、ＡＮＤ−ＯＲ回路９〜１２、ＡＮＤ回
路１３，１４およびバッファ１５，１６から構成されて
いる。そして、入出力ポート１７ａ〜１７ｌからデータ
が入出力され、また通常動作と異なるタイミングの制御
信号がアドレス入力制御端子１８およびＲＯＭ出力制御
端子１９から入力される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、命令実行装置に関し、
特に１枚のシリコン基板上にメモリ機能、命令実行機
能、データ入出力機能などの多機能を搭載したシングル
チップマイクロコンピュータのメモリにおいて、テスト
における内容チェックの効率向上が可能とされる命令実
行装置に適用して有効な技術に関する。

【０００２】

【従来の技術】従来の命令実行装置としては、たとえば
特開昭５７−１２３４５５号公報に記載されるように、
任意のアドレスからのＲＯＭの内容チェックはできず、
アドレスの先頭または予め決められた所定のアドレスか
らプログラムＲＯＭの内容の読み出しが可能となってい
る。

【０００３】その概要は、クロック発生器のクロック信
号に基いて命令実行のマシンサイクル信号が発生され、
これによって装置内部の命令実行期間が制御される。そ
して、一般的な命令プログラム実行の手順は、プログラ
ムＲＯＭに予め書き込まれている命令をアドレスの先頭
または所定のアドレスからマシンサイクル信号のタイミ
ングで出力し、これが命令レジスタを通じて命令デコー
ダによって解読され、各種の制御信号が決められたタイ
ミングで発生されるようになっている。

【０００４】

【発明が解決しようとする課題】ところが、前記のよう
な従来技術においては、ＲＯＭ内容の読み出しがアドレ
スの先端または所定のアドレスからに限られており、こ
のためにテストのより一層の効率化が要求される近年に
おいて、その内容チェックの時間的な改善が望まれてい
る。

【０００５】そこで、本発明の目的は、簡単な回路と入
力端子の追加のみでプログラムＲＯＭの任意のアドレス
からの読み出しを可能とし、ＲＯＭの内容チェックを効
率よく行うことができる命令実行装置を提供することに
ある。

【０００６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【０００７】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。

【０００８】すなわち、本発明の命令実行装置は、入出
力ポート、プログラムカウンタ、プログラムＲＯＭ、内
部タイミングを発生するクロック発生器、マシンサイク
ル発生器および命令デコーダから構成され、プログラム
ＲＯＭの内容をテストする命令実行装置であって、通常
動作と異なるタイミングにて任意のアドレスを入出力ポ
ートよりプログラムカウンタに設定するアドレス設定手
段と、このアドレス設定手段にて設定されたプログラム
カウンタの値により通常動作と異なるタイミングにて内
部記憶機構より内部バスを経て入出力ポートにデータを
出力するデータ出力手段とを設けるものである。

【０００９】

【作用】前記した命令実行装置によれば、アドレス設定
手段およびデータ出力手段を設けることにより、通常動
作と異なるタイミングで入出力ポートより任意のアドレ
スを入力し、この任意のアドレスをプログラムカウンタ
に設定した後、この設定された任意のアドレスにおける
プログラムＲＯＭの内容を、通常動作と異なるタイミン
グにて内部バスを経て入出力ポートを通して出力するこ
とができる。

【００１０】これにより、プログラムＲＯＭの任意のア
ドレスからの読み出しが可能となり、ＲＯＭ内容のテス
トを効率よく行うことができる。

【００１１】

【実施例】図１は本発明の一実施例である命令実行装置
の要部を示すブロック図、図２は本実施例の命令実行装
置における入出力回路を詳細に示すブロック図、図３は
本実施例の命令実行装置におけるタイミングチャート図
である。

【００１２】まず、図１により本実施例の命令実行装置
の構成を説明する。

【００１３】本実施例の命令実行装置は、たとえばシン
グルチップマイクロコンピュータのプログラムＲＯＭの
内容をテストする命令実行装置とされ、内部タイミング
信号を発生するクロック発生器１、命令実行期間の制御
信号を発生するマシンサイクル発生器２、命令コードを
格納する命令レジスタ３、命令コードを解読する命令デ
コーダ４、実行結果を格納する汎用レジスタ５、命令プ
ログラム実行手順などが記憶されたプログラムＲＯＭ
６、アドレスを計数するプログラムカウンタ７、本発明
の特徴であるデータの入出力を制御する入出力回路８、
およびＡＮＤ−ＯＲ回路９〜１２、ＡＮＤ回路１３，１
４、バッファ１５，１６から構成されている。

【００１４】そして、入出力ポート１７ａ〜１７ｌを通
じてデータが入出力され、またアドレス入力制御端子１
８およびＲＯＭ出力制御端子１９からそれぞれ制御信号
が入力され、アドレス入力制御端子１８からの制御信号
（アドレス設定手段）によって通常動作と異なるタイミ
ングにて任意のアドレスを入出力ポート１７ａ〜１７ｌ
よりプログラムカウンタ７に設定し、ＲＯＭ出力制御端
子１９からの制御信号（データ出力手段）によって設定
されたプログラムカウンタ７の値により通常動作と異な
るタイミングにてプログラムＲＯＭ６より入出力ポート
１７ａ〜１７ｌにデータが出力されるようになってい
る。

【００１５】クロック発生器１は、クロック信号Φ１，
Φ２を発生し、このクロック信号Φ１，Φ２を命令実行
装置の内部およびマシンサイクル発生器２に供給し、さ
らにマシンサイクル発生器２において、図３に示すよう
な命令実行のマシンサイクルを規定するマシンサイクル
信号Ｔ１〜Ｔ４を発生するものである。

【００１６】たとえば、通常動作においては、第１のマ
シンサイクル信号Ｔ１はＡＮＤ−ＯＲ回路１２のＡＮＤ
回路にクロック信号Φ２と論理積して入力され、ＲＯＭ
出力制御端子１９の制御信号が“０”の時、プログラム
ＲＯＭ６より命令コードを出力するためにバッファ１５
が活性化される。

【００１７】また、第２のマシンサイクル信号Ｔ２の発
生周期で、命令デコーダ４にてマシンサイクル信号Ｔ１
のサイクルで読んだ命令コードの解読が行われ、第３の
マシンサイクル信号Ｔ３の発生期間では命令の実行が行
われる。

【００１８】さらに、第４のマシンサイクル信号Ｔ４の
発生期間では、演算などの結果を外部に転送するため
に、命令デコーダ４より出力する結果出力信号１０８と
ＡＮＤ回路１３にて論理積され、汎用レジスタ５に格納
した演算結果がバッファ１６を活性化することによりバ
スライン１０３に出力される。

【００１９】プログラムカウンタ７は、初期リセット信
号にて初期化され、またクロック信号１０７よりカウン
トアップされ、順次プログラムＲＯＭ６にアドレスが供
給される。

【００２０】入出力回路８は、図２に示すようにＡＮＤ
−ＯＲ回路８１〜８４、ＳＲフリップフロップ８５，８
６、ＡＮＤ回路８７ａ〜８７ｌ、フリップフロップ８８
ａ〜８８ｌ、入力バッファ８９ａ〜８９ｌおよび出力バ
ッファ９０ａ〜９０ｌから構成されている。

【００２１】入力時は、ＡＮＤ−ＯＲ回路８３または８
４が“１”出力となり、入力バッファ８９ａ〜８９ｌが
活性化される。また、ＳＲフリップフロップ８６はリセ
ットされ、ライン１１１は“０”となり、出力バッファ
９０ａ〜９０ｌはディセーブルされる。

【００２２】出力時には、ＡＮＤ−ＯＲ回路８１，８２
のいずれか一方が“１”出力となり、バスライン１０３
より供給されるデータがフリップフロップ８８ａ〜８８
ｌにてラッチされる。また、ＳＲフリップフロップ８６
はセット入力“１”となるのでライン１１１は“１”と
なり、出力バッファ９０ａ〜９０ｌが活性化され、フリ
ップフロップ８８ａ〜８８ｌにラッチしたデータが出力
される。

【００２３】次に、本実施例の作用について、まず命令
実行装置の通常動作を説明する。

【００２４】始めに、この通常動作において、データ出
力時は、命令デコーダ４より制御信号１００を“１”と
し、データ入力時は制御信号１０１を“１”とする。図
１および図２において、一般的な命令プログラム実行時
は、アドレス入力制御端子１８の制御信号、ＲＯＭ出力
制御端子１９の制御信号を“０”とする。

【００２５】まず、初期リセットにて初期化されたプロ
グラムカウンタ７は、ＡＮＤ−ＯＲ回路１０にて第１の
マシンサイクル信号Ｔ１にてカウントアップされ、プロ
グラムＲＯＭ６より読み出す命令のアドレスを順次与え
る。次に、ＡＮＤ−ＯＲ回路１２の信号Ｔ１・Φ２にて
バッファ１５を活性化し、バスライン１０３に命令コー
ドを出力する。この命令コードは、命令レジスタ３に格
納され、命令デコーダ４にて第２のマシンサイクル信号
Ｔ２の時に解読される。

【００２６】そして、第３のマシンサイクル信号Ｔ３に
て命令の実行を行い、結果を汎用レジスタ５に格納す
る。この時、命令デコーダ４の制御信号１０８は、マシ
ンサイクル信号Ｔ４の間“１”を出力する。さらに、こ
のデータが入出力ポート１７ａ〜１７ｌ上に出力する命
令であれば、命令デコーダ４は制御信号１００を“１”
とする。

【００２７】続いて、第４のマシンサイクル信号Ｔ４に
てＡＮＤ回路１３は“１”出力となり、バッファ１６を
活性化させ、結果のデータをバスライン１０３に出力さ
せる。この時、ＡＮＤ−ＯＲ回路８２の信号Ｔ４・Φ２
はフリップフロップ８８ａ〜８８ｌのＣＫに入力し、バ
スライン１１１上のデータをラッチし、さらにＳＲフリ
ップフロップ８６をセットし、ライン１１１を“１”出
力して出力バッファ９０ａ〜９０ｌを活性化する。これ
により、データを入出力ポート１７ａ〜１７ｌに出力す
る。

【００２８】また、データを入力する命令であれば、命
令デコーダ４はマシンサイクル信号Ｔ４の間、制御信号
１００を“０”、制御信号１０１を“１”出力する。こ
れにより、ＡＮＤ−ＯＲ回路８４へのマシンサイクル信
号Ｔ４にてＳＲフリップフロップ８６をリセットし、ラ
イン１１１を“０”にして出力バッファ９０ａ〜９０ｌ
をディセーブルする。また、ライン１１０は“１”とな
るので、入力バッファ８９ａ〜８９ｌは活性化される。

【００２９】次に、本発明の特徴であるプログラムＲＯ
Ｍ６の特定アドレスからＲＯＭの内容を読み出し、内容
をチェックする場合について説明する。

【００３０】まず、ＲＯＭ出力制御端子１９の制御信号
に“１”を与え、またアドレス入力制御端子１８の制御
信号は、図３に示すようにマシンサイクル信号Ｔ１と同
じ間だけ“１”を与え、かつ入出力ポート１７ａ〜１７
ｌに読み出す特定アドレスを与える。この時、ＡＮＤ−
ＯＲ回路８３へのマシンサイクル信号Ｔ１にてライン１
１０が“１”となり、これによって入力バッファ８９ａ
〜８９ｌは活性化され、またＳＲフリップフロップ８６
はリセットされる。これにより、ライン１１１は“０”
となり、出力バッファ９０ａ〜９０ｌをディセーブルす
る。

【００３１】一方、ライン１１３は“１”となり、ＳＲ
フリップフロップ８５の出力ライン１１２は“１”とな
るので、これによってライン１０６に特定アドレスが乗
る。

【００３２】この時、ＡＮＤ−ＯＲ回路９により図３に
示す信号Ｔ１・Φ２をライン１０７に出力し、さらにア
ドレス入力制御端子１８の制御信号がプログラムカウン
タ７のデータセットイネーブル端子Ｅに“１”を入力し
ているので、プログラムカウンタ７はライン１０６上に
特定アドレスをセットする。

【００３３】さらに、プログラムカウンタ７にセットさ
れた特定アドレスはプログラムＲＯＭ６に与えられ、Ｒ
ＯＭの内容をバッファ１５に与える。そして、マシンサ
イクル信号Ｔ２の時にＡＮＤ−ＯＲ回路１１が働き、バ
ッファ１５を活性化させる。

【００３４】次に、図３に示す信号Ｔ４・Φ２によりＡ
ＮＤ−ＯＲ回路８１が働き、ＳＲフリップフロップ８５
をリセットするとライン１１２は“０”となり、ＡＮＤ
回路８７ａ〜８７ｌの出力は“０”となる。

【００３５】この時、ＳＲフリップフロップ８６はセッ
ト、フリップフロップ８８ａ〜８８ｌはクロック入力さ
れる。さらに、アドレス入力制御端子１８の制御信号お
よび制御信号１０１は“０”となっているので、ライン
１１０は“０”となり、入力バッファ８９ａ〜８９ｌは
ディセーブルとなる。

【００３６】一方、ＳＲフリップフロップ８６の出力は
“１”となり、出力バッファ９０ａ〜９０ｌは活性化さ
れ、特定アドレスのプログラムＲＯＭ６の内容が入出力
ポート１７ａ〜１７ｂに出力される。この特定アドレス
以降のプログラムＲＯＭ６の内容出力は、信号Ｔ１・Φ
２およびＡＮＤ−ＯＲ回路９によりプログラムカウンタ
７をカウントアップし、上記動作を繰り返すことによっ
て読み出すことができる。

【００３７】従って、本実施例の命令実行装置によれ
ば、入出力回路８およびＡＮＤ−ＯＲ回路９〜１２を追
加し、アドレス入力制御信号を入力するアドレス入力制
御端子１８と、ＲＯＭ出力制御信号を入力するＲＯＭ出
力制御端子１９とを設けることにより、通常動作と異な
るタイミングで入出力ポート１７ａ〜１７ｌより任意の
アドレスを入力し、このアドレスをプログラムカウンタ
７に設定した後、この設定されたアドレスにおけるプロ
グラムＲＯＭ６の内容をバスライン１０３を経て入出力
ポート１７ａ〜１７ｌを通して出力することができるの
で、プログラムＲＯＭ６の内容読み出しを任意のアドレ
スから行うことが可能となる。

【００３８】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。

【００３９】たとえば、本実施例の命令実行装置につい
ては、図１および図２に示すような回路構成に限定され
るものではなく、通常動作と異なるタイミングでアドレ
ス入力制御信号およびＲＯＭ出力制御信号が生成可能と
される回路構成であれば、同様の効果を得ることができ
る。

【００４０】以上の説明では、主として本発明者によっ
てなされた発明をその利用分野であるシングルチップマ
イクロコンピュータのプログラムＲＯＭの内容テストに
用いられる命令実行装置に適用した場合について説明し
たが、これに限定されるものではなく、他のメモリ機能
を備えた装置の内容テストについても広く適用可能であ
る。

【００４１】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。

【００４２】すなわち、通常動作と異なるタイミングに
て任意のアドレスを入出力ポートよりプログラムカウン
タに設定するアドレス設定手段と、このアドレス設定手
段にて設定されたプログラムカウンタの値により通常動
作と異なるタイミングにて内部記憶機構より内部バスを
経て入出力ポートにデータを出力するデータ出力手段と
を設けることにより、通常動作と異なるタイミングで入
出力ポートより任意のアドレスを入力し、この任意のア
ドレスをプログラムカウンタに設定した後、この設定さ
れた任意のアドレスにおけるプログラムＲＯＭの内容
を、通常動作と異なるタイミングにて内部バスを経て入
出力ポートを通して出力することができるので、プログ
ラムＲＯＭの任意のアドレスからの読み出しが可能とな
り、ＲＯＭ内容のテストを効率よく行うことができる。

【００４３】この結果、実行プログラムがアドレスの先
頭または所定のアドレスにない場合に、簡単な回路を入
力端子の追加のみでプログラムＲＯＭ内の任意のアドレ
スに格納されたＲＯＭ内容の確認が容易に可能とされる
命令実行装置を得ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例である命令実行装置の要部を
示すブロック図である。

【図２】本実施例の命令実行装置における入出力回路を
詳細に示すブロック図である。

【図３】本実施例の命令実行装置におけるタイミングチ
ャート図である。

【符号の説明】

１ クロック発生器 ２ マシンサイクル発生器 ３ 命令レジスタ ４ 命令デコーダ ５ 汎用レジスタ ６ プログラムＲＯＭ ７ プログラムカウンタ ８ 入出力回路 ９〜１２ ＡＮＤ−ＯＲ回路 １３，１４ ＡＮＤ回路 １５，１６ バッファ １７ａ〜１７ｌ 入出力ポート １８ アドレス入力制御端子 １９ ＲＯＭ出力制御端子 ８１〜８４ ＡＮＤ−ＯＲ回路 ８５，８６ ＳＲフリップフロップ ８７ａ〜８７ｌ ＡＮＤ回路 ８８ａ〜８８ｌ フリップフロップ ８９ａ〜８９ｌ 入力バッファ ９０ａ〜９０ｌ 出力バッファ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 入出力ポート、プログラムカウンタ、プ
   ログラムＲＯＭ、内部タイミングを発生するクロック発
   生器、マシンサイクル発生器および命令デコーダから構
   成され、前記プログラムＲＯＭの内容をテストする命令
   実行装置であって、通常動作と異なるタイミングにて任
   意のアドレスを前記入出力ポートより前記プログラムカ
   ウンタに設定するアドレス設定手段と、該アドレス設定
   手段にて設定されたプログラムカウンタの値により通常
   動作と異なるタイミングにて内部記憶機構より内部バス
   を経て入出力ポートにデータを出力するデータ出力手段
   とを設けることを特徴とする命令実行装置。