JPH0496348A - 完全誘電体分離基板の製造方法 - Google Patents
完全誘電体分離基板の製造方法Info
- Publication number
- JPH0496348A JPH0496348A JP21461990A JP21461990A JPH0496348A JP H0496348 A JPH0496348 A JP H0496348A JP 21461990 A JP21461990 A JP 21461990A JP 21461990 A JP21461990 A JP 21461990A JP H0496348 A JPH0496348 A JP H0496348A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- epitaxial growth
- selective epitaxial
- semiconductor substrate
- thermal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 51
- 238000002955 isolation Methods 0.000 title claims description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 238000009792 diffusion process Methods 0.000 claims description 20
- 238000005498 polishing Methods 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 230000000694 effects Effects 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 238000010030 laminating Methods 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000010425 asbestos Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052895 riebeckite Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、半導体素子を形成すべき各活性領域間を絶縁
体を介在させて完全に分離する完全誘電体分離基板の製
造方法に関するものである。
体を介在させて完全に分離する完全誘電体分離基板の製
造方法に関するものである。
〈従来の技術〉
従来、斯かる完全誘電体分離基板は一般に第３図に示す
ような工程を経て製造される。即ち、先ず、第１の半導
体基板１０を熱酸化して両面に熱酸化膜２０．２１を形
成し、張り合わせ技術により片面に支持基板となる第２
の半導体基板１１を張り合わせる（同図（ａ））。
ような工程を経て製造される。即ち、先ず、第１の半導
体基板１０を熱酸化して両面に熱酸化膜２０．２１を形
成し、張り合わせ技術により片面に支持基板となる第２
の半導体基板１１を張り合わせる（同図（ａ））。
次に、誘電体分離すべき領域の熱酸化膜２０をフォトエ
ツチング等により除去し、残存する熱酸化膜２０をマス
クとして第１の半導体基板１０をエツチングすることに
より素子間分離用溝１２を形成しく同図（ｂ）） 、続
いて、エツチングにより露出した第１の半導体基板１０
面を熱酸化すると、この熱酸化膜２２が熱酸化膜２１と
つながって素子分離がなされる（同図（Ｃ））。
ツチング等により除去し、残存する熱酸化膜２０をマス
クとして第１の半導体基板１０をエツチングすることに
より素子間分離用溝１２を形成しく同図（ｂ）） 、続
いて、エツチングにより露出した第１の半導体基板１０
面を熱酸化すると、この熱酸化膜２２が熱酸化膜２１と
つながって素子分離がなされる（同図（Ｃ））。
更に、素子間分離用溝１２をポリシリコン膜３０で埋め
込み（同図（ｄ））、その後に第１の半導体基板１０の
表面をエッチバック技術またはメカノケミカル研磨によ
り所望の深さまで削り（同図（ｅ））、最後に、第１の
半導体基板１０の表面を再び熱酸化して熱酸化膜２３を
形成すると（同図げ））、第１の半導体基板１０が島状
に完全に分離された完全誘電体分離基板が出来上がる。
込み（同図（ｄ））、その後に第１の半導体基板１０の
表面をエッチバック技術またはメカノケミカル研磨によ
り所望の深さまで削り（同図（ｅ））、最後に、第１の
半導体基板１０の表面を再び熱酸化して熱酸化膜２３を
形成すると（同図げ））、第１の半導体基板１０が島状
に完全に分離された完全誘電体分離基板が出来上がる。
〈発明が解決しようとする課題〉
然し乍ら、上述の製造方法には種々の問題がある。即ち
、同図（ｄ）に示す素子間分離用溝１２を埋め込むため
のポリシリコン等の素材自体が各々有する埋め込み特性
に応じて素子間分離用溝１２のアスペクト比（開口幅と
深さ）を最適になるよう設定しなければならず、更に、
素子間分離用溝１２の底部におけるボイドの問題もあり
、埋め込みに関連する工程が非常に複雑になる欠点があ
る。
、同図（ｄ）に示す素子間分離用溝１２を埋め込むため
のポリシリコン等の素材自体が各々有する埋め込み特性
に応じて素子間分離用溝１２のアスペクト比（開口幅と
深さ）を最適になるよう設定しなければならず、更に、
素子間分離用溝１２の底部におけるボイドの問題もあり
、埋め込みに関連する工程が非常に複雑になる欠点があ
る。
また、特にバイポーラＩＣで必要となる埋め込み拡散層
やコレクタコンタクト層を形成するに際し、複数回の拡
散工程を要して工程が煩雑になる問題もある。即ち、埋
め込み拡散層を形成する場合には、同図（ａ）において
第１の半導体基板１０を熱酸化する以前に該半導体基板
１０と熱酸化膜２１との界面付近に不純物を予め拡散し
て拡散層を形成しておき、コレクタコンタクト層は、同
図（Ｃ）において第１の半導体基板１０を熱酸化する以
前にエツチングにより露出している半導体基板１０の溝
側面に不純物を拡散して形成する。従って、少くとも２
回の拡散工程を特徴とする特に、アスペクト比の高い素
子間分離用溝１２ではコレクタコンタクト層の形成のた
めの拡散時に深さ方向の不純物濃度の均一性が保てない
ので、高品質のコレクタコンタクト層を得られない問題
もある。
やコレクタコンタクト層を形成するに際し、複数回の拡
散工程を要して工程が煩雑になる問題もある。即ち、埋
め込み拡散層を形成する場合には、同図（ａ）において
第１の半導体基板１０を熱酸化する以前に該半導体基板
１０と熱酸化膜２１との界面付近に不純物を予め拡散し
て拡散層を形成しておき、コレクタコンタクト層は、同
図（Ｃ）において第１の半導体基板１０を熱酸化する以
前にエツチングにより露出している半導体基板１０の溝
側面に不純物を拡散して形成する。従って、少くとも２
回の拡散工程を特徴とする特に、アスペクト比の高い素
子間分離用溝１２ではコレクタコンタクト層の形成のた
めの拡散時に深さ方向の不純物濃度の均一性が保てない
ので、高品質のコレクタコンタクト層を得られない問題
もある。
本発明は、このような従来の問題点に鑑みてなされたも
のであり、アスベスト比やボイドの問題を考慮する必要
かなく、また、コレクタコンタクト層を簡易な工程で形
成でき、且つ深さ方向の不純物濃度を制御して高品質の
コレクタコンタクト層を形成できるような完全誘電体分
離基板の製造方法を提供することを技術的課題とするも
のである。
のであり、アスベスト比やボイドの問題を考慮する必要
かなく、また、コレクタコンタクト層を簡易な工程で形
成でき、且つ深さ方向の不純物濃度を制御して高品質の
コレクタコンタクト層を形成できるような完全誘電体分
離基板の製造方法を提供することを技術的課題とするも
のである。
く課題を解決するための手段〉
本発明は、上記した課題を達成するための技術的手段と
して、完全誘電体分離基板の製造を次のような方法で行
うようにした。即ち、第１の半導体基板における分離領
域となる箇所にのみ酸化膜パターンを残存する分離領域
形成工程と、前記酸化膜パターンをマスクとして選択エ
ピタキシャル成長層を形成する活性領域形成工程と、前
記選択エピタキシャル成長層の表面に酸化膜を介在して
支持基板となる第２の半導体基板を張り合わせる張り合
わせ工程と、前記第１の半導体基板を前記選択エピタキ
シャル成長層の裏面および前記酸化膜が露出するまで研
磨する活性領域分離工程とを有することを特徴としてい
る。
して、完全誘電体分離基板の製造を次のような方法で行
うようにした。即ち、第１の半導体基板における分離領
域となる箇所にのみ酸化膜パターンを残存する分離領域
形成工程と、前記酸化膜パターンをマスクとして選択エ
ピタキシャル成長層を形成する活性領域形成工程と、前
記選択エピタキシャル成長層の表面に酸化膜を介在して
支持基板となる第２の半導体基板を張り合わせる張り合
わせ工程と、前記第１の半導体基板を前記選択エピタキ
シャル成長層の裏面および前記酸化膜が露出するまで研
磨する活性領域分離工程とを有することを特徴としてい
る。
また、前記活性領域形成工程において選択エピタキシャ
ル成長層を形成する以前に、不純物を含有したポリシリ
コンのサイドウオールを前記酸化膜の側面に形成し、前
記活性領域形成工程後であって前記張り合わせ工程以前
に、前記選択エピタキシャル成長層の表面に埋め込み拡
散層を形成するのか好ましい。
ル成長層を形成する以前に、不純物を含有したポリシリ
コンのサイドウオールを前記酸化膜の側面に形成し、前
記活性領域形成工程後であって前記張り合わせ工程以前
に、前記選択エピタキシャル成長層の表面に埋め込み拡
散層を形成するのか好ましい。
更に、分離用の前記酸化膜パターンを、所要の活性領域
深さに一致する厚みに形成するとともに、この酸化膜パ
ターンを研磨停止材として前記活性領域分離工程におけ
る研磨を行うこともできる。
深さに一致する厚みに形成するとともに、この酸化膜パ
ターンを研磨停止材として前記活性領域分離工程におけ
る研磨を行うこともできる。
く作用〉
従来の製造方法のように、エツチングにより素子間分離
用溝を形成して絶縁分離領域を設けるのではなく、絶縁
分離領域を、半導体基板にパターニングして残存した酸
化膜により予め形成しておくので、分離領域を後工程で
埋め込む必要がなくなり、分離領域のアスペクト比やボ
イドの問題を回避することができるとともに、工程数も
大幅に削減できる。
用溝を形成して絶縁分離領域を設けるのではなく、絶縁
分離領域を、半導体基板にパターニングして残存した酸
化膜により予め形成しておくので、分離領域を後工程で
埋め込む必要がなくなり、分離領域のアスペクト比やボ
イドの問題を回避することができるとともに、工程数も
大幅に削減できる。
また、コレクタコンタクト層や埋め込み拡散層を必要と
する場合には、コレクタコンタクト層を、選択エピタキ
シャン成長を行う以前に不純物を含有したポリシリコン
のサイドウオールを形成することにより組み込み、埋め
込み拡散層を、選択エピタキシャル成長を行った後に不
純物を拡散することにより組み込みできるので、深さ方
向の不純物濃度を制御でき、高品質のコレクタコンタク
ト層を形成できる。
する場合には、コレクタコンタクト層を、選択エピタキ
シャン成長を行う以前に不純物を含有したポリシリコン
のサイドウオールを形成することにより組み込み、埋め
込み拡散層を、選択エピタキシャル成長を行った後に不
純物を拡散することにより組み込みできるので、深さ方
向の不純物濃度を制御でき、高品質のコレクタコンタク
ト層を形成できる。
更に、活性領域の分離のための研磨を、分離用の酸化膜
パターンを研磨停止材として行うようにすれば、分離深
さ、つまり活性領域深さを、酸化膜パターンの厚みによ
り決定することができるので、容易に且つ正確に制御で
きる。
パターンを研磨停止材として行うようにすれば、分離深
さ、つまり活性領域深さを、酸化膜パターンの厚みによ
り決定することができるので、容易に且つ正確に制御で
きる。
〈実施例〉
以下、本発明の好ましい実施例について図面を参照しな
がら詳細に説明する。
がら詳細に説明する。
第１図は本発明の一実施例を製造工程順に示した断面図
である。先ず、同図（ａ）に示すように、第１のＮ型半
導体基板１００の表面を熱酸化して１．５μｍのシリコ
ン熱酸化膜２００を形成する。この酸化膜２００の形成
はＣＶＤ法で行うこともできる。続いて、通常のフォト
リソグラフィ技術によって分離領域となる部分に１μｍ
幅のフォトレジストパターン５００を形成する。
である。先ず、同図（ａ）に示すように、第１のＮ型半
導体基板１００の表面を熱酸化して１．５μｍのシリコ
ン熱酸化膜２００を形成する。この酸化膜２００の形成
はＣＶＤ法で行うこともできる。続いて、通常のフォト
リソグラフィ技術によって分離領域となる部分に１μｍ
幅のフォトレジストパターン５００を形成する。
次に、同図（ｂ）に示すように、フォトレジストパター
ンをマスクとしてドライエツチング技術により熱酸化膜
２００をエツチングし、熱酸化膜パターン２１０を形成
する。
ンをマスクとしてドライエツチング技術により熱酸化膜
２００をエツチングし、熱酸化膜パターン２１０を形成
する。
そして、同図（Ｃ）に示すように、分離領域に残存した
熱酸化膜パターン２１０をマスクとして活性領域にＥ
Ｌ Ｏ（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅ
ｒｇｒｏｗｔｈ）技術によりＮ型の選択エピタキシャル
成長層３００を約１．５μｍ形成し、その表面を熱酸化
してシリコン熱酸化膜２２０を１μｍ形成する。尚、こ
の熱酸化膜２２０の表面を、必要に応じてエッチバック
技術またはメカノケミカル研磨により平坦化してもよい
。
熱酸化膜パターン２１０をマスクとして活性領域にＥ
Ｌ Ｏ（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅ
ｒｇｒｏｗｔｈ）技術によりＮ型の選択エピタキシャル
成長層３００を約１．５μｍ形成し、その表面を熱酸化
してシリコン熱酸化膜２２０を１μｍ形成する。尚、こ
の熱酸化膜２２０の表面を、必要に応じてエッチバック
技術またはメカノケミカル研磨により平坦化してもよい
。
更に、同図（ｄ）に示すように、上述の平坦な熱酸化膜
２２０面に、支持基板となる第２の半導体基板１５０を
張り合わせ技術により張り合わせる。
２２０面に、支持基板となる第２の半導体基板１５０を
張り合わせ技術により張り合わせる。
次に、同図（ｅ）に示すように、第１の半導体基板１０
０の裏面をメカノケミカル研磨することにより、活性領
域である選択エピタキシャル成長層３００および分離領
域である熱酸化膜パターン２１０を露出させる。この場
合、熱酸化膜パターン２１０を研磨停止材として研磨す
るようにすれば、活性領域深さを熱酸化膜パターン２１
０の厚みにより決定することができが、所望の活性領域
深さまで削り込むようにしてもよい。
０の裏面をメカノケミカル研磨することにより、活性領
域である選択エピタキシャル成長層３００および分離領
域である熱酸化膜パターン２１０を露出させる。この場
合、熱酸化膜パターン２１０を研磨停止材として研磨す
るようにすれば、活性領域深さを熱酸化膜パターン２１
０の厚みにより決定することができが、所望の活性領域
深さまで削り込むようにしてもよい。
最後に、同図げ）に示すように、選択エピタキシャル成
長層３００を酸化して酸化膜２３０を形成すれば、活性
領域である選択エピタキシャル成長層３００が島状に完
全に分離された完全誘電体分離基板が出来上がる。この
基板に素子を形成するに当たっては、酸化膜２３０の所
望の領域を開口して拡散技術により行う。
長層３００を酸化して酸化膜２３０を形成すれば、活性
領域である選択エピタキシャル成長層３００が島状に完
全に分離された完全誘電体分離基板が出来上がる。この
基板に素子を形成するに当たっては、酸化膜２３０の所
望の領域を開口して拡散技術により行う。
前記実施例において埋め込み拡散層を必要とする場合に
は、同図（Ｃ１において選択エピタキシャル成長を行っ
た後に、この選択エピタキシャル成長層３００にイオン
注入または拡散により埋め込み拡散層を形成し、その後
に酸化膜２２０を形成する手順で行えばよい。
は、同図（Ｃ１において選択エピタキシャル成長を行っ
た後に、この選択エピタキシャル成長層３００にイオン
注入または拡散により埋め込み拡散層を形成し、その後
に酸化膜２２０を形成する手順で行えばよい。
この製造方法によれば、エツチングにより素子間分離用
溝を形成して絶縁分離領域を設ける従来の製造方法と異
なり、半導体基板１００に残存した熱酸化膜パターン２
１０により絶縁分離領域を予め形成しておくので、分離
領域を後工程で埋め込む必要がなくなり、分離領域のア
スペクト比やボイドの問題を回避することができるとと
もに、工程数も大幅に削減できる。
溝を形成して絶縁分離領域を設ける従来の製造方法と異
なり、半導体基板１００に残存した熱酸化膜パターン２
１０により絶縁分離領域を予め形成しておくので、分離
領域を後工程で埋め込む必要がなくなり、分離領域のア
スペクト比やボイドの問題を回避することができるとと
もに、工程数も大幅に削減できる。
次に、本発明の他の実施例を第２図により説明する。同
図において第１図と同−若しくは同等のものには同一の
符号を付してあり、同図（ａ）〜（ｂ）の工程は第１図
（ａ）〜（ｂ）の工程と同様である。即ち、第１のＮ型
半導体基板１００の表面を熱酸化して１．５μｍのシリ
コン熱酸化膜２００を形成し、通常のフォトリソグラフ
ィ技術によって分離領域となる部分に１μｍ幅のフォト
レジストパターン５００を形成する（同図（ａ））。次
に、フォトレジストパターン５００をマスクとしてドラ
イエツチング技術により熱酸化膜２００をエツチングし
て熱酸化膜パターン２１０を形成する。
図において第１図と同−若しくは同等のものには同一の
符号を付してあり、同図（ａ）〜（ｂ）の工程は第１図
（ａ）〜（ｂ）の工程と同様である。即ち、第１のＮ型
半導体基板１００の表面を熱酸化して１．５μｍのシリ
コン熱酸化膜２００を形成し、通常のフォトリソグラフ
ィ技術によって分離領域となる部分に１μｍ幅のフォト
レジストパターン５００を形成する（同図（ａ））。次
に、フォトレジストパターン５００をマスクとしてドラ
イエツチング技術により熱酸化膜２００をエツチングし
て熱酸化膜パターン２１０を形成する。
そして、同図（Ｃ）に示すように、不純物、例えばアン
チモンを含有するポリシリコン膜４００を減圧ＣＶＤ技
術によって５０００人堆積し、続いて、同図（ｄ）に示
すように、ドライエツチング技術によりポリシリコン膜
４００をエツチングしてサイドウオール４１０を形成す
る。
チモンを含有するポリシリコン膜４００を減圧ＣＶＤ技
術によって５０００人堆積し、続いて、同図（ｄ）に示
すように、ドライエツチング技術によりポリシリコン膜
４００をエツチングしてサイドウオール４１０を形成す
る。
次に、同図（ｅ）に示すように、分離領域に残存した熱
酸化膜パターン２１０をマスクとして活性領域にＥＬＯ
技術によりＮ型の選択エピタキシャル成長層３００を約
１．５μｍ形成し、その表面に、イオン注入または拡散
によりアンチモンの埋め込み拡散層３１０を形成する。
酸化膜パターン２１０をマスクとして活性領域にＥＬＯ
技術によりＮ型の選択エピタキシャル成長層３００を約
１．５μｍ形成し、その表面に、イオン注入または拡散
によりアンチモンの埋め込み拡散層３１０を形成する。
更に、同図げ）に示すように、酸化膜２２０を約１μｍ
形成する。この酸化膜２２０は、必要に応じてその表面
をエッチバック技術またはメカノケミカル研磨により平
坦化ししてもよい。
形成する。この酸化膜２２０は、必要に応じてその表面
をエッチバック技術またはメカノケミカル研磨により平
坦化ししてもよい。
そして、同図（ｇ：Ｉに示すように、上述の平坦な酸化
膜２２０面に、支持基板となる第２の半導体基板１５０
を張り合わせ技術により張り合わせた後に、第１の半導
体基板１００の裏面をメカノケミカル研磨することによ
り、活性領域である選択エピタキシャル成長層３００、
コレクタコンタクト層となるサイドウオール４１０およ
び分離領域である熱酸化膜パターン２１０を露出させる
。この場合、熱酸化膜パターン２１０を研磨停止材とし
て研磨してもよいし、或いは所望の活性領域深さまで削
り込んでもよい。
膜２２０面に、支持基板となる第２の半導体基板１５０
を張り合わせ技術により張り合わせた後に、第１の半導
体基板１００の裏面をメカノケミカル研磨することによ
り、活性領域である選択エピタキシャル成長層３００、
コレクタコンタクト層となるサイドウオール４１０およ
び分離領域である熱酸化膜パターン２１０を露出させる
。この場合、熱酸化膜パターン２１０を研磨停止材とし
て研磨してもよいし、或いは所望の活性領域深さまで削
り込んでもよい。
最後に、同図（ｇ）に示すように、選択エピタキシャル
成長層３００を酸化して酸化膜２３０を形成すれば、活
性領域である選択エピタキシャル成長層３００が島状に
完全に分離された完全誘電体分離基板が出来上がる。こ
の基板に素子を形成するに当たっては、前述と同様に酸
化膜２３０の所望の領域を開口して拡散技術により行う
。
成長層３００を酸化して酸化膜２３０を形成すれば、活
性領域である選択エピタキシャル成長層３００が島状に
完全に分離された完全誘電体分離基板が出来上がる。こ
の基板に素子を形成するに当たっては、前述と同様に酸
化膜２３０の所望の領域を開口して拡散技術により行う
。
この実施例は、各工程については第１図の実施例と基本
的に同様であって、コレクタコンタクト層および埋め込
み拡散層を形成する場合を示したものである。即ち、コ
レクタコンタクト層は、選択エピタキシャン成長を行う
以前に不純物を含有したポリシリコンのサイドウオール
４１０を形成することにより組み込み、埋め込み拡散層
は、選択エピタキシャル成長を行った後に不純物を拡散
することにより組み込むものである。選択エピタキシャ
ル成長法により活性領域を形成する手段を用いる製造方
法において埋め込み拡散層を予め形成することが困難で
あったのを、選択エピタキシャル成長層３００面に第２
の半導体基板１５０を張りつけることで可能にしている
。
的に同様であって、コレクタコンタクト層および埋め込
み拡散層を形成する場合を示したものである。即ち、コ
レクタコンタクト層は、選択エピタキシャン成長を行う
以前に不純物を含有したポリシリコンのサイドウオール
４１０を形成することにより組み込み、埋め込み拡散層
は、選択エピタキシャル成長を行った後に不純物を拡散
することにより組み込むものである。選択エピタキシャ
ル成長法により活性領域を形成する手段を用いる製造方
法において埋め込み拡散層を予め形成することが困難で
あったのを、選択エピタキシャル成長層３００面に第２
の半導体基板１５０を張りつけることで可能にしている
。
〈発明の効果〉
以上のように本発明の完全誘電体分離基板の製造方法に
よると、半導体基板に残存した酸化膜パターンにより絶
縁分離領域を予め形成してお（のて、分離領域を後工程
で埋め込む必要がなくなり、分離領域のアスペクト比や
ボイドの問題を回避することができるとともに、工程数
も大幅に削減できる。しかも、分離深さを十分に取れる
利点がある。
よると、半導体基板に残存した酸化膜パターンにより絶
縁分離領域を予め形成してお（のて、分離領域を後工程
で埋め込む必要がなくなり、分離領域のアスペクト比や
ボイドの問題を回避することができるとともに、工程数
も大幅に削減できる。しかも、分離深さを十分に取れる
利点がある。
また、コレクタコンタクト層をポリシリコンのサイドウ
オールにより形成できるため、深さ方向の不純物濃度を
制御てき、高品質のコレクタコンタクト層を形成できる
。
オールにより形成できるため、深さ方向の不純物濃度を
制御てき、高品質のコレクタコンタクト層を形成できる
。
更に、活性領域の分離のための研磨を、分離用の酸化膜
パターンを研磨停止材として行うようにすれば、活性領
域深さを、酸化膜パターンの厚みにより決定することが
できるの゛て、容易に且つ正確に制御できる。
パターンを研磨停止材として行うようにすれば、活性領
域深さを、酸化膜パターンの厚みにより決定することが
できるの゛て、容易に且つ正確に制御できる。
第１図（ａ）〜げ）は本発明の一実施例を製造工程順に
示した断面図、 第２図（ａ）〜卸は本発明の他の実施例を製造工程順に
示した断面図、 第３図（ａ）〜げ）は従来の製造方法を製造工程順に示
した断面図である。 ０・・・第１の半導体基板 ０・・・第２の半導体基板 ０・・・熱酸化膜パターン ０・・・酸化膜 ０・・・選択エピタキシャル成長層 ０・・・埋め込み拡散層 ０・・・サイドウオール
示した断面図、 第２図（ａ）〜卸は本発明の他の実施例を製造工程順に
示した断面図、 第３図（ａ）〜げ）は従来の製造方法を製造工程順に示
した断面図である。 ０・・・第１の半導体基板 ０・・・第２の半導体基板 ０・・・熱酸化膜パターン ０・・・酸化膜 ０・・・選択エピタキシャル成長層 ０・・・埋め込み拡散層 ０・・・サイドウオール
Claims (3)
- （１）第１の半導体基板における分離領域となる箇所に
のみ酸化膜パターンを残存する分離領域形成工程と、前
記酸化膜パターンをマスクとして選択エピタキシャル成
長層を形成する活性領域形成工程と、前記選択エピタキ
シャル成長層の表面に酸化膜を介在して支持基板となる
第２の半導体基板を張り合わせる張り合わせ工程と、前
記第１の半導体基板を前記選択エピタキシャル成長層の
裏面および前記酸化膜が露出するまで研磨する活性領域
分離工程とを有することを特徴とする完全誘電体分離基
板の製造方法。 - （２）前記活性領域形成工程において選択エピタキシャ
ル成長層を形成する以前に、不純物を含有したポリシリ
コンのサイドウォールを前記酸化膜の側面に形成し、前
記活性領域形成工程後であって前記張り合わせ工程以前
に、前記選択エピタキシャル成長層の表面に埋め込み拡
散層を形成することを特徴とする請求項（１）に記載の
完全誘電体分離基板の製造方法。 - （３）分離用の前記酸化膜パターンを、所要の活性領域
深さに一致する厚みに形成するとともに、この酸化膜パ
ターンを研磨停止材として前記活性領域分離工程におけ
る研磨を行うことを特徴とする請求項（１）に記載の完
全誘電体分離基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2214619A JP2643015B2 (ja) | 1990-08-13 | 1990-08-13 | 完全誘電体分離基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2214619A JP2643015B2 (ja) | 1990-08-13 | 1990-08-13 | 完全誘電体分離基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0496348A true JPH0496348A (ja) | 1992-03-27 |
| JP2643015B2 JP2643015B2 (ja) | 1997-08-20 |
Family
ID=16658729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2214619A Expired - Fee Related JP2643015B2 (ja) | 1990-08-13 | 1990-08-13 | 完全誘電体分離基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2643015B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5542010A (en) * | 1993-02-19 | 1996-07-30 | At&T Corp. | Rapidly tunable wideband integrated optical filter |
| FR2812451A1 (fr) * | 2000-07-28 | 2002-02-01 | St Microelectronics Sa | Procede de fabrication d'un ensemble silicium sur isolant a ilots minces semi-conducteurs entoures d'un materiau isolant |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5928375A (ja) * | 1982-08-10 | 1984-02-15 | Nec Corp | 半導体装置用基板およびその製造方法 |
| JPS61154142A (ja) * | 1984-12-27 | 1986-07-12 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1990
- 1990-08-13 JP JP2214619A patent/JP2643015B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5928375A (ja) * | 1982-08-10 | 1984-02-15 | Nec Corp | 半導体装置用基板およびその製造方法 |
| JPS61154142A (ja) * | 1984-12-27 | 1986-07-12 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5542010A (en) * | 1993-02-19 | 1996-07-30 | At&T Corp. | Rapidly tunable wideband integrated optical filter |
| FR2812451A1 (fr) * | 2000-07-28 | 2002-02-01 | St Microelectronics Sa | Procede de fabrication d'un ensemble silicium sur isolant a ilots minces semi-conducteurs entoures d'un materiau isolant |
| US6593204B2 (en) | 2000-07-28 | 2003-07-15 | Stmicroelectronics Sa | Method of fabricating a silicon-on-insulator system with thin semiconductor islets surrounded by an insulative material |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2643015B2 (ja) | 1997-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02214140A (ja) | トレンチ分離構造を形成するためにシリコン基板に丸形底部を有するトレンチを形成する方法 | |
| JP3581505B2 (ja) | 半導体装置の素子分離領域の形成方法 | |
| JP3120275B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH10144785A (ja) | 半導体装置及びその素子分離方法 | |
| US5909626A (en) | SOI substrate and fabrication process therefor | |
| JPS6015944A (ja) | 半導体装置 | |
| JPS6038832A (ja) | 半導体装置とその製造方法 | |
| JPH0496348A (ja) | 完全誘電体分離基板の製造方法 | |
| KR100340864B1 (ko) | 버즈 빅 현상을 이용한 이중막 실리콘 기판의 제조 방법 | |
| JPH0555361A (ja) | 半導体装置及びその製造方法 | |
| JP2004096044A (ja) | 基板及びその製造方法 | |
| JPS6276646A (ja) | 半導体装置の製造方法 | |
| JPH04209534A (ja) | 半導体装置の製造方法 | |
| JPH0396249A (ja) | 半導体装置の製造方法 | |
| KR100361761B1 (ko) | 반도체소자의소자분리절연막형성방법 | |
| JPH0496347A (ja) | 完全誘電体分離基板の製造方法 | |
| JPH11186253A (ja) | 半導体装置の製造方法 | |
| JPH0258778B2 (ja) | ||
| JPH1050824A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH10321549A (ja) | 半導体基板の製造方法 | |
| JPS5950540A (ja) | 半導体装置の製造方法 | |
| JPS60189235A (ja) | 半導体装置の製造方法 | |
| JPS6017929A (ja) | 半導体装置の製造方法 | |
| JPH01274448A (ja) | 素子分離領域の形成方法 | |
| KR20010004046A (ko) | 에스오아이 기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080502 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |