FR2812451A1 - Procede de fabrication d'un ensemble silicium sur isolant a ilots minces semi-conducteurs entoures d'un materiau isolant - Google Patents
Procede de fabrication d'un ensemble silicium sur isolant a ilots minces semi-conducteurs entoures d'un materiau isolant Download PDFInfo
- Publication number
- FR2812451A1 FR2812451A1 FR0009987A FR0009987A FR2812451A1 FR 2812451 A1 FR2812451 A1 FR 2812451A1 FR 0009987 A FR0009987 A FR 0009987A FR 0009987 A FR0009987 A FR 0009987A FR 2812451 A1 FR2812451 A1 FR 2812451A1
- Authority
- FR
- France
- Prior art keywords
- insulating material
- layer
- semiconductor substrate
- silicon
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011810 insulating material Substances 0.000 title claims abstract description 109
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000012212 insulator Substances 0.000 title description 5
- 239000000758 substrate Substances 0.000 claims abstract description 111
- 239000004065 semiconductor Substances 0.000 claims abstract description 110
- 238000005530 etching Methods 0.000 claims abstract description 16
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 8
- 238000011049 filling Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 60
- 239000010703 silicon Substances 0.000 claims description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 23
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 19
- 229910000927 Ge alloy Inorganic materials 0.000 claims description 13
- 229910000676 Si alloy Inorganic materials 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 12
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 9
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 230000000284 resting effect Effects 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 238000000407 epitaxy Methods 0.000 claims description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- -1 silicon nitrides Chemical class 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 238000000429 assembly Methods 0.000 description 10
- 230000000712 assembly Effects 0.000 description 10
- 238000002513 implantation Methods 0.000 description 6
- 239000000203 mixture Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007725 thermal activation Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76275—Vertical isolation by bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76278—Vertical isolation by selective deposition of single crystal silicon, i.e. SEG techniques
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
Abstract
Proc ed e de fabrication d'un ensemble comprenant au moins un îlot d'un mat eriau semi-conducteur reposant sur un autre mat eriau isolant, ledit au moins un îlot etant entour e d'un mat eriau isolant, à partir d'un premier substrat semi-conducteur comportant deux surfaces principales parallèles, comprenant :a) la r ealisation d'une couche d'un premier mat eriau isolant destin ee à entourer ledit au moins un îlot semi-conducteur, d epos ee sur la surface principale sup erieure dudit premier substrat semi-conducteur,b) la formation sur ladite surface principale sup erieure dudit premier substrat semi-conducteur d'une couche mince semi-conductrice composant ledit au moins un îlot et pr esentant une aptitude à la gravure s elective par rapport audit premier substrat semi-conducteur,c) la formation sur la surface, form ee par ledit au moins un îlot dudit premier mat eriau isolant et par ladite couche mince semi-conductrice, d'une couche d'un deuxième mat eriau isolant,d) le retrait dudit premier substrat semi-conducteur.
Description
Procédé de fabrication d'un ensemble Silicium sur isolant à îlots
minces semi-conducteurs entourés d'un matériau isolant.
La présente invention concerne d'une manière générale un procédé de fabrication d'un ensemble comprenant un substrat semi-conducteur et une couche d'un matériau isolant sur laquelle repose ledit substrat, c'est à dire un ensemble de type SOI (Silicon On Insulator) et, en particulier, un procédé permettant l'obtention d'un ensemble SOI comportant une couche semi-conductrice extrêmement minces et d'excellente uniformité composée d'îlots minces semi-conducteurs entourés d'un matériau isolant
et reposant sur une couche d'un autre matériau isolant.
Ces ensembles SOI sont plus particulièrement destinés à être utilisés pour réaliser des dispositifs du type totalement appauvris en porteur de
charge dans la zone de canal encore appelés dispositifs "fully depleted".
Pour ces dispositifs, l'épaisseur du substrat semi-conducteur, encore appelé couche active, définit la tension de seuil des transistors de type MOS
et revêt une grande importance.
Une difficulté majeure de l'utilisation des ensembles "fully depleted" est la réalisation de couches minces de substrat semi-conducteur sur une couche d'un matériau isolant avec un bon contrôle et une reproductibilité suffisante de l'épaisseur de cette couche active entre deux ensembles différents obtenus de la même manière et ayant la même
destination.
Pour être performantes, les structures "fully depleted" nécessiteraient des couches actives d'épaisseur de l'ordre de 5 à 30 nanomètres en fonction de la tension de seuil que l'on veut obtenir et des dimensions des grilles des transistors. Par exemple, pour une largeur de pistes de 0, 1 g et pour une tension de seuil d'environ 0.35 volts, l'épaisseur idéale de silicium est de l'ordre de 15 nm. Tout défaut de planéité de la couche active ainsi que toute différence d'épaisseur de la couche active entre deux ensembles entraînent une variation correspondante de la tension de seuil. En général, sur une même couche active, le défaut de planéité est faible (de l'ordre de quelques %), mais d'un ensemble à un autre, la
différence d'épaisseur peut être beaucoup plus importante.
Les techniques de fabrication d'ensembles SOI connues présentent toutes un certain nombre d'inconvénients, en particulier un faible rendement de production, l'obtention de couches active et d'isolant d'épaisseur relativement importante et d'uniformité médiocre, difficilement reproductible d'un ensemble à un autre et par conséquent une
tension de seuil difficilement contrôlable.
Un premier procédé de fabrication d'ensembles SOI, connu sous le nom de "Technologie SIMOX", consiste à former une couche d'oxyde de silicium ensevelie dans un substrat de silicium par une étape d'implantation d'oxygène à dose élevée suivie d'un recuit à une température supérieure à 1300 C. Un inconvénient majeur de ce procédé est qu'il nécessite un équipement non standard. En outre, la durée élevée du processus d'implantation d'oxygène à dose élevée réduit très sensiblement le rendement de production. Les ensembles obtenus par ce procédé souffrent également d'une qualité insuffisante de la couche d'oxyde de silicium ensevelie et de la mince couche de silicium due à une densité élevée de trous d'épingles. Dans ce procédé, l'épaisseur des couches de silicium et des couches d'oxyde de silicium ensevelies est déterminée par le processus d'implantation, à savoir une implantation massive d'oxygène sous forte énergie et à dose élevée. Ainsi, il est particulièrement difficile d'atteindre des épaisseurs inférieures à 50 nm pour la couche de silicium résiduelle obtenue par ce procédé et inférieures à 80 nm pour la couche d'oxyde de
silicium ensevelie.
Un second procédé connu sous le nom de "Technique BESOI", consiste à former un ensemble SOI par la formation sur une surface d'un premier substrat de silicium d'un mince film de SiO2, puis à réunir ce premier substrat, par le mince film de SiO2, à un second substrat de silicium et enfin à éliminer par meulage et polissage mécanique une partie d'un des substrats de silicium pour former une mince couche de silicium au-dessus de la couche d'oxyde de silicium ensevelie. La couche d'oxyde de silicium sur le premier substrat de silicium est formée par une succession d'étapes qui sont: l'oxydation de la surface de ce premier substrat suivie de l'attaque de la couche d'oxyde formée pour obtenir l'épaisseur voulue. Ce procédé ne permet d'obtenir que des couches d'oxyde de silicium ensevelies et des couches de silicium sur les couches d'oxyde de silicium ensevelies relativement épaisses du fait du mauvais contrôle du procédé d'attaque. De plus, si l'on cherche à obtenir des couches minces par ce procédé, celles-ci présentent une mauvaise uniformité consécutive à la mise en oeuvre d'étapes mécaniques qui génèrent généralement un relief sur
la surface de la couche active.
Un troisième procédé, connu sous le nom de "Technologie SMARTCUT" consiste à former par oxydation sur un premier substrat de silicium, une couche mince d'oxyde de silicium puis à implanter des ions H+ dans ce premier substrat de silicium sous la mince couche d'oxyde de silicium pour former, au sein de celui-ci, un plan de cavités. On réunit ensuite, par la mince couche d'oxyde de silicium, le premier substrat à un deuxième substrat de silicium. On soumet ensuite l'ensemble ainsi formé à une activation thermique qui a pour but de transformer le plan de cavités en
un plan de coupe.
Ce procédé permet de récupérer d'une part un ensemble SOI et, d'autre part, un substrat de silicium réutilisable. Ce procédé nécessite l'implantation d'une dose élevée d'atomes d'hydrogène. Bien que ces atomes d'hydrogène soient de petite taille, la surface de la couche mince de
silicium obtenue se trouve endommagée par la formation de trous d'épingle.
En outre, l'utilisation de cette technique ne permet généralement pas d'obtenir d'épaisseurs de couche mince de silicium inférieures à 50 nm environ. Dans les ensembles SOI ainsi obtenus, l'épaisseur de la couche active de silicium formée est déterminée par l'implantation de l'hydrogène permettant la coupe du substrat initial et ensuite le polissage final de cette couche. Le défaut de planéité engendré par ce procédé est d'environ 5 nm quelle que soit l'épaisseur de la couche finale. Il devient donc un inconvénient majeur pour des épaisseurs inférieures à 50 nm. De plus, la variation d'épaisseur d'une plaque à une autre peut être de l'ordre de 25% à % de l'épaisseur moyenne d'un lot de plaque, par exemple pour des épaisseurs nominales inférieures à 50 nm ce qui constitue un handicap important lors de la réalisation de circuits complexes en raison de la différence de tension de seuil résultant de la différence d'épaisseur. Les procédés ci-dessus sont décrits, en particulier, dans l'article SOI: Materials to Systems (SOI: matériaux à systèmes) A.J. Auberton-Hervé,
1996 IEEE.
La présente invention propose de fournir un procédé de fabrication d'un ensemble SOI, qui remédie aux inconvénients des procédés de l'art antérieur. En particulier, la présente invention propose un procédé de
fabrication d'un ensemble SOI qui permet d'obtenir des substrats semi-
conducteurs, reposant sur une couche d'un matériau isolant, très minces, de très bonne uniformité et possédant une très bonne reproductibilité sous la
forme d'îlots minces semi-conducteurs entourés d'un matériau isolant.
Selon un aspect de l'invention, le procédé de fabrication d'un
ensemble comprenant au moins un îlot mince d'un matériau semi-
conducteur reposant sur un matériau isolant, ledit au moins un îlot mince
étant entouré d'un matériau isolant, à partir d'un premier substrat semi-
conducteur comportant deux surfaces principales parallèles, comprend les étapes suivantes: a) la réalisation d'une couche d'un premier matériau isolant destinée à entourer ledit au moins un îlot mince semi-conducteur, déposée sur la surface principale supérieure dudit premier substrat semiconducteur, b) la formation sur ladite surface principale supérieure dudit premier substrat semi-conducteur d'une couche mince semi- conductrice composant ledit au moins un îlot mince semi-conducteur et présentant une aptitude à la gravure sélective par rapport audit premier substrat semi-conducteur, c) la formation sur la surface, formée par ledit au moins un îlot mince dudit matériau semi-conducteur et par ledit premier matériau isolant, d'une couche d'un deuxième matériau isolant,
d) le retrait dudit premier substrat semi-conducteur.
On entend par surfaces principales d'un substrat semi-conducteur au sens de l'invention, les surfaces les plus importantes du substrats qui seront soumises aux différentes étapes du procédé par opposition aux surfaces latérales. Selon un autre aspect de l'invention, la surface principale inférieure du premier substrat semi-conducteur repose sur la surface principale supérieure d'un second substrat semi-conducteur présentant une aptitude à
la gravure sélective par rapport audit premier substrat semi-conducteur.
L'adjonction d'un second substrat semi-conducteur sous le premier substrat semi-conducteur permet en outre, selon le choix du matériau constituant le premier substrat semi-conducteur,qui peut être perdu lors de son retrait, de diminuer les coûts de fabrication d'un ensemble selon l'invention en diminuant l'épaisseur du second substrat semi-conducteur et en récupérant, une fois le retrait du premier substrat semi-conducteur, un
substrat semi-conducteur réutilisable.
Selon un autre aspect de l'invention, on réalise au moins une tranchée débouchant à ladite surface principale supérieure dudit premier substrat semi-conducteur, traversant ledit premier substrat semi-conducteur et au moins une partie dudit deuxième substrat semi-conducteur, pouvant être remplie d'un troisième matériau isolant présentant une aptitude à la gravure
sélective au moins par rapport audit premier matériau isolant.
En particulier, ces tranchées permettent d'avoir un accès plus aisé à une surface plus importante du premier substrat semi-conducteur et permettent ainsi de réduire le temps nécessaire au retrait du premier substrat semiconducteur. Leur éventuel remplissage par un troisième matériau isolant facilitera, par l'absence de trou sur la surface principale supérieure du premier substrat semi-conducteur, la réalisation de la couche
du premier matériau isolant.
De préférence, ladite couche dudit premier matériau isolant est réalisée de manière à ne couvrir que lesdites au moins une tranchée et leur proche périphérie et l'on procédera au retrait dudit troisième matériau isolant pouvant remplir ladite au moins une tranchée avant de procéder au
retrait dudit premier substrat semi-conducteur.
On entend par proche périphérie de la tranchée, une surface s'étendant
au plus de 5 nm de du bord de la tranchée.
Ainsi, ladite couche dudit premier matériau isolant étant constitué d'un matériau présentant une sélectivité à la gravure par rapport audit troisième matériau pouvant remplir les tranchées, ladite couche jouera le rôle de couche d'arrêt lors du retrait dudit troisième matériau pouvant remplir lesdites tranchées afin de permettre une diminution du temps de retrait dudit premier substrat semi-conducteur comme précédemment mentionné. Selon un aspect préférentiel de l'invention, et en particulier lorsque la
au moins une tranchée ne traverse qu'une partie du second substrat semi-
conducteur on réalise une coupe dudit second substrat semi-conducteur selon un plan parallèle auxdites surfaces principales dudit premier substrat
semi-conducteur et sécant de ladite au moins une tranchée.
Ainsi, on pratique un accès aux tranchées permettant par exemple le
retrait du troisième matériau isolant pouvant les remplir.
Selon un autre aspect de l'invention, on fixe ladite couche dudit
deuxième matériau isolant sur une couche d'un quatrième matériau isolant.
Ainsi, on obtient une épaisseur d'isolant plus importante pour supporter ledit au moins un îlot semi-conducteur entouré d'un matériau isolant selon les ensembles obtenus selon l'invention. Ceci permet en outre une diminution du temps nécessaire à la formation de la dite couche dudit
deuxième matériau isolant.
Selon un autre aspect de l'invention, l'étape de formation de ladite couche dudit premier matériau isolant comprend la formation d'une couche dudit premier matériau isolant et la gravure de ladite couche dudit premier matériau isolant pour former des bandes résiduelles dudit premier matériau
isolant et des zones libres destinées à contenir lesdits au moins un îlot semi-
conducteur.
Selon un autre aspect de l'invention, l'épaisseur de ladite couche mince semi-conductrice composant ledit au moins un îlot est sensiblement identique à l'épaisseur de ladite couche dudit premier matériau isolant et
ladite épaisseur est comprise entre 3 et 15 nm.
On entend par épaisseur sensiblement identique, des épaisseurs ne
variant pas de plus de 5% l'une par rapport à l'autre.
Selon un autre aspect de l'invention, ladite couche dudit deuxième matériau isolant formée à l'étape c couvre toute la surface formée par chacun desdits au moins un îlot mince semi-conducteur et par ladite couche
dudit premier matériau isolant.
Selon un autre aspect de l'invention, les substrats semi-conducteurs sont choisis parmi le silicium pur mono ou poly cristallin, le germanium, les alliages de silicium et de germanium SilxGex (0<x<l) ou les alliages de silicium et de germanium contenant du carbone Sil xyGexCy (O<x<0.95 et 0<y<0.95). Plus particulièrement, le matériau formant ladite couche mince mince semi-conductrice composant ledit au moins un îlot mince semiconducteur
et celui formant ledit deuxième substrat semi-conducteur sont identiques.
Préférentiellement, ledit premier substrat semi-conducteur est un alliage SilxGex (0<x<1) et ledit second substrat semi-conducteur est du
silicium mono-cristallin.
Selon un autre aspect de l'invention, lesdits matériaux isolants sont
choisis parmi les oxydes de silicium et les nitrures de silicium.
Plus particulièrement, ledit deuxième, ledit troisième et ledit
quatrième matériaux isolants sont identiques.
Préférentiellement, ledit premier matériau isolant est du nitrure de
silicium et ledit second matériau isolant est de l'oxyde de silicium.
Selon un autre aspect de l'invention, l'étape c du procédé est réalisée
par une épitaxie sélective.
Préférentiellement, l'étape d du procédé est réalisé par une gravure
sélective dudit second matériau semi-conducteur.
Particulièrement, la coupe dudit second substrat semi-conducteur est
réalisée à l'aide de la technologie "SMARTCUT".
La suite de la description se réfère aux figures annexées, qui
représentent schématiquement et de manière non-limitative deux mise en oeuvre du procédé selon l'invention et présentent les ensembles SOI à différentes étapes de fabrication:
Une première mise en oeuvre concerne les figures 1 à 8.
La figure 1 est une vue en coupe d'un ensemble initial comprenant deux substrats semi-conducteurs disposés l'un sur l'autre et des tranchées
creusées au sein de ces deux substrats et remplies d'un matériau isolant.
Les figures 2 à 8 sont des vues en coupe de l'ensemble au cours de
différentes phases du procédé.
En particulier, la figure 8 montre 1' ensemble achevé comprenant des îlots mince d'un matériau semi-conducteur entourés d'un premier matériau
isolant, le tout reposant sur un deuxième matériau isolant.
L'ensemble, illustré à la figure 1, comprend un premier substrat semi-
conducteur 1, par exemple en alliage SiGe, sur lequel repose un second substrat semi-conducteur 2 formé d'un matériau différent, par exemple en silicium mono cristallin. Deux tranchées débouchantes 3, remplies d'un premier matériau isolant, par exemple en oxyde de silicium SiO2 sont prévues. Ces tranchées traversent ledit premier substrat semi-conducteur 1 et une partie dudit second substrat semi-conducteur 2. Le nombre de tranchées 3 n'est pas limité à celui correspondant à la figure 1 mais
l'ensemble initial utilisé doit présenter au moins une tranchée 3.
Les tranchées 3 peuvent être obtenues par tout procédé connu comme par exemple par un procédé connu d'isolation latérale connu sous le nom de
STI ("Shallow Trench Isolation").
Les matériaux constituant le premier substrat semi-conducteur 1 et le second substrat semi-conducteur 2 peuvent être choisis parmi le silicium pur mono ou poly cristallin, le germanium, les alliages de silicium et de germanium du type Sil xGex (0<x<l) ou les alliages de silicium et de germanium contenant du carbone du type Silx yGexCy (0<x<0.95 et 0<y<0.95) de manière que l'un présente une sélectivité à la gravure par rapport à l'autre. Cette sélectivité à la gravure sera notamment appréciable lors de la réalisation des dernières étapes du procédé o certaines couches seront sélectivement gravées et retirées pour obtenir l'ensemble final sans
en détruire les couches nécessaires.
Selon un mode de réalisation particulier, on procède alors au dépôt d'une couche 4 d'un second matériau isolant, par exemple en nitrure de
silicium Si3N4, sur toute la surface du premier substrat semi-conducteur 1.
Les tranchées 3 remplies du premier matériau isolant sont également recouvertes par la couche 4 de second matériau isolant. Cette étape est
illustrée à la figure 2.
On grave la couche 4 du deuxième matériau isolant. On obtient ainsi des bandes résiduelles 5 du deuxième matériau isolant qui couvre la surface débouchante du premier matériau isolant remplissant les tranchées 3 et la proche périphérie de cette surface débouchante. Il est bien entendu que conformément à cette mise en oeuvre particulière du procédé, le nombre de bandes résiduelles 5 obtenues est identique à celui des tranchées 3. Il est tout a fait possible de réaliser les bandes résiduelles 5 de second matériau isolant par tout procédé de dépôt localisé de matériau isolant. Ainsi, le procédé n'est pas limité à une séquence d'étapes de dépôt et de gravure d'une couche 4 de second matériau isolant. L'ensemble ainsi obtenu est illustré à la figure 3. Le retrait d'une partie de la couche 4 du second matériau isolant
permet la libération d'une surface 2a sur le premier substrat semi-
conducteur 1.
Le choix du deuxième matériau sera effectué parmi les oxydes et les nitrures de silicium, de façon que le deuxième puisse être gravé
sélectivement par rapport au premier.
On forme, sur la surface libre 2a du second substrat semi-conducteur
2, une couche mince semi-conductrice formant des îlots minces semi-
conducteurs 6 de composition différant au moins de celle du second substrat semi-conducteur 2 comme le montre la figure 4. L'épaisseur des îlots 6 est sensiblement identique à celle des bandes résiduelles 5 de second matériau isolant. Par exemple, les îlots 6 peuvent être réalisés selon un procédé de croissance par épitaxie sélective et peuvent être constitués de silicium
mono cristallin.
Le choix du matériau semi-conducteur composant les îlots minces semiconducteurs 6 sera dicté par les mêmes considérations que précédemment. Ce matériau semi-conducteur sera également choisi parmi parmi le silicium pur mono ou poly cristallin, le germanium, les alliages de silicium et de germanium du type Si1 _xGex (0<x<l1) ou les alliages de silicium et de germanium contenant du carbone du type Si lxyGexCy
(0<x<0.95 et 0<y<0.95).
De manière idéale, on choisira pour les îlots minces semi-conducteurs 6 le même matériau que pour le premier substrat semi-conducteur 1 et l'épaisseur des îlots semi-conducteur 6 sera la même que celle des bandes
résiduelles 5 de second matériau isolant.
Comme le montre la figure 5, toute la surface, formée par les bandes
résiduelles 5 de second matériau isolant et les îlots minces semi-
conducteurs 6 précédemment déposés, est recouverte d'une couche de matériau isolant 7, par exemple, en oxyde de silicium obtenu par oxydation
thermique ou par tout autre procédé connu.
o10 Le matériau composant la couche 7 sera idéalement choisi identique
au premier matériau isolant remplissant les tranchées isolantes 3.
On coupe le premier substrat semi-conducteur 1 selon le plan A-A parallèle à la surface libre 2a et sécant des tranchées 3 remplies du premier matériau isolant de manière que le matériau isolant contenu dans les
tranchées soit apparent.
On réalise alors, comme le montre la figure 6, la réunion de l'ensemble ainsi formé à une autre couche de matériau isolant 8 par la couche de matériau isolant 7. Cette réunion se fait de manière connue en utilisant les forces de Van der Walls. Eventuellement, pour accroître la résistance mécanique à l'interface entre les couches de matériau isolant 7 et 8,
l'ensemble peut être soumis à un recuit.
De manière préférentielle, les couches 7 et 8 seront formées du même matériau isolant pour accroître leur adhérence mutuelle. De préférence, ce matériau sera l'oxyde de silicium qui permet le plus facilement
l'accroissement de la résistance mécanique par recuit.
On procède au retrait du premier matériau isolant contenu dans les tranchées 3. Par exemple, si le matériau est de l'oxyde de silicium, une attaque chimique par voie humide d'une solution à base d'acide fluorhydrique, telle qu'elles sont couramment employées, peut parfaitement convenir à la réalisation de cette étape. On obtient alors la
structure illustrée à la figure 7.
Cette structure présente deux tranchées 3 vides qui permettent d'avoir accès au second substrat semi-conducteur 2, offrant ainsi la possibilité de graver sélectivement le second substrat semi conducteur 2 en passant par
l'intérieur des tranchées 3.
On procède au retrait du second substrat semi-conducteur 2. La composition du second substrat semi-conducteur 2 différente de celle des îlots minces 6, voire de celle du premier substrat semi-conducteur 1, permet le retrait sélectif du substrat semi-conducteur 2 sans attaquer les îlots 6 comme cela a précédemment été décrit. Par exemple, le second matériau semi-conducteur peut être un alliage Si, xGex (0<x< 1) qui est aisément et sélectivement éliminable, soit au moyen d'une chimie oxydante humide, par exemple avec une solution 40 ml HNO3 70% + 20 ml H202 + 5 ml HF 0,5%, soit au moyen d'une attaque par un plasma isotrope. Le passage créé par les tranchées 3 ainsi vidées permet en outre d'accéder plus facilement au second substrat semi-conducteur 2 à éliminer. Un nombre élevé de tranchées 3 permettra non seulement de réaliser un plus grand nombre de bandes résiduelles 5 mais aussi d'accroître la vitesse de retrait du second substrat semi-conducteur 2. On obtient l'ensemble présenté à la figure 8 qui est une vue en coupe d'un ensemble qui comprend des îlots minces semi-conducteurs 6 entourés des bandes résiduelles 5 de la couche 4 de premier matériau isolant, le tout reposant sur une couche de matériau isolant 9 formée par les couches de
matériau isolant 7 et 8.
Une deuxième mise en oeuvre du procédé concerne les figures 9 à 14.
La figure 9 est une vue en coupe d'un premier substrat semi-
conducteur initial.
Les figures 10 à 14 sont des vues en coupe de l'ensemble au cours de
différentes phases du procédé.
En particulier, la figure 14 montre 1' ensemble achevé comprenant des îlots semi-conducteurs entourés d'un premier matériau isolant, le tout
reposant sur un deuxième matériau isolant.
Le matériau formant le premier substrat semi-conducteur 10, illustré à la figure 1, peut-être choisi parmi le silicium pur mono ou poly cristallin, le germanium, les alliages de silicium et de germanium du type Si1 _xGex (0<x<l) ou les alliages de silicium et de germanium contenant du carbone du type Si1 xyGexCy (0<x<0.95 et 0<y<0.95). De préférence, pour des raison de coût et de technologie, on choisir comme matériau le silicium
polycristallin.
Selon un mode de réalisation particulier, on procède alors au dépôt d'une couche 1 1 d'un premier matériau isolant, par exemple en nitrure de silicium Si3N4, sur toute la surface du premier substrat semi-conducteur
10. Cette étape est illustrée à la figure 10.
On grave la couche 11 du premier matériau isolant. On obtient ainsi des bandes résiduelles 12 du premier matériau isolant. Il est bien entendu que conformément à cette mise en oeuvre particulière du procédé, le nombre de bandes résiduelles 12 n'est pas limité à celui illustré à la figure 11. Il est tout a fait possible de réaliser les bandes résiduelles 12 de second
matériau isolant par tout procédé de dépôt localisé de matériau isolant.
Ainsi, le procédé n'est pas limité à une séquence d'étapes de dépôt et de gravure d'une couche 11 de premier matériau isolant. L'ensemble ainsi
obtenu est illustré à la figure 11.
Le retrait d'une partie de la couche 11 du premier matériau isolant permet la libération d'une surface 13 sur le premier substrat semi-
conducteur 10.
On forme, sur la surface libre 13 du premier substrat semi-conducteur , des îlots minces semi-conducteurs 14 de composition différant au moins de celle du premier substrat semi-conducteur 10 comme le montre la figure 12. L'épaisseur des îlots 14 est sensiblement identique à celle des bandes résiduelles 12 de premier matériau isolant. Par exemple, les îlots 14 peuvent être réalisés selon un procédé de croissance par épitaxie sélective et peuvent être constitués d'un matériau semi-conducteur choisi parmi parmi le silicium pur mono ou poly cristallin, le germanium, les alliages de silicium et de germanium du type SilxGex (0<x<l) ou les alliages de silicium et de germanium contenant du carbone du type Sil1x yGexCy
(0<x<0.95 et 0<y<0.95).
De manière idéale, on choisira pour les îlots minces semi-conducteurs
14 les alliages de silicium et de germanium du type Si!_xGex (0<x<1).
Comme le montre la figure 13, toute la surface formée par les bandes
résiduelles 12 de premier matériau isolant et les îlots minces semi-
conducteurs 14 précédemment déposés est recouverte d'une couche de matériau isolant 15, par exemple, en oxyde de silicium obtenu par
oxydation thermique ou par tout autre procédé connu.
On procède au retrait du premier substrat semi-conducteur 10. La composition du second substrat semi-conducteur 2 différente de celle des
îlots minces 14, permet le retrait sélectif du premier substrat semi-
conducteur 10 sans attaquer les îlots minces 14 comme cela a précédemment
été décrit. Ce retrait peut être idéalement effectué par tout procédé connu.
On obtient l'ensemble présenté à la figure 14 qui est une vue en coupe d'un ensemble qui comprend des îlots minces semi-conducteurs 14 entourés par les bandes résiduelles 12 de la couche 1 1 de premier matériau isolant, le
tout reposant sur une couche de matériau isolant 15. Les ensembles ainsi obtenus sont parfaitement reproductibles en ce sens
que les épaisseurs des différents substrats et couches varient peu d'un ensemble à un autre et sont donc particulièrement adaptés à une utilisation
pour la réalisation de dispositifs totalement appauvris.
Claims (17)
1. Procédé de fabrication d'un ensemble comprenant au moins un îlot d'un matériau semi-conducteur reposant sur un autre matériau isolant, ledit au moins un îlot étant entouré d'un matériau isolant, à partir d'un premier substrat semi-conducteur comportant deux surfaces principales parallèles, caractérisé en ce qu'il comprend les étapes suivantes: a) la réalisation d'une couche d'un premier matériau isolant destinée à entourer ledit au moins un îlot semi-conducteur, déposée sur la surface principale supérieure dudit premier substrat semi-conducteur, b) la formation sur ladite surface principale supérieure dudit premier substrat semiconducteur d'une couche mince semi-conductrice composant ledit au moins un îlot et présentant une aptitude à la gravure sélective par rapport audit premier substrat semi-conducteur, c) la formation sur la surface, formée par ledit au moins un îlot
dudit premier matériau isolant et par ladite couche mince semi-
conductrice, d'une couche d'un deuxième matériau isolant,
d) le retrait dudit premier substrat semi-conducteur.
2. Procédé selon la revendication 1, caractérisé en ce que la surface principale inférieure du premier substrat semi-conducteur repose sur la surface principale supérieure d'un second substrat semi-conducteur présentant une aptitude à la gravure sélective par rapport audit premier
substrat semi-conducteur.
3. Procédé selon l'une quelconque des revendications 1 ou 2,
caractérisé en ce que l'on réalise au moins une tranchée débouchant à
ladite surface principale supérieure dudit premier substrat semi-
conducteur, traversant ledit premier substrat semi-conducteur et au moins une partie dudit deuxième substrat semi-conducteur, pouvant être remplie d'un troisième matériau isolant présentant une aptitude à la gravure
sélective au moins par rapport audit premier matériau isolant.
4. Procédé selon la revendications 3, caractérisé en ce que ladite
couche dudit premier matériau isolant est réalisé de manière à ne couvrir
que lesdites au moins une tranchée et leur proche périphérie.
5. Procédé selon l'une quelconque des revendications 3 ou 4,
caractérisé en ce que l'on réalise une coupe dudit second substrat semni-
conducteur selon un plan parallèle auxdites surfaces principales dudit premier substrat semi-conducteur et sécant de ladite au moins une tranchée.
6. Procédé selon l'une quelconque des revendications 3 à 5
caractérisé en ce l'on procède au retrait dudit troisième matériau isolant pouvant remplir ladite au moins une tranchée avant de procéder au retrait
dudit premier substrat semi-conducteur.
7. Procédé selon l'une quelconque des revendications 1 à 6,
caractérisé en ce l'on fixe ladite couche dudit deuxième matériau isolant
sur une couche d'un quatrième matériau isolant.
8. Procédé selon l'une quelconque des revendications 1 à 7,
caractérisé en ce que l'étape a comprend la formation d'une couche dudit premier matériau isolant et la gravure de ladite couche dudit premier matériau isolant des bandes résiduelles dudit premier matériau isolant et
des zones libres destinées à contenir lesdits au moins un îlot semi-
conducteur.
9. Procédé selon l'une quelconque des revendications 1 à 8,
caractérisé en ce que l'épaisseur de ladite couche mince semi-conductrice est sensiblement identique à l'épaisseur de ladite couche dudit premier
matériau isolant et en ce que ladite épaisseur est comprise entre 3 et 15 nm.
10. Procédé selon l'une quelconque des revendications 1 à 9,
caractérisé en ce que ladite couche dudit deuxième matériau isolant formée à l'étape c couvre toute la surface formée par chacun desdits au moins un îlot mince semi-conducteur et par ladite couche dudit premier
matériau isolant.
11. Procédé selon l'une quelconque des revendications 1 à 10,
caractérisé en ce que les matériaux formant lesdits premier et second substrats semi-conducteurs et la dite couche mince semi-conductrice sont choisis parmi le silicium pur mono ou poly cristallin, le germanium, les alliages de silicium et de germanium SilxGex (0<x<l) ou les alliages de silicium et de germanium contenant du carbone Si 1-x-yGexCy (O<x<0.95
et O<y<0.95).
12. Procédé selon l'une quelconque des revendications 1 à 11,
caractérisé en ce que le matériau formant ladite couche mince semi-
conductrice et celui formant ledit deuxième substrat semi-conducteur
sont identiques.
13. Procédé selon la revendication 1 1, caractérisé en ce que ledit premier substrat semi-conducteur est un alliage Si 1 xGex (O<x< 1) et ledit
second substrat semi-conducteur est du silicium mono-cristallin.
14. Procédé selon l'une quelconque des revendications 1 à 13,
caractérisé en ce que lesdits matériaux isolants sont choisis parmi les
oxydes de silicium et les nitrures de silicium.
15. Procédé selon l'une quelconque des revendications 1 à 14,
caractérisé en ce que ledit deuxième, ledit troisième et ledit quatrième
matériaux isolants sont identiques.
16. Procédé selon l'une quelconque des revendications 1 à 15,
caractérisé en ce que le premier matériau isolant est du nitrure de silicium
et le second matériau isolant est de l'oxyde de silicium.
17. Procédé selon l'une quelconque des revendications 1 à 16,
caractérisé en ce que l'étape c est réalisée par une épitaxie sélective.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0009987A FR2812451B1 (fr) | 2000-07-28 | 2000-07-28 | Procede de fabrication d'un ensemble silicium sur isolant a ilots minces semi-conducteurs entoures d'un materiau isolant |
| US09/915,753 US6593204B2 (en) | 2000-07-28 | 2001-07-26 | Method of fabricating a silicon-on-insulator system with thin semiconductor islets surrounded by an insulative material |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0009987A FR2812451B1 (fr) | 2000-07-28 | 2000-07-28 | Procede de fabrication d'un ensemble silicium sur isolant a ilots minces semi-conducteurs entoures d'un materiau isolant |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2812451A1 true FR2812451A1 (fr) | 2002-02-01 |
| FR2812451B1 FR2812451B1 (fr) | 2003-01-10 |
Family
ID=8853071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0009987A Expired - Fee Related FR2812451B1 (fr) | 2000-07-28 | 2000-07-28 | Procede de fabrication d'un ensemble silicium sur isolant a ilots minces semi-conducteurs entoures d'un materiau isolant |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6593204B2 (fr) |
| FR (1) | FR2812451B1 (fr) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7042052B2 (en) * | 2003-02-10 | 2006-05-09 | Micron Technology, Inc. | Transistor constructions and electronic devices |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5073230A (en) * | 1990-04-17 | 1991-12-17 | Arizona Board Of Regents Acting On Behalf Of Arizona State University | Means and methods of lifting and relocating an epitaxial device layer |
| DE4033508C1 (en) * | 1990-10-21 | 1992-03-12 | Hoefflinger, Prof. Dr., 7000 Stuttgart, De | Silicon@ wafer mfr. for high yield - by oxidising silicon@ disc, etching filling with silicon@, bonding with thick layer oxide layer and thinning for sepd. silicon areas |
| JPH0496348A (ja) * | 1990-08-13 | 1992-03-27 | Sharp Corp | 完全誘電体分離基板の製造方法 |
| US5444014A (en) * | 1994-12-16 | 1995-08-22 | Electronics And Telecommunications Research Institute | Method for fabricating semiconductor device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5081061A (en) * | 1990-02-23 | 1992-01-14 | Harris Corporation | Manufacturing ultra-thin dielectrically isolated wafers |
| WO1993026041A1 (fr) * | 1992-06-17 | 1993-12-23 | Harris Corporation | Traitement de tranches soudees |
| US5260233A (en) * | 1992-11-06 | 1993-11-09 | International Business Machines Corporation | Semiconductor device and wafer structure having a planar buried interconnect by wafer bonding |
| US5585661A (en) * | 1993-08-18 | 1996-12-17 | Harris Corporation | Sub-micron bonded SOI by trench planarization |
| JP2692659B2 (ja) * | 1995-10-13 | 1997-12-17 | 日本電気株式会社 | Ｓｏｉ基板および該ｓｏｉ基板の製造方法 |
| US6140205A (en) * | 1997-04-23 | 2000-10-31 | Elantec, Inc. | Method of forming retrograde well in bonded waffers |
| JP4144047B2 (ja) * | 1997-08-20 | 2008-09-03 | 株式会社デンソー | 半導体基板の製造方法 |
| US6372599B1 (en) * | 1999-01-14 | 2002-04-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
-
2000
- 2000-07-28 FR FR0009987A patent/FR2812451B1/fr not_active Expired - Fee Related
-
2001
- 2001-07-26 US US09/915,753 patent/US6593204B2/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5073230A (en) * | 1990-04-17 | 1991-12-17 | Arizona Board Of Regents Acting On Behalf Of Arizona State University | Means and methods of lifting and relocating an epitaxial device layer |
| JPH0496348A (ja) * | 1990-08-13 | 1992-03-27 | Sharp Corp | 完全誘電体分離基板の製造方法 |
| DE4033508C1 (en) * | 1990-10-21 | 1992-03-12 | Hoefflinger, Prof. Dr., 7000 Stuttgart, De | Silicon@ wafer mfr. for high yield - by oxidising silicon@ disc, etching filling with silicon@, bonding with thick layer oxide layer and thinning for sepd. silicon areas |
| US5444014A (en) * | 1994-12-16 | 1995-08-22 | Electronics And Telecommunications Research Institute | Method for fabricating semiconductor device |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 016, no. 324 (E - 1234) 15 July 1992 (1992-07-15) * |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020019083A1 (en) | 2002-02-14 |
| FR2812451B1 (fr) | 2003-01-10 |
| US6593204B2 (en) | 2003-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1902463B1 (fr) | Procede de diminution de la rugosite d'une couche epaisse d'isolant | |
| EP1344249B1 (fr) | Procédé de fabrication d'une structure empilée comprenant une couche mince adhérant à un substrat cible | |
| EP1145300B1 (fr) | Procede de fabrication d'un transistor mis sur un substrat semi-conducteur | |
| FR2821483A1 (fr) | Procede de fabrication d'un transistor a grille isolee et a architecture du type substrat sur isolant, et transistor correspondant | |
| WO2005064657A1 (fr) | Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci | |
| FR2812764A1 (fr) | Procede de fabrication d'un substrat de type substrat-sur- isolant ou substrat-sur-vide et dispositif obtenu | |
| FR2855909A1 (fr) | Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat | |
| EP1811560A1 (fr) | Procédé de fabrication d'un substrat composite à propriétés électriques améliorées | |
| FR2910702A1 (fr) | Procede de fabrication d'un substrat mixte | |
| FR2845523A1 (fr) | Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee | |
| FR2795554A1 (fr) | Procede de gravure laterale par trous pour fabriquer des dis positifs semi-conducteurs | |
| FR2917235A1 (fr) | Procede de realisation de composants hybrides. | |
| FR2907966A1 (fr) | Procede de fabrication d'un substrat. | |
| FR2941324A1 (fr) | Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant. | |
| FR2910456A1 (fr) | Procede de realisation de microfils et/ou de nanofils | |
| EP1139407A1 (fr) | Procédé de fabrication d'un transistor bipolaire de type double-polysilicium auto-aligné à base à hétérojonction et transistor correspondant | |
| FR2935067A1 (fr) | Procede de fabrication d'une structure semi-conductrice plan de masse enterre | |
| FR2860919A1 (fr) | Structures et procedes de fabrication de regions semiconductrices sur isolant | |
| EP1433206B1 (fr) | Transistor a un electron et a canal vertical, et procedes de realisation d'un tel transistor | |
| EP4000090B1 (fr) | Procédé de collage hydrophile de substrats | |
| FR2718287A1 (fr) | Procédé de fabrication d'un transistor à effet de champ à grille isolée, en particulier de longueur de canal réduite, et transistor correspondant. | |
| EP1407486B1 (fr) | Procede de fabrication d'un transistor sur un substrat soi | |
| FR2812451A1 (fr) | Procede de fabrication d'un ensemble silicium sur isolant a ilots minces semi-conducteurs entoures d'un materiau isolant | |
| EP1223614B1 (fr) | Procédé de fabrication d'un substrat monocristallin, et circuit intégré comportant un tel substrat | |
| FR2865850A1 (fr) | Procede de realisation d'un transistor a effet de champ et transistor ainsi obtenu |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20080331 |