JPH0492471A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0492471A JPH0492471A JP20968090A JP20968090A JPH0492471A JP H0492471 A JPH0492471 A JP H0492471A JP 20968090 A JP20968090 A JP 20968090A JP 20968090 A JP20968090 A JP 20968090A JP H0492471 A JPH0492471 A JP H0492471A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- type
- base
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 150000001875 compounds Chemical class 0.000 claims abstract description 37
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 22
- 238000002844 melting Methods 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 230000008018 melting Effects 0.000 claims abstract description 10
- 150000004767 nitrides Chemical class 0.000 claims abstract description 10
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910045601 alloy Inorganic materials 0.000 abstract description 8
- 239000000956 alloy Substances 0.000 abstract description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 241001538234 Nala Species 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要コ
半導体装置に係り、特に■−■族化合物半導体層の上に
オーミック電極が形成されている半導体装置に関し、 Ｉ−Ｖ族の化合物半導体層の膜厚が薄い場合であっても
、オーミック特性に優れ、かつリークを発生させないオ
ーミ・ツク電極を有することかできる半導体装置を提供
することを目的とし、■−ｖ族のｎ型化合物半導体層と
、前記ｎ型化合物半導体層の上に設けられたオーミック
電極とを備えた半導体装置において、前記オーミンク電
極か、前記ｎ型化合物半導体層と接するＡ ｕ Ｇ ｅ
系の第１層と、前記第１層上に形成された高融点金属、
その珪化物又はその窒化物の第２層と、前記第２層上に
形成されたＡｕ系の第３層とを有するように構成する。
オーミック電極が形成されている半導体装置に関し、 Ｉ−Ｖ族の化合物半導体層の膜厚が薄い場合であっても
、オーミック特性に優れ、かつリークを発生させないオ
ーミ・ツク電極を有することかできる半導体装置を提供
することを目的とし、■−ｖ族のｎ型化合物半導体層と
、前記ｎ型化合物半導体層の上に設けられたオーミック
電極とを備えた半導体装置において、前記オーミンク電
極か、前記ｎ型化合物半導体層と接するＡ ｕ Ｇ ｅ
系の第１層と、前記第１層上に形成された高融点金属、
その珪化物又はその窒化物の第２層と、前記第２層上に
形成されたＡｕ系の第３層とを有するように構成する。
また、■＝Ｖ族のＰ型化合物半導体層と、前記Ｐ型化合
物半導体層の上に設けられなオーミ・ツク電極とを備え
た半導体装置において、前記オーミック電極が、前記ｎ
型化合物半導体層と接するＡｕＺｎ系の第１層と、前記
第１層上に形成された高融点金属、その珪化物又はその
窒化物の第２層と、前記第２層上に形成されたＡｕ系の
第３層とを有するように構成する。
物半導体層の上に設けられなオーミ・ツク電極とを備え
た半導体装置において、前記オーミック電極が、前記ｎ
型化合物半導体層と接するＡｕＺｎ系の第１層と、前記
第１層上に形成された高融点金属、その珪化物又はその
窒化物の第２層と、前記第２層上に形成されたＡｕ系の
第３層とを有するように構成する。
［産業上の利用分野］
本発明は半導体装置に係り、特に■−Ｖ族化合物半導体
層の上にオーミック電極か形成されている半導体装置に
関する。
層の上にオーミック電極か形成されている半導体装置に
関する。
［従来の技術］
従来のＨＥＴ （Ｈｏｔ Ｅｌｅｃｔｒｏｎ Ｔｒａｎ
ｓｉｓｔｏｒ ）を第２図に示す。
ｓｉｓｔｏｒ ）を第２図に示す。
即ち、Ｉｎ、Ｐ基板１１上に、ｎ型Ｉ ｎＧａＡｓコレ
クタ層１２が形成されている。このｎ型ＩｎＧａＡｓコ
レクタ層１２の上には、ｉ型Ｉｎ（Ａｊ Ｇａ）Ａｓコ
レクタバリア層１３を介して、ｎ型１ｎＧａＡｓベ一ス
層１４が形成されている。
クタ層１２が形成されている。このｎ型ＩｎＧａＡｓコ
レクタ層１２の上には、ｉ型Ｉｎ（Ａｊ Ｇａ）Ａｓコ
レクタバリア層１３を介して、ｎ型１ｎＧａＡｓベ一ス
層１４が形成されている。
また、ｎ型Ｔ ｎＧａＡｓベース層１４の上には、ｉ型
１ ｎＡｌＡｓエミッタバリア層１５を層上５、ｎ型Ｉ
ｎＧａＡｓエミツタ層１６か形成されている。
１ ｎＡｌＡｓエミッタバリア層１５を層上５、ｎ型Ｉ
ｎＧａＡｓエミツタ層１６か形成されている。
更に、ｎ型ＩｎＧａＡｓコレクタ層１２、ｎ型Ｉ ｎＧ
ａＡｓベース層１４及びｎ型Ｉ ｎＧａＡｓエミツタ層
１６の上には、厚さ２００人のＣｒ層と厚さ３０００人
のＡｕ層とが積層されたＣｒ／Ａｕ梢造を有構造コレク
タ電極２３、ベース電極２４及びエミッタ電極２５がそ
れぞれ形成されている。
ａＡｓベース層１４及びｎ型Ｉ ｎＧａＡｓエミツタ層
１６の上には、厚さ２００人のＣｒ層と厚さ３０００人
のＡｕ層とが積層されたＣｒ／Ａｕ梢造を有構造コレク
タ電極２３、ベース電極２４及びエミッタ電極２５がそ
れぞれ形成されている。
このようなＩ ｎＧａＡｓ、／Ｉ ｎ （Ａｊ Ｇａ）
Ａｓ ＨＥＴにおいては、ｎ型１ ｎＧａＡｓベース
層１４の厚さが大きくなると、ｎ型Ｉ ｎＧａＡｓベー
ス層Ｉ４におけるホットエレクトロンの散乱が大きくな
り、従ってベース電流か大きくなって電流増幅率り、が
小さくなる。
Ａｓ ＨＥＴにおいては、ｎ型１ ｎＧａＡｓベース
層１４の厚さが大きくなると、ｎ型Ｉ ｎＧａＡｓベー
ス層Ｉ４におけるホットエレクトロンの散乱が大きくな
り、従ってベース電流か大きくなって電流増幅率り、が
小さくなる。
また、ｎ型ＩｎＧａＡｓベース層１４における濃度が高
くなると、ベース電極２４とのコンタクト抵抗やシート
抵抗は小さくなる反面、ホットエレクトロンの散乱が大
きくなって同じ＜ｈｒｔが小さくなる。このため、通常
、ｎ型Ｉ ｎＧａＡｓベース層１４の厚さは３００人と
薄く、その濃度はｌＸ１０″′（２）−３程度となって
いる。
くなると、ベース電極２４とのコンタクト抵抗やシート
抵抗は小さくなる反面、ホットエレクトロンの散乱が大
きくなって同じ＜ｈｒｔが小さくなる。このため、通常
、ｎ型Ｉ ｎＧａＡｓベース層１４の厚さは３００人と
薄く、その濃度はｌＸ１０″′（２）−３程度となって
いる。
［発明が解決しようとする課題］
このように上記従来のＨＥＴは、ｎ型１ｎ、ＧａＡｓベ
ース層１４の厚さか３００人程層上薄いため、ｎ型Ｉｎ
ＧａＡｓベース層１４上に設けられたベース電極２４は
、Ｃｒ ／ Ａ ｕ構造が用いられている。
ース層１４の厚さか３００人程層上薄いため、ｎ型Ｉｎ
ＧａＡｓベース層１４上に設けられたベース電極２４は
、Ｃｒ ／ Ａ ｕ構造が用いられている。
即ち、通常のＡｕＧｅ系の電極、例えは厚さ１００人の
ＡｕＧｅ層と厚さ３０００ Ａ （１） Ａ ｕ Ｒ）
：、。
ＡｕＧｅ層と厚さ３０００ Ａ （１） Ａ ｕ Ｒ）
：、。
が積層されたＡ ｕ Ｇ ｅ ／ Ａ ｕ ４１ｉＩ造
のベース電極を用いると、このベース電極形成後に温度
３００ ’Ｃ程度の熱処理工程があるため、Ａ ｕ Ｇ
ｅ ／ Ａ ｕ構造のベース電極とｎ型１ ｎＧａＡ
ｓベース層１４との間に形成されるアロイ層がｎ型Ｉｎ
ＧａＡｓベース層１４の３００人程層上厚さを容易に突
き抜けてしまい、コレクターベース間にリークが生じて
しまうからである。
のベース電極を用いると、このベース電極形成後に温度
３００ ’Ｃ程度の熱処理工程があるため、Ａ ｕ Ｇ
ｅ ／ Ａ ｕ構造のベース電極とｎ型１ ｎＧａＡ
ｓベース層１４との間に形成されるアロイ層がｎ型Ｉｎ
ＧａＡｓベース層１４の３００人程層上厚さを容易に突
き抜けてしまい、コレクターベース間にリークが生じて
しまうからである。
従って、ｎ型ＩｎＧａＡｓベース層１４とのアロイ現象
が起こらないＣｒ ／ Ａ ｕ構造のベース電［！２４
を用いることにより、コレクターベース間のリークの発
生を防止している。
が起こらないＣｒ ／ Ａ ｕ構造のベース電［！２４
を用いることにより、コレクターベース間のリークの発
生を防止している。
しかし、Ｃｒ ／ Ａ ｕ構造の電極の場合、アロイ現
象が起こらないことによってベース電極２４とｎ型Ｉ
ｎＧａＡｓベース層１４との間にバリアが形成され、温
度７７に程度の低温においてはこのバリアか無視できな
くなる。このため、Ｃｒ ／ ＡＵ構造のベース電極２
４とｎ型Ｉ ｎＧａＡｓベース層１４とのコンタクト抵
抗ρは１０−４Ω■２程度と高くなり、半導体装置の高
速化を妨げるものとなっている。
象が起こらないことによってベース電極２４とｎ型Ｉ
ｎＧａＡｓベース層１４との間にバリアが形成され、温
度７７に程度の低温においてはこのバリアか無視できな
くなる。このため、Ｃｒ ／ ＡＵ構造のベース電極２
４とｎ型Ｉ ｎＧａＡｓベース層１４とのコンタクト抵
抗ρは１０−４Ω■２程度と高くなり、半導体装置の高
速化を妨げるものとなっている。
そこで本発明は、■−ｖ族の化合物半導体層の膜厚が薄
い場合であっても、オーミック特性に優れ、かつリーク
を発生させないオーミック電極を有することができる半
導体装置を提供することを目的とする。
い場合であっても、オーミック特性に優れ、かつリーク
を発生させないオーミック電極を有することができる半
導体装置を提供することを目的とする。
［課題を解決するための手段］
上記課題は、■−ｖ族のｎ型化合物半導体層と、前記ｎ
型化合物半導体層の上に設けられたオーミック電極とを
備えた半導体装置において、前記オーミンク電極が、前
記ｎ型化合物半導体層と接するＡｕＧｅ系の第１層と、
前記第１層上に形成された高融点金属、その珪化物又は
その窒化物の第２層と、前記第２層上に形成されｆ；
Ａ ｕ系の第３層とを有することを特徴とする半導体装
置によって達成される。
型化合物半導体層の上に設けられたオーミック電極とを
備えた半導体装置において、前記オーミンク電極が、前
記ｎ型化合物半導体層と接するＡｕＧｅ系の第１層と、
前記第１層上に形成された高融点金属、その珪化物又は
その窒化物の第２層と、前記第２層上に形成されｆ；
Ａ ｕ系の第３層とを有することを特徴とする半導体装
置によって達成される。
また、Ｉ−Ｖ族のｐ型化合物半導体層と、前記Ｐ型化合
物半導体層の上に設けられたオーミック電極とを備えた
半導体装置において、前記オーミック電極が、前記Ｐ型
化合物半導体層と接するＡｕＺｎ系の第１層と、前記第
１層上に形成された高融点金属、その珪化物又はその窒
化物の第２層と、前記第２層上に形成されたＡｕ系の第
３層とを有することを特徴とする半導体装置によって達
成される。
物半導体層の上に設けられたオーミック電極とを備えた
半導体装置において、前記オーミック電極が、前記Ｐ型
化合物半導体層と接するＡｕＺｎ系の第１層と、前記第
１層上に形成された高融点金属、その珪化物又はその窒
化物の第２層と、前記第２層上に形成されたＡｕ系の第
３層とを有することを特徴とする半導体装置によって達
成される。
また、上記の装置において、前記高融点金属がＴｉであ
ることを特徴とする半導体装置によって達成される。
ることを特徴とする半導体装置によって達成される。
更に、上記の装置において、前記Ｉ−Ｖ族の化合物半導
体層がＩ ｎＧａＡｓ層であることを特徴とする半導体
装置によって達成される。
体層がＩ ｎＧａＡｓ層であることを特徴とする半導体
装置によって達成される。
［作 用］
通常、Ａ ｕ Ｇ ｅ 、／ Ａ ｕ 構造の電極又は
ＡｕＺｎ／’ Ａ ｕ Ｉ造の電極が■−ｖ族の化合物
半導体層の上に形成される場合、その後の熱処理工程に
より、まずＡｕが化合物半導体層の中に拡散し、続いて
Ｇｅ等が拡散してアロイ層を形成する。このため、アロ
イ層は化合物半導体層中のがなりの深さまで達する。
ＡｕＺｎ／’ Ａ ｕ Ｉ造の電極が■−ｖ族の化合物
半導体層の上に形成される場合、その後の熱処理工程に
より、まずＡｕが化合物半導体層の中に拡散し、続いて
Ｇｅ等が拡散してアロイ層を形成する。このため、アロ
イ層は化合物半導体層中のがなりの深さまで達する。
本発明は、ＡｕＧｅ系又はＡｕＺｎ系の第１層とその上
のＡｕ系の第３層との間に、例えばＴｉのごとき高融点
金属、その珪化物又はその窒化物の層が第２層として挟
まれている３層構造となっているため、この中間のＴｉ
系の層によって化合物半導体層中へのＡｕの拡散を一定
程度防止することにより、この３層構造のオーミック電
極と下地の化合物半導体層とのコンタクト抵抗を小さく
すると共に、その間に形成されるアロイ層を薄くするこ
とができる。
のＡｕ系の第３層との間に、例えばＴｉのごとき高融点
金属、その珪化物又はその窒化物の層が第２層として挟
まれている３層構造となっているため、この中間のＴｉ
系の層によって化合物半導体層中へのＡｕの拡散を一定
程度防止することにより、この３層構造のオーミック電
極と下地の化合物半導体層とのコンタクト抵抗を小さく
すると共に、その間に形成されるアロイ層を薄くするこ
とができる。
［実施例］
以下、本発明を図示する実施例に基づいて具体的に説明
する。
する。
第１図は本発明の一実施例によるＨＥＴを示す断面図、
第２図はその一部拡大図である。
第２図はその一部拡大図である。
ＩｎＰ基板１１上に、厚さ３０００人、濃度ＩＸ Ｉ
Ｑ １８ｃｎ−’のｎ型１ ｎＧａＡｓコレクタ層１２
が形成されている。また、このｎ型Ｉ ｎＧａＡｓコレ
クタ層１２の上には、厚さ２０００人のｉ型Ｉ ｎ （
Ａ、Ｑ Ｇａ）Ａｓコレクタバリア層１３を介して、厚
さ３００人、温度Ｉ Ｘ １０ ”ａｎ−’のｎ型Ｉ
ｎＧａＡｓベース層１４が形成されている。更に、ｎ型
Ｉ ｎＧａＡｓベース層１４の上には、厚さ１００人の
ｉ型Ｉ ｎＡｊ Ａｓエミッタバリア層１５を介して、
厚さ２０００人、濃度ｌＸｌ０’″■−３のｎ型Ｉ ｎ
ＧａＡｓエミツタ層１６が形成されている。
Ｑ １８ｃｎ−’のｎ型１ ｎＧａＡｓコレクタ層１２
が形成されている。また、このｎ型Ｉ ｎＧａＡｓコレ
クタ層１２の上には、厚さ２０００人のｉ型Ｉ ｎ （
Ａ、Ｑ Ｇａ）Ａｓコレクタバリア層１３を介して、厚
さ３００人、温度Ｉ Ｘ １０ ”ａｎ−’のｎ型Ｉ
ｎＧａＡｓベース層１４が形成されている。更に、ｎ型
Ｉ ｎＧａＡｓベース層１４の上には、厚さ１００人の
ｉ型Ｉ ｎＡｊ Ａｓエミッタバリア層１５を介して、
厚さ２０００人、濃度ｌＸｌ０’″■−３のｎ型Ｉ ｎ
ＧａＡｓエミツタ層１６が形成されている。
また、ｎ型Ｉ ｎＧａＡｓコレクタ層１２、ｎ型Ｉ ｎ
ＧａＡｓベース層１４及びｎ型Ｉ ｎＧａＡｓエミツタ
層１６の上には、それぞれコレクタ電極１７、ベース電
極１８及びエミッタ電極１９が形成されている。そして
これらコレクタｔ ｆ＃ｉ！１７、ベース電極１８及び
エミッタ電極１９は、厚さ１００へのＡｕＧｅ層２０層
厚０１０００へのＴｉ層２１及び厚さ２００〇へのＡｕ
層２２の３層構造からなっている。即ち、第１層のＡｕ
Ｇｅ層２０層厚０層のＡｕ層２２との間に、第２層とし
てＴｉ層２１が設けられている点に、本発明の特徴があ
る。
ＧａＡｓベース層１４及びｎ型Ｉ ｎＧａＡｓエミツタ
層１６の上には、それぞれコレクタ電極１７、ベース電
極１８及びエミッタ電極１９が形成されている。そして
これらコレクタｔ ｆ＃ｉ！１７、ベース電極１８及び
エミッタ電極１９は、厚さ１００へのＡｕＧｅ層２０層
厚０１０００へのＴｉ層２１及び厚さ２００〇へのＡｕ
層２２の３層構造からなっている。即ち、第１層のＡｕ
Ｇｅ層２０層厚０層のＡｕ層２２との間に、第２層とし
てＴｉ層２１が設けられている点に、本発明の特徴があ
る。
ところで、このようなＩ ｎＧａＡｓ層Ｉ ｎ （Ａｊ
Ｇａ＞Ａｓ ＨＥＴにおいては、コレクタ電極１７
、ベースｔ、極１８、エミッタ電極１９を形成した後、
例えば温度３５０℃程度の熱処理工程がある。
Ｇａ＞Ａｓ ＨＥＴにおいては、コレクタ電極１７
、ベースｔ、極１８、エミッタ電極１９を形成した後、
例えば温度３５０℃程度の熱処理工程がある。
従って、本実施例によるベース電極１８についても、こ
のような条件での熱処理を行なった。その結果、ベース
＠ 極１８とｎ型１ ｎＧａＡｓベース層１４との間に
形成されるアロイ層がｎ型ＩｎＧａＡｓベース層１４の
厚さ３００人内に納まっていて、ｎ型Ｉ ｎＧａＡｓベ
ース層１４を突き抜けることはなかった。そして温度７
７Ｋにおけるコンタクト抵抗率ρは１０−’Ωａ１１２
程度と低く、コレクターベース間のリークが殆どなかっ
た。
のような条件での熱処理を行なった。その結果、ベース
＠ 極１８とｎ型１ ｎＧａＡｓベース層１４との間に
形成されるアロイ層がｎ型ＩｎＧａＡｓベース層１４の
厚さ３００人内に納まっていて、ｎ型Ｉ ｎＧａＡｓベ
ース層１４を突き抜けることはなかった。そして温度７
７Ｋにおけるコンタクト抵抗率ρは１０−’Ωａ１１２
程度と低く、コレクターベース間のリークが殆どなかっ
た。
また、本発明者の実験によれば、この熱処理温度が４０
０″Ｃを越えるとコレクターベース間耐圧ＶＣＩＩＯが
低下する傾向が観察された。他方、各電極のコンタクト
抵抗率ρは、温度が高くなるにつれて低下するため、３
００℃以上の熱処理が望ましい。また、温度３００ ’
Ｃ乃至４００℃の熱処理において、電極の第２層である
Ｔｉ層の厚さを変化させると、Ｔｉ層の厚さが１０００
Å以下に薄くなるにつれてコレクターベース間耐圧Ｖ
（Ｂ □か低下する傾向にある。従って、Ｔｉ層の厚さ
は１０００八以上が望ましく、電極形成後の熱処理温度
は３００°Ｃ乃至４００℃が望ましい。
０″Ｃを越えるとコレクターベース間耐圧ＶＣＩＩＯが
低下する傾向が観察された。他方、各電極のコンタクト
抵抗率ρは、温度が高くなるにつれて低下するため、３
００℃以上の熱処理が望ましい。また、温度３００ ’
Ｃ乃至４００℃の熱処理において、電極の第２層である
Ｔｉ層の厚さを変化させると、Ｔｉ層の厚さが１０００
Å以下に薄くなるにつれてコレクターベース間耐圧Ｖ
（Ｂ □か低下する傾向にある。従って、Ｔｉ層の厚さ
は１０００八以上が望ましく、電極形成後の熱処理温度
は３００°Ｃ乃至４００℃が望ましい。
逆にいえば、電極形成後、温度３００℃乃至４００°Ｃ
程度の熱処理工程があっても、ベース電極１８とｎ型Ｉ
ｎＧａＡｓベース層１４との間に形成されるアロイ層
が厚さ３００人のｎ型Ｉ ｎＧａＡｓベース層１４を突
き抜けてコレクターベース間にリークを発生させること
はないといえる。
程度の熱処理工程があっても、ベース電極１８とｎ型Ｉ
ｎＧａＡｓベース層１４との間に形成されるアロイ層
が厚さ３００人のｎ型Ｉ ｎＧａＡｓベース層１４を突
き抜けてコレクターベース間にリークを発生させること
はないといえる。
また、本実施例による各オーミック電極の３層構造をな
すＡｕＧｅ層２０層厚０７１２１及びＡｕ層２２はＥ−
ｇｕｎ（電子ビームン蒸着法によって連続的に形成する
ことができる。このため、その製造が容易であるという
利点もある。
すＡｕＧｅ層２０層厚０７１２１及びＡｕ層２２はＥ−
ｇｕｎ（電子ビームン蒸着法によって連続的に形成する
ことができる。このため、その製造が容易であるという
利点もある。
なお、上記実ｍ例においては、オーミック電極の第１層
としてＡ ｕ Ｇ ｅ層２０を用いているが、その代わ
りにＡｕＧｅＮｉ層を用いてもよい。
としてＡ ｕ Ｇ ｅ層２０を用いているが、その代わ
りにＡｕＧｅＮｉ層を用いてもよい。
また、オーミック電極の第２層として用いているＴｉ層
２１の代わりに、ＴｉＮ層等の窒化物を用いてもよい、
或いはＷ（タングステン）、ＷＳｉ、ＷＮ等を用いても
同様の効果を奏する。
２１の代わりに、ＴｉＮ層等の窒化物を用いてもよい、
或いはＷ（タングステン）、ＷＳｉ、ＷＮ等を用いても
同様の効果を奏する。
また、上記実施例においては、オーミックを極をｎ型Ｉ
ｎＧａＡｓベース層１４上に形成する場合について説
明したが、ｎ型に限らず、ｐ型ＩｎＧａＡｓ層上に形成
する場合にも本発明を適用することができる。この場合
、オーミック電極の第１層としては、Ａ ｕ Ｇ ｅ層
ではな（ＡｕＺｎ層又はＡｕＺｎＮｉ層というＡｕＺｎ
系を用いる。即ち、第１層がＡｕＺｎ系、第２層が例え
ばＴ１系、第３層がＡｕ系である３層構造のオーミック
電極となる。
ｎＧａＡｓベース層１４上に形成する場合について説
明したが、ｎ型に限らず、ｐ型ＩｎＧａＡｓ層上に形成
する場合にも本発明を適用することができる。この場合
、オーミック電極の第１層としては、Ａ ｕ Ｇ ｅ層
ではな（ＡｕＺｎ層又はＡｕＺｎＮｉ層というＡｕＺｎ
系を用いる。即ち、第１層がＡｕＺｎ系、第２層が例え
ばＴ１系、第３層がＡｕ系である３層構造のオーミック
電極となる。
更に、上記実施例においては、ＨＥＴを用いて説明した
が、例えばＲＨＥ Ｔ （Ｒｔ３ＳＯｎａｎｔ−ｔｌＪ
ｎｎｅｎｇ ＨＥＴ）においても全く同様に適用する
ことができる。そしてＩ ｎＧａＡｓ層に限らず、Ｇａ
Ａｓ層やＡＮ ＧａＡｓ層やＩｎＰ層など、他の■−Ｖ
族の化合物半導体層上にオーミ・ツク電極を形成する場
合にも適用できる。即ち、このような■−Ｖ族の化合物
半導体層の厚さが薄くかつこの薄い化合物半導体層上に
オーミック電極を形成しなければならない場合に、本発
明は有効である。
が、例えばＲＨＥ Ｔ （Ｒｔ３ＳＯｎａｎｔ−ｔｌＪ
ｎｎｅｎｇ ＨＥＴ）においても全く同様に適用する
ことができる。そしてＩ ｎＧａＡｓ層に限らず、Ｇａ
Ａｓ層やＡＮ ＧａＡｓ層やＩｎＰ層など、他の■−Ｖ
族の化合物半導体層上にオーミ・ツク電極を形成する場
合にも適用できる。即ち、このような■−Ｖ族の化合物
半導体層の厚さが薄くかつこの薄い化合物半導体層上に
オーミック電極を形成しなければならない場合に、本発
明は有効である。
［発明の効果コ
以上のように本発明によれば、■−Ｖ族の化合物半導体
層の上に形成されるオーミック電極が、ＡｕＧｅ系又は
ＡｕＺｎ系の第１層とＡｕ系の第３層と゛の中間に、例
えばＴｉのごとき高融点金属、その珪化物又はその窒化
物の層を第２層として挟む３層構造となっているため、
オーミック電極と■−ｖ族の化合物半導体層とのコンタ
クト抵抗を小さくし、かつその間に形成されるアロイ層
を薄くすることができる。
層の上に形成されるオーミック電極が、ＡｕＧｅ系又は
ＡｕＺｎ系の第１層とＡｕ系の第３層と゛の中間に、例
えばＴｉのごとき高融点金属、その珪化物又はその窒化
物の層を第２層として挟む３層構造となっているため、
オーミック電極と■−ｖ族の化合物半導体層とのコンタ
クト抵抗を小さくし、かつその間に形成されるアロイ層
を薄くすることができる。
これにより、ＩＩＩ−Ｖ族の化合物半導体層が極めて薄
い場合にも、オーミンク特性に優れ、かつリークを発生
させないオーミック電極を形成することができ、素子の
高速化、高性能化を実現することができる２
い場合にも、オーミンク特性に優れ、かつリークを発生
させないオーミック電極を形成することができ、素子の
高速化、高性能化を実現することができる２
第１図は本発明の一実施例によるＨＥＴを示す断面図、
第２図は第１図の一部拡大図、
第３図は従来のＨＥＴを示す断面図である。
１５・・・・・・ｉ型Ｉ ｎＡＪ Ａｓエミッタバリア
層、１６・・・・・・ｎ型ＩｎＧａＡｓエミツタ層、１
７．２３・・・・・・コレクタ電極、１８．２４・・・
・・・ベース電極、 １９．２５・・・・・・エミッタ電極、２０・・・・・
・ＡｕＧｅ層、 ２１・・・・・・Ｔｉ層、 ２２・・・・・・Ａ、 ｕ層。
層、１６・・・・・・ｎ型ＩｎＧａＡｓエミツタ層、１
７．２３・・・・・・コレクタ電極、１８．２４・・・
・・・ベース電極、 １９．２５・・・・・・エミッタ電極、２０・・・・・
・ＡｕＧｅ層、 ２１・・・・・・Ｔｉ層、 ２２・・・・・・Ａ、 ｕ層。
Claims (1)
- 【特許請求の範囲】 １、III−Ｖ族のｎ型化合物半導体層と、前記ｎ型化合
物半導体層の上に設けられたオーミック電極とを備えた
半導体装置において、 前記オーミック電極が、前記ｎ型化合物半導体層と接す
るＡｕＧｅ系の第１層と、前記第１層上に形成された高
融点金属、その珪化物又はその窒化物の第２層と、前記
第２層上に形成されたＡｕ系の第３層とを有する ことを特徴とする半導体装置。 ２、III−Ｖ族のＰ型化合物半導体層と、前記ｐ型化合
物半導体層の上に設けられたオーミック電極とを備えた
半導体装置において、 前記オーミック電極が、前記ｐ型化合物半導体層と接す
るＡｕＺｎ系の第１層と、前記第１層上に形成された高
融点金属、その珪化物又はその窒化物の第２層と、前記
第２層上に形成されたＡｕ系の第３層とを有する ことを特徴とする半導体装置。 ３、請求項１又は２記載の装置において、 前記高融点金属がＴｉである ことを特徴とする半導体装置。 ４、請求項１乃至３のいずれかの装置において、 前記III−Ｖ族の化合物半導体層がＩｎＧａＡｓ層であ
る ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20968090A JPH0492471A (ja) | 1990-08-08 | 1990-08-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20968090A JPH0492471A (ja) | 1990-08-08 | 1990-08-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0492471A true JPH0492471A (ja) | 1992-03-25 |
Family
ID=16576842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20968090A Pending JPH0492471A (ja) | 1990-08-08 | 1990-08-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0492471A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5412249A (en) * | 1993-03-31 | 1995-05-02 | Kabushiki Kaisha Toshiba | Semiconductor device having layered electrode |
| US5523623A (en) * | 1994-03-09 | 1996-06-04 | Matsushita Electric Industrial Co., Ltd. | Ohmic electrode for a p-type compound semiconductor and a bipolar transistor incorporating the ohmic electrode |
| EP1179836A2 (en) * | 2000-08-11 | 2002-02-13 | Agere Systems Optoelectronics Guardian Corporation | A contact for indium semiconductor devices incorporating gold solders |
| JP2020155477A (ja) * | 2019-03-18 | 2020-09-24 | 株式会社東芝 | 半導体装置およびその製造方法 |
-
1990
- 1990-08-08 JP JP20968090A patent/JPH0492471A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5412249A (en) * | 1993-03-31 | 1995-05-02 | Kabushiki Kaisha Toshiba | Semiconductor device having layered electrode |
| US5523623A (en) * | 1994-03-09 | 1996-06-04 | Matsushita Electric Industrial Co., Ltd. | Ohmic electrode for a p-type compound semiconductor and a bipolar transistor incorporating the ohmic electrode |
| EP1179836A2 (en) * | 2000-08-11 | 2002-02-13 | Agere Systems Optoelectronics Guardian Corporation | A contact for indium semiconductor devices incorporating gold solders |
| EP1179836A3 (en) * | 2000-08-11 | 2003-05-28 | Agere Systems Optoelectronics Guardian Corporation | A contact for indium semiconductor devices incorporating gold solders |
| JP2020155477A (ja) * | 2019-03-18 | 2020-09-24 | 株式会社東芝 | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4186410A (en) | Nonalloyed ohmic contacts to n-type Group III(a)-V(a) semiconductors | |
| US4200877A (en) | Temperature-compensated voltage reference diode with intermediate polycrystalline layer | |
| JP2893723B2 (ja) | オーミック電極の製造方法 | |
| JPH0492471A (ja) | 半導体装置 | |
| JP3174135B2 (ja) | 化合物半導体装置 | |
| EP1148554A2 (en) | Heterojunction bipolar transistor and manufacturing method therefor | |
| JPS60242619A (ja) | 半導体オ−ム性電極の形成方法 | |
| JP2630208B2 (ja) | オーミック電極 | |
| JPH10150004A (ja) | 半導体装置及びその製造方法 | |
| JP3139003B2 (ja) | 共鳴トンネリングダイオードの製造方法 | |
| JP2004071835A (ja) | バイポーラトランジスタ、マルチフィンガーバイポーラトランジスタ、バイポーラトランジスタ製造用エピタキシャル基板、及びバイポーラトランジスタの製造方法 | |
| JPH05335348A (ja) | 半導体装置 | |
| JP2977378B2 (ja) | オーミック電極 | |
| JP2746241B2 (ja) | アロイ・オーミック・コンタクト電極及びその形成方法 | |
| JPH029119A (ja) | オーミック電極の形成方法 | |
| JP3096133B2 (ja) | 化合物半導体装置 | |
| JPH06310706A (ja) | 半導体装置およびその製造方法 | |
| JPH04186617A (ja) | オーミックコンタクト電極 | |
| JPH04217367A (ja) | 半導体装置及びその製造方法 | |
| JP2867595B2 (ja) | ▲ＩＩＩ▼―Ｖ族化合物半導体のｐ層への電極形成方法 | |
| JP4364628B2 (ja) | 半導体装置の製造方法 | |
| JPH08236791A (ja) | ショットキーバリア半導体装置 | |
| JP2599433B2 (ja) | オーミック電極の形成方法 | |
| JPH0246773A (ja) | 化合物半導体装置およびその電極形成方法 | |
| JPS6017961A (ja) | 半導体制御整流素子の製造方法 |