JP2867595B2 - ▲III▼―V族化合物半導体のp層への電極形成方法 - Google Patents
▲III▼―V族化合物半導体のp層への電極形成方法Info
- Publication number
- JP2867595B2 JP2867595B2 JP11255890A JP11255890A JP2867595B2 JP 2867595 B2 JP2867595 B2 JP 2867595B2 JP 11255890 A JP11255890 A JP 11255890A JP 11255890 A JP11255890 A JP 11255890A JP 2867595 B2 JP2867595 B2 JP 2867595B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- iii
- group
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 <産業上の利用分野> 本発明は,p形不純物がドーピングされたIII−V族化
合物半導体層へのオーミック電極形成方法に関し,低抵
抗で,スパイク状に拡散の進むことのない密着性のすぐ
れた電極形成方法に関する。
合物半導体層へのオーミック電極形成方法に関し,低抵
抗で,スパイク状に拡散の進むことのない密着性のすぐ
れた電極形成方法に関する。
<従来の技術> 例えばHBT(ヘテロ接合バイポーラトランジスタ)で
はIII−V族化合物半導体としてAlGaAs系やInGaAs系が
用いられる。この様な化合物半導体のp層への電極材料
としてはZn,AuZn,Cr/Au,Pt等が用いられていた。
はIII−V族化合物半導体としてAlGaAs系やInGaAs系が
用いられる。この様な化合物半導体のp層への電極材料
としてはZn,AuZn,Cr/Au,Pt等が用いられていた。
<発明が解決しようとする課題> しかしながら,上記従来例において各材料をスパッタ
や蒸着等によりP層に付着させ300〜400℃でアニールし
た場合,Znのみの場合はp層との密着性が極めて悪く,
また,他の材料ではオーミックコンタクトがとれるだけ
のアニールを行うとウエハの中にはスパイク的に拡散が
進む部分ができ使用が難しいという問題があった。
や蒸着等によりP層に付着させ300〜400℃でアニールし
た場合,Znのみの場合はp層との密着性が極めて悪く,
また,他の材料ではオーミックコンタクトがとれるだけ
のアニールを行うとウエハの中にはスパイク的に拡散が
進む部分ができ使用が難しいという問題があった。
本発明は上記従来技術の問題を解決するために成され
たもので,III−V族化合物半導体のp層に対して良好な
オーミック接合方法を提供することを目的とする。
たもので,III−V族化合物半導体のp層に対して良好な
オーミック接合方法を提供することを目的とする。
<課題を解決するための手段> 上記従来技術の問題を解決する為の本発明の電極形成
方法は,p形不純物がドーピングされたIII−V族化合物
半導体へのオーミック電極形成方法において,電極材料
としてZnSi,WSi,Auを順次積層し,アニールを施したこ
とを特徴とするものである。
方法は,p形不純物がドーピングされたIII−V族化合物
半導体へのオーミック電極形成方法において,電極材料
としてZnSi,WSi,Auを順次積層し,アニールを施したこ
とを特徴とするものである。
<作用> 電極材料に含まれるSiがスパイク的な拡散を防止して
いると考えられる。
いると考えられる。
<実施例> 本実施例ではBe等のP型ドーパントをドーピングした
InGaAs系p層を用い,そのp層にZnとSiの容積混合比が
ほぼ1:1のZnSiを50Å程度,次にWとSiの容積混合比が
1:2のWSiを1000〜3000Å,最後にAu(他の導電体でも良
い)を1000Å以上スパッタにより形成した。
InGaAs系p層を用い,そのp層にZnとSiの容積混合比が
ほぼ1:1のZnSiを50Å程度,次にWとSiの容積混合比が
1:2のWSiを1000〜3000Å,最後にAu(他の導電体でも良
い)を1000Å以上スパッタにより形成した。
次にその半導体デバイスを炉中に入れ300℃で30分の
アニールを行った。
アニールを行った。
上記工程によりp層の表面の100Å程度の領域でZnの
拡散による合金化が起こり,密着性にすぐれスパイク的
な拡散のない良好なオーミック電極が形成された。
拡散による合金化が起こり,密着性にすぐれスパイク的
な拡散のない良好なオーミック電極が形成された。
なお,この電極形成方法はIII−V族化合物半導体を
用いるレーザダイオードやホットエレクトロントランジ
スタ等にも適用可能である。
用いるレーザダイオードやホットエレクトロントランジ
スタ等にも適用可能である。
<発明の効果> 以上実施例とともに具体的に説明した様に本発明によ
れば,電極材料としてZnSi,WSi,Auを順次積層し,アニ
ールを施したので密着性にすぐれスパイク的な拡散のな
い電極を形成することができた。
れば,電極材料としてZnSi,WSi,Auを順次積層し,アニ
ールを施したので密着性にすぐれスパイク的な拡散のな
い電極を形成することができた。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鎌田 浩実 東京都武蔵野市中町2丁目9番32号 横 河電機株式会社内 (72)発明者 岡 貞治 東京都武蔵野市中町2丁目9番32号 横 河電機株式会社内 (72)発明者 三浦 明 東京都武蔵野市中町2丁目9番32号 横 河電機株式会社内 (58)調査した分野(Int.Cl.6,DB名) H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/51 H01L 29/872
Claims (1)
- 【請求項1】p形不純物がドーピングされたIII−V族
化合物半導体へのオーミック電極形成方法において,電
極材料としてZnSi,WSi,Auを順次積層し,アニールを施
したことを特徴とするIII−V族化合物半導体のp層へ
の電極形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11255890A JP2867595B2 (ja) | 1990-04-27 | 1990-04-27 | ▲III▼―V族化合物半導体のp層への電極形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11255890A JP2867595B2 (ja) | 1990-04-27 | 1990-04-27 | ▲III▼―V族化合物半導体のp層への電極形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0410571A JPH0410571A (ja) | 1992-01-14 |
JP2867595B2 true JP2867595B2 (ja) | 1999-03-08 |
Family
ID=14589678
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11255890A Expired - Fee Related JP2867595B2 (ja) | 1990-04-27 | 1990-04-27 | ▲III▼―V族化合物半導体のp層への電極形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2867595B2 (ja) |
-
1990
- 1990-04-27 JP JP11255890A patent/JP2867595B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0410571A (ja) | 1992-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6180869B1 (en) | Method and apparatus for self-doping negative and positive electrodes for silicon solar cells and other devices | |
CA1111570A (en) | Tantalum semiconductor contacts and method for fabricating same | |
US6583455B1 (en) | Fabrication of low resistance, non-alloyed, OHMIC contacts to INP using non-stoichiometric INP layers | |
US5907165A (en) | INP heterostructure devices | |
JP2907452B2 (ja) | 化合物半導体用電極 | |
JP2878887B2 (ja) | 半導体電極構造体 | |
JP2940699B2 (ja) | p型SiCの電極形成方法 | |
JP2867595B2 (ja) | ▲III▼―V族化合物半導体のp層への電極形成方法 | |
US4983534A (en) | Semiconductor device and method of manufacturing the same | |
JPH05315595A (ja) | 化合物半導体装置 | |
JPH0964336A (ja) | 原子層ドーピングによる半導体のオーム性電極構造及びその形成方法 | |
JPH07101736B2 (ja) | 半導体装置およびその製造方法 | |
Stareev et al. | Tunneling behavior of extremely low resistance nonalloyed Ti/Pt/Au contacts to n (p)‐InGaAs and n‐InAs/InGaAs | |
Halperin et al. | Silicon schottky barriers and pn junctions with highly stable aluminum contact metallization | |
JP3289550B2 (ja) | 半導体装置の製造方法 | |
JPH10150004A (ja) | 半導体装置及びその製造方法 | |
Brooks et al. | Low-resistance ohmic contacts to p-type GaAs using Zn/Pd/Au metallization | |
JPH0492471A (ja) | 半導体装置 | |
EP0751574A2 (en) | Compression-type power semiconductor device | |
CN1039681A (zh) | 磷化镓发光二极管电极制备工艺 | |
Berthoud | Aluminum alloying in silicon integrated circuits | |
JP3001601B2 (ja) | 半導体装置 | |
JP3096133B2 (ja) | 化合物半導体装置 | |
JPH01132160A (ja) | 半導体装置 | |
JPH06101450B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071225 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081225 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091225 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |