JPH0488458A - バス調停方式 - Google Patents
バス調停方式Info
- Publication number
- JPH0488458A JPH0488458A JP19718090A JP19718090A JPH0488458A JP H0488458 A JPH0488458 A JP H0488458A JP 19718090 A JP19718090 A JP 19718090A JP 19718090 A JP19718090 A JP 19718090A JP H0488458 A JPH0488458 A JP H0488458A
- Authority
- JP
- Japan
- Prior art keywords
- dma
- cpu
- bus
- bus arbitration
- transfer request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 10
- 230000004913 activation Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 7
- 239000013256 coordination polymer Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はバス調停方式に関し、特に共通のシステムバス
にＣＰＵと記憶装置と複数のＤＭＡ制御装置とが接続さ
れたデータ処理システムのバス調停方式に関する。
にＣＰＵと記憶装置と複数のＤＭＡ制御装置とが接続さ
れたデータ処理システムのバス調停方式に関する。
従来、入出力装置と記憶装置との間でデータの転送をＣ
ＰＵを介さず直接行うためのＤＭＡ制御装置を有するデ
ータ処理システムでは、ＣＰＵ及び各ＤＭＡ制御装置の
バスの競合を避けるためにバス調停回路を設け、ＣＰＵ
や各ＤＭＡ制御装置がバスを使ってデータの転送をしよ
うとする場合には、必ずこのバス調停回路に問い合わせ
、バス調停回路が各装置からの使用要求を調べて優先順
位に基づいていずれか一つに使用許可を与えるバス調停
方式がとられている。
ＰＵを介さず直接行うためのＤＭＡ制御装置を有するデ
ータ処理システムでは、ＣＰＵ及び各ＤＭＡ制御装置の
バスの競合を避けるためにバス調停回路を設け、ＣＰＵ
や各ＤＭＡ制御装置がバスを使ってデータの転送をしよ
うとする場合には、必ずこのバス調停回路に問い合わせ
、バス調停回路が各装置からの使用要求を調べて優先順
位に基づいていずれか一つに使用許可を与えるバス調停
方式がとられている。
上述した従来のバス調停方式は、ＣＰＵがどのＤＭＡ制
御装置に対しても起動をかけていない場合でも、必ずバ
ス調停回路による調停が実行されるため、ＣＰＵの記憶
装置に対するアクセス時間や、ＤＭＡＩＩＪ御装置に対
する初期設定時のアクセス時間を長びかせる欠点がある
。
御装置に対しても起動をかけていない場合でも、必ずバ
ス調停回路による調停が実行されるため、ＣＰＵの記憶
装置に対するアクセス時間や、ＤＭＡＩＩＪ御装置に対
する初期設定時のアクセス時間を長びかせる欠点がある
。
本発明の目的は、ＣＰＵがＤＭＡ制御装置に対して一つ
も起動をかけていないときは、バス調停を行う、二とな
くシステムバスをＣＰＵのローカルバスとして使用し、
ＣＰＵの処理能力を向上させるバス調停方式を掃供する
ことである。
も起動をかけていないときは、バス調停を行う、二とな
くシステムバスをＣＰＵのローカルバスとして使用し、
ＣＰＵの処理能力を向上させるバス調停方式を掃供する
ことである。
本発明のバス調停方式は、ＣＰＬＩと記憶装置と複数の
ＤＭＡ制御装置とが共通のシステムバスに接続され、Ｃ
ＰＵからのＤＭＡ転送要求により各ＤＭＡ制御装置が入
出力装置と記憶装置間のデータ転送を実行するデータ処
理システムのバス調停方式において、前記各ＤＭＡ制御
装置がデータ転送の実行中であるか否かを検出し一つで
も実行中のものがあればＤＭＡモード指示信号を送出す
るＤＭＡモード検出手段を備え、前記ＤＭＡモード指示
信号が無いときはバス調停を行わず前記システムバスを
前記ＣＰＵのローカルバスとして使用するよう構成され
ている。
ＤＭＡ制御装置とが共通のシステムバスに接続され、Ｃ
ＰＵからのＤＭＡ転送要求により各ＤＭＡ制御装置が入
出力装置と記憶装置間のデータ転送を実行するデータ処
理システムのバス調停方式において、前記各ＤＭＡ制御
装置がデータ転送の実行中であるか否かを検出し一つで
も実行中のものがあればＤＭＡモード指示信号を送出す
るＤＭＡモード検出手段を備え、前記ＤＭＡモード指示
信号が無いときはバス調停を行わず前記システムバスを
前記ＣＰＵのローカルバスとして使用するよう構成され
ている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例の構成を示すブロック図であ
る。
る。
第１図に示すように、ＣＰＵ１．ＤＭＡ制御装Ｗ２〜３
．記憶装ｗ４はシステムバス７に接続されており、ＣＰ
ＵＩとＤＭＡ制御装Ｗ２〜３のバス競合を調停するシス
テムバス調停回路６と、この動作を制御するためのＤＭ
Ａモード検出手段５が設けられている。なお、各ＤＭＡ
制御装Ｗ２〜３がデータ転送を実行するために必要な記
憶装置４の初期アドレスやレンジ、処理情報等の初期設
定情報は、ＣＰＵＩからシステムバス７を介して各ＤＭ
Ａ制御装Ｗ２〜３に設定される。
．記憶装ｗ４はシステムバス７に接続されており、ＣＰ
ＵＩとＤＭＡ制御装Ｗ２〜３のバス競合を調停するシス
テムバス調停回路６と、この動作を制御するためのＤＭ
Ａモード検出手段５が設けられている。なお、各ＤＭＡ
制御装Ｗ２〜３がデータ転送を実行するために必要な記
憶装置４の初期アドレスやレンジ、処理情報等の初期設
定情報は、ＣＰＵＩからシステムバス７を介して各ＤＭ
Ａ制御装Ｗ２〜３に設定される。
ＤＭＡモード検出手段５は、常時ＣＰＵＩからの各ＤＭ
ＡＩＩＩＩＩ装置２〜３に対するＤＭＡ転送要求信号８
〜９を監視しており、その論理和出力をＤＭＡモード指
示信号１０としてＣＰＵＩ及びシステムバス調停回路６
に出力する、なお、ＤＭＡ転送要求信号８〜９は、ＣＰ
ＵＩがＤＭＡ転送要求を出すと“１”となり、データ転
送が終了して各ＤＭＡ制御装置から終了通知を受けると
“０”となるように構成されている。
ＡＩＩＩＩＩ装置２〜３に対するＤＭＡ転送要求信号８
〜９を監視しており、その論理和出力をＤＭＡモード指
示信号１０としてＣＰＵＩ及びシステムバス調停回路６
に出力する、なお、ＤＭＡ転送要求信号８〜９は、ＣＰ
ＵＩがＤＭＡ転送要求を出すと“１”となり、データ転
送が終了して各ＤＭＡ制御装置から終了通知を受けると
“０”となるように構成されている。
ＤＭＡモード指示信号１ｏが出力され“１”となると、
システムバス調停回路６はバスの調停を実施し、ＣＰＵ
Ｉもシステムバス調停回路６に対してバス使用要求信号
１１を送出する。しかし、ＤＭＡモード指示信号１ｏが
“０”の場合には、システムバス調停回路６は一切の調
停を行わず、ＣＰＵＩもバス使用要求信号１１を出力せ
ずに直接システムバス７にアクセスを実行する。
システムバス調停回路６はバスの調停を実施し、ＣＰＵ
Ｉもシステムバス調停回路６に対してバス使用要求信号
１１を送出する。しかし、ＤＭＡモード指示信号１ｏが
“０”の場合には、システムバス調停回路６は一切の調
停を行わず、ＣＰＵＩもバス使用要求信号１１を出力せ
ずに直接システムバス７にアクセスを実行する。
ＣＰＵＩがＤＭＡ制御装置２〜３のいずれか一つにでも
起動をかけると、ＤＭＡモード検出手段５はＤＭＡ転送
要求信号８〜９のいずれかを検出し、ＤＭＡモード指示
信号１０が出力される。
起動をかけると、ＤＭＡモード検出手段５はＤＭＡ転送
要求信号８〜９のいずれかを検出し、ＤＭＡモード指示
信号１０が出力される。
ＤＭＡモード指示信号１０が“１′となると、ＣＰＵＩ
がシステムバス７にアクセスする場合には、バス使用要
求信号１１をシステムバス調停回路６に送り、バス使用
許可信号１２を受けてアクセスを実行する。又、ＤＭＡ
制御装Ｎ２．３はそれぞれバス使用要求信号１３．ｆ５
をシステムバス調停回Ｎ６に送り、優先順位によってシ
ステムバス調停回路６から与えられるバス使用許可信号
１４．１６を受けてアクセスを実行する。
がシステムバス７にアクセスする場合には、バス使用要
求信号１１をシステムバス調停回路６に送り、バス使用
許可信号１２を受けてアクセスを実行する。又、ＤＭＡ
制御装Ｎ２．３はそれぞれバス使用要求信号１３．ｆ５
をシステムバス調停回Ｎ６に送り、優先順位によってシ
ステムバス調停回路６から与えられるバス使用許可信号
１４．１６を受けてアクセスを実行する。
ＤＭＡ制御装置２〜３のデータ転送がすべて終了すると
、ＤＭＡモード検出手段らがらのＤＭＡモード指示信号
１ｏは“０”となり、ＣＰＵＩのシステムバス７に対す
るアクセス時のバス調停は再度不要となる。
、ＤＭＡモード検出手段らがらのＤＭＡモード指示信号
１ｏは“０”となり、ＣＰＵＩのシステムバス７に対す
るアクセス時のバス調停は再度不要となる。
上述の実施例においては、ＤＭＡモード検出手段はＣＰ
ＵからのＤＭＡ転送要求時に“１”となり転送終了時に
“０”となるＤＭＡ転送要求信号を監視するよう説明し
たが、ＤＭＡモード検出手段はこれに限定されるもので
はない。すなわち、ＣＰＵからＤＭＡ転送要求時に出力
される起動パルス信号と、データ転送終了時に各ＤＭＡ
制御装置から出力される転送終了パルス信号とを監視す
るようにしてもよく、同様な効果を得ることができる。
ＵからのＤＭＡ転送要求時に“１”となり転送終了時に
“０”となるＤＭＡ転送要求信号を監視するよう説明し
たが、ＤＭＡモード検出手段はこれに限定されるもので
はない。すなわち、ＣＰＵからＤＭＡ転送要求時に出力
される起動パルス信号と、データ転送終了時に各ＤＭＡ
制御装置から出力される転送終了パルス信号とを監視す
るようにしてもよく、同様な効果を得ることができる。
以上詳細に説明したように、本発明は、ＤＭＡ制御装置
がＣＰＵの指示によりデータ転送を実行中であるか否か
を検出するＤＭＡモード検出手段を備えたことにより、
ＤＭＡ制御装置が一つも起動されていない場合には、バ
ス調停を行うことなくシステムバスをＣＰＵのローカル
バスとして使用できるので、アクセス時間を短縮しＣＰ
Ｕの処理能力を向上させる効果がある。
がＣＰＵの指示によりデータ転送を実行中であるか否か
を検出するＤＭＡモード検出手段を備えたことにより、
ＤＭＡ制御装置が一つも起動されていない場合には、バ
ス調停を行うことなくシステムバスをＣＰＵのローカル
バスとして使用できるので、アクセス時間を短縮しＣＰ
Ｕの処理能力を向上させる効果がある。
第１図は本発明の一実施例の構成を示すブロック図であ
る。 １・・・・・・ＣＰＵ、２，３・・・・・・ＤＭＡ制御
装置、４・・・・・・記憶装置、５・・・・・・ＤＭＡ
モード検出手段、６・・・・・・システムバス調停回路
、７−・・・・・システムバス
る。 １・・・・・・ＣＰＵ、２，３・・・・・・ＤＭＡ制御
装置、４・・・・・・記憶装置、５・・・・・・ＤＭＡ
モード検出手段、６・・・・・・システムバス調停回路
、７−・・・・・システムバス
Claims (1)
- 【特許請求の範囲】 １、ＣＰＵと記憶装置と複数のＤＭＡ制御装置とが共通
のシステムバスに接続され、ＣＰＵからのＤＭＡ転送要
求により各ＤＭＡ制御装置が入出力装置と記憶装置間の
データ転送を実行するデータ処理システムのバス調停方
式において、前記各ＤＭＡ制御装置がデータ転送の実行
中であるか否かを検出し一つでも実行中のものがあれば
ＤＭＡモード指示信号を送出するＤＭＡモード検出手段
を備え、前記ＤＭＡモード指示信号が無いときはバス調
停を行わず前記システムバスを前記ＣＰＵのローカルバ
スとして使用することを特徴とするバス調停方式。 ２、前記ＤＭＡモード検出手段が、前記ＣＰＵが前記各
ＤＭＡ制御装置にＤＭＡ転送要求を行うときに送出し転
送終了の報告を受けたときに送出を停止するＤＭＡ転送
要求信号を検出することを特徴とする請求項１記載のバ
ス調停方式。 ３、前記ＤＭＡモード検出手段が、前記ＣＰＵが前記各
ＤＭＡ制御装置にＤＭＡ転送要求を行うとき送出する起
動パルス信号と、前記各ＤＭＡ制御装置からの転送終了
パルス信号とを検出することを特徴とする請求項１記載
のバス調停方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19718090A JPH0488458A (ja) | 1990-07-25 | 1990-07-25 | バス調停方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19718090A JPH0488458A (ja) | 1990-07-25 | 1990-07-25 | バス調停方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0488458A true JPH0488458A (ja) | 1992-03-23 |
Family
ID=16370137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19718090A Pending JPH0488458A (ja) | 1990-07-25 | 1990-07-25 | バス調停方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0488458A (ja) |
-
1990
- 1990-07-25 JP JP19718090A patent/JPH0488458A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5129090A (en) | System bus preempt for 80386 when running in an 80386/82385 microcomputer system with arbitration | |
| CA1221173A (en) | Microcomputer system with bus control means for peripheral processing devices | |
| US5748916A (en) | VXIbus device which intelligently monitors bus conditions and begins early cycles for improved performance | |
| JPH0488458A (ja) | バス調停方式 | |
| JPH0696014A (ja) | バス使用優先順位制御装置 | |
| JPH10320349A (ja) | プロセッサ及び当該プロセッサを用いるデータ転送システム | |
| JPH03164964A (ja) | 情報処理装置における排他制御処理装置 | |
| JPH08297630A (ja) | バス接続方式 | |
| JPH07219887A (ja) | Ｄｍａ転送制御装置 | |
| JP2846999B2 (ja) | マイクロプロセッサ | |
| JP2659248B2 (ja) | バスアービトレーション処理方式 | |
| JPH0227461A (ja) | データ転送制御装置 | |
| JP2837893B2 (ja) | マイクロコンピュータ装置 | |
| JPH05151147A (ja) | コンピユータシステム | |
| JP2002091903A (ja) | バスシステム | |
| JPS60201463A (ja) | Ｄｍａデ−タ転送方式 | |
| JPH05189311A (ja) | キャッシュメモリ・システム | |
| JPH05324543A (ja) | バス・アービタ装置 | |
| JP2000259548A (ja) | Ｄｍａバス転送方式 | |
| JPH10254822A (ja) | バス権要求方法 | |
| JP2009054087A (ja) | 情報処理装置、ｐｃｉバス制御方法、およびｐｃｉバス制御プログラム | |
| JPH04182764A (ja) | バス調停回路 | |
| JPH05173949A (ja) | マイクロプロセッサ装置 | |
| JP2002049581A (ja) | バス調停方法及びバス制御装置 | |
| JP2002229932A (ja) | Ｄｍａ転送装置及びデータ転送システム |