JPH05324543A - バス・アービタ装置 - Google Patents
バス・アービタ装置Info
- Publication number
- JPH05324543A JPH05324543A JP15425792A JP15425792A JPH05324543A JP H05324543 A JPH05324543 A JP H05324543A JP 15425792 A JP15425792 A JP 15425792A JP 15425792 A JP15425792 A JP 15425792A JP H05324543 A JPH05324543 A JP H05324543A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- transfer
- requester
- data
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 一度に転送できる転送単位を越えるサイズ分
のデータをリクエスタ装置が転送する為にリクエスタ装
置から転送サイズに応じて複数回のバス使用要求が発行
されても、その都度、バスの使用権を獲得せずにバスの
獲得を必要最少限に留め、全体としてバスを獲得するま
での待ち時間を大幅に削減する。 【構成】 バス・アービタ装置１６はリクエスタＡ装置
１２の転送単位と転送サイズ識別信号ＳＩＺＥ０によっ
て表わされている転送サイズとを比較する。この結果、
転送サイズが転送単位よりも大きければ、転送サイズに
応じた回数分のデータ転送が終了するまでリクエスタＡ
装置１２にバス使用権を付与しバスを開放しないように
した。
のデータをリクエスタ装置が転送する為にリクエスタ装
置から転送サイズに応じて複数回のバス使用要求が発行
されても、その都度、バスの使用権を獲得せずにバスの
獲得を必要最少限に留め、全体としてバスを獲得するま
での待ち時間を大幅に削減する。 【構成】 バス・アービタ装置１６はリクエスタＡ装置
１２の転送単位と転送サイズ識別信号ＳＩＺＥ０によっ
て表わされている転送サイズとを比較する。この結果、
転送サイズが転送単位よりも大きければ、転送サイズに
応じた回数分のデータ転送が終了するまでリクエスタＡ
装置１２にバス使用権を付与しバスを開放しないように
した。
Description
【０００１】
【産業上の利用分野】この発明は、コンピュータシステ
ムにおいて、データバス等の使用権を調停するバス・ア
ービタ装置に関する。
ムにおいて、データバス等の使用権を調停するバス・ア
ービタ装置に関する。
【０００２】
【従来の技術】従来、コンピュータシステムにおいて
は、ＣＰＵ（中央処理装置）の他にリクエスタ装置（バ
スの使用権を獲得してバスマスタになり得るＤＭＡコン
トローラなど）が存在する場合には、ＣＰＵ、リクエス
タ装置に対してバスの使用権を調停するバス・アービタ
装置が必要となる。
は、ＣＰＵ（中央処理装置）の他にリクエスタ装置（バ
スの使用権を獲得してバスマスタになり得るＤＭＡコン
トローラなど）が存在する場合には、ＣＰＵ、リクエス
タ装置に対してバスの使用権を調停するバス・アービタ
装置が必要となる。
【０００３】図４はこの場合のバス・アービタ装置の構
成を示し、ＣＰＵ１、ＤＭＡコントローラ２はデータバ
スＤＢ上のＩ／Ｏ装置（入出力装置）３、ＲＡＭ（ラン
ダムアクセスメモリ）４等の特定資源を共有するもの
で、バス・アービタ装置５はＣＰＵ１、ＤＭＡコントロ
ーラ２に対するバスの使用権を調停する。ここで、リク
エスタ装置であるＤＭＡコントローラ２がデータ転送を
行う場合には次の如く動作する。 （イ）、先ず、ＤＭＡコントローラ２はデータ転送時に
バス・アービタ装置５に対してバスリクエスト信号（バ
ス使用権要求信号）ＢＲを出力する。 （ロ）、バス・アービタ装置５はＤＭＡコントローラ２
からのバスリクエスト信号ＢＲに応答し、ＣＰＵ１に対
してホールドリクエスト信号（バス開放要求信号）ＨＲ
ＥＱを出力する。 （ハ）、すると、ＣＰＵ１はバス・アービタ装置５に対
してホールドアクノリッヂ信号（バス許可通知信号）Ｈ
ＡＣＫを出力する。このホールドアクノリッヂ信号ＨＡ
ＣＫの出力でＣＰＵ１によるバスの使用は不可能とな
る。 （ニ）、バス・アービタ装置５はＣＰＵ１からのホール
ドアクノリッヂ信号ＨＡＣＫに応答し、ＤＭＡコントロ
ーラ２に対してバスグラント信号（バス使用権許可信
号）ＢＧを出力し、バスの使用を許可する。 （ホ）、このようにしてバスの使用が許可されたＤＭＡ
コントローラ２は、バスを使用しデータ転送を開始す
る。ここで、ＤＭＡコントローラ２が一度にデータを転
送できる転送単位が２バイトであれば、２バイト分のデ
ータを転送する。 （ヘ）、ＤＭＡコントローラ２によるデータ転送終了
後、バス・アービタ装置５はバスを開放する。これによ
ってＤＭＡコントローラ２によるバスの使用は不可能と
なる。
成を示し、ＣＰＵ１、ＤＭＡコントローラ２はデータバ
スＤＢ上のＩ／Ｏ装置（入出力装置）３、ＲＡＭ（ラン
ダムアクセスメモリ）４等の特定資源を共有するもの
で、バス・アービタ装置５はＣＰＵ１、ＤＭＡコントロ
ーラ２に対するバスの使用権を調停する。ここで、リク
エスタ装置であるＤＭＡコントローラ２がデータ転送を
行う場合には次の如く動作する。 （イ）、先ず、ＤＭＡコントローラ２はデータ転送時に
バス・アービタ装置５に対してバスリクエスト信号（バ
ス使用権要求信号）ＢＲを出力する。 （ロ）、バス・アービタ装置５はＤＭＡコントローラ２
からのバスリクエスト信号ＢＲに応答し、ＣＰＵ１に対
してホールドリクエスト信号（バス開放要求信号）ＨＲ
ＥＱを出力する。 （ハ）、すると、ＣＰＵ１はバス・アービタ装置５に対
してホールドアクノリッヂ信号（バス許可通知信号）Ｈ
ＡＣＫを出力する。このホールドアクノリッヂ信号ＨＡ
ＣＫの出力でＣＰＵ１によるバスの使用は不可能とな
る。 （ニ）、バス・アービタ装置５はＣＰＵ１からのホール
ドアクノリッヂ信号ＨＡＣＫに応答し、ＤＭＡコントロ
ーラ２に対してバスグラント信号（バス使用権許可信
号）ＢＧを出力し、バスの使用を許可する。 （ホ）、このようにしてバスの使用が許可されたＤＭＡ
コントローラ２は、バスを使用しデータ転送を開始す
る。ここで、ＤＭＡコントローラ２が一度にデータを転
送できる転送単位が２バイトであれば、２バイト分のデ
ータを転送する。 （ヘ）、ＤＭＡコントローラ２によるデータ転送終了
後、バス・アービタ装置５はバスを開放する。これによ
ってＤＭＡコントローラ２によるバスの使用は不可能と
なる。
【０００４】このような動作（イ）〜（ヘ）はＤＭＡコ
ントローラ２から転送すべきデータ量（転送サイズ）に
応じて複数回繰り返される。いま、６バイトサイズ分の
データを転送する場合、ＤＭＡコントローラ２の転送単
位が２バイトであれば、２バイト単位毎にデータ転送を
３回繰り返す。
ントローラ２から転送すべきデータ量（転送サイズ）に
応じて複数回繰り返される。いま、６バイトサイズ分の
データを転送する場合、ＤＭＡコントローラ２の転送単
位が２バイトであれば、２バイト単位毎にデータ転送を
３回繰り返す。
【０００５】
【発明が解決しようとする課題】このようにＤＭＡコン
トローラ２は自己の転送単位を越えるデータを転送する
場合にはデータ転送を転送すべきサイズ分のデータ量に
応じて複数回繰り返す。この結果、ＤＭＡコントローラ
２は転送単位分のデータを転送する毎にバスリクエスト
信号ＢＲをバス・アービタ装置５に出力し、バス・アー
ビタ装置５はその都度、ＣＰＵ１に対してホールドリク
エスト信号ＨＲＥＱを出力し、ＣＰＵ１からホールドア
クノリッヂ信号ＨＡＣＫを受け取り、バスの使用権を獲
得するまで待機する必要がある。
トローラ２は自己の転送単位を越えるデータを転送する
場合にはデータ転送を転送すべきサイズ分のデータ量に
応じて複数回繰り返す。この結果、ＤＭＡコントローラ
２は転送単位分のデータを転送する毎にバスリクエスト
信号ＢＲをバス・アービタ装置５に出力し、バス・アー
ビタ装置５はその都度、ＣＰＵ１に対してホールドリク
エスト信号ＨＲＥＱを出力し、ＣＰＵ１からホールドア
クノリッヂ信号ＨＡＣＫを受け取り、バスの使用権を獲
得するまで待機する必要がある。
【０００６】図５は、ＣＰＵ１、ＤＭＡコントローラ２
におけるバスサイクル時間の関係を示し、図５の（Ａ）
はＣＰＵ１とＤＭＡコントローラ２とが交互にデータ転
送を行う場合、図５の（Ｂ）はＤＭＡコントローラ２が
ＣＰＵ１に優先してデータ転送を行う場合のバスサイク
ル時間を示している。この何れの転送方式においても図
示の如くＤＭＡコントローラ２から転送単位毎にバスの
使用要求がある毎にバスを獲得する為の待ち時間（バス
獲得時間）が必要となる。このバス獲得時間はＤＭＡコ
ントローラ２から転送要求が頻繁に行われると、それに
応じて拡大する為、全体的にＣＰＵ１の動作停止期間が
長くなり、ＣＰＵ１の処理効率を低下させるという欠点
があった。この発明の課題は、一度に転送できる転送単
位を越えるサイズ分のデータをリクエスタ装置が転送す
る為にリクエスタ装置から転送サイズに応じて複数回の
バス使用要求が発行されても、その都度、バスの使用権
を獲得せずにバスの獲得を必要最少限に留め、全体とし
てバスを獲得するまでの待ち時間を大幅に削減できるよ
うにすることである。
におけるバスサイクル時間の関係を示し、図５の（Ａ）
はＣＰＵ１とＤＭＡコントローラ２とが交互にデータ転
送を行う場合、図５の（Ｂ）はＤＭＡコントローラ２が
ＣＰＵ１に優先してデータ転送を行う場合のバスサイク
ル時間を示している。この何れの転送方式においても図
示の如くＤＭＡコントローラ２から転送単位毎にバスの
使用要求がある毎にバスを獲得する為の待ち時間（バス
獲得時間）が必要となる。このバス獲得時間はＤＭＡコ
ントローラ２から転送要求が頻繁に行われると、それに
応じて拡大する為、全体的にＣＰＵ１の動作停止期間が
長くなり、ＣＰＵ１の処理効率を低下させるという欠点
があった。この発明の課題は、一度に転送できる転送単
位を越えるサイズ分のデータをリクエスタ装置が転送す
る為にリクエスタ装置から転送サイズに応じて複数回の
バス使用要求が発行されても、その都度、バスの使用権
を獲得せずにバスの獲得を必要最少限に留め、全体とし
てバスを獲得するまでの待ち時間を大幅に削減できるよ
うにすることである。
【０００７】
【課題を解決するための手段】この発明の手段は次の通
りである。 （１）、中央処理装置はデータ・バス上のＩ／Ｏ装置、
ＲＡＭ等を制御するもので、一度にデータを転送するこ
とができる転送単位は例えば４バイトである。 （２）、リクエスタ装置はデータ転送時にバスの使用を
要求するもので、バスを獲得してバスマスタとなり得る
ＤＭＡコントローラ等である。このリクエスタ装置は中
央処理装置とは転送単位が異なり、例えば２バイト単位
毎にデータ転送を行う。 （３）、判別手段はバス使用権を付与したリクエスタ装
置の転送単位とそのリクエスタ装置が転送すべきデータ
量を示す転送サイズとを比較することにより、転送サイ
ズが転送単位を越えるか否かを判別する。 （４）、制御手段はこの判別手段によって転送サイズが
転送単位を越えていることが判別された場合には、転送
サイズに応じた回数分のデータ転送が終了するまでバス
を開放せずに当該リクエスタ装置にバス使用権を付与す
る。
りである。 （１）、中央処理装置はデータ・バス上のＩ／Ｏ装置、
ＲＡＭ等を制御するもので、一度にデータを転送するこ
とができる転送単位は例えば４バイトである。 （２）、リクエスタ装置はデータ転送時にバスの使用を
要求するもので、バスを獲得してバスマスタとなり得る
ＤＭＡコントローラ等である。このリクエスタ装置は中
央処理装置とは転送単位が異なり、例えば２バイト単位
毎にデータ転送を行う。 （３）、判別手段はバス使用権を付与したリクエスタ装
置の転送単位とそのリクエスタ装置が転送すべきデータ
量を示す転送サイズとを比較することにより、転送サイ
ズが転送単位を越えるか否かを判別する。 （４）、制御手段はこの判別手段によって転送サイズが
転送単位を越えていることが判別された場合には、転送
サイズに応じた回数分のデータ転送が終了するまでバス
を開放せずに当該リクエスタ装置にバス使用権を付与す
る。
【０００８】
【作用】この発明の手段の作用は次の通りである。い
ま、バス・アービタ装置はリクエスタ装置からのバス使
用要求に対して中央処理装置にバス開放要求を与えると
共に、その後、中央処理装置から使用許可通知を受け取
るまで待機し、使用許可通知を受け取ると、リクエスタ
装置にバス使用権を付与する。このようにして１度、Ｄ
ＭＡコントローラ２に対してバスの使用権を与えると、
バス・アービタ装置において、判別手段はバス使用権を
付与したリクエスタ装置の転送単位とそのリクエスタ装
置が転送すべきデータ量を示す転送サイズとを比較する
ことにより、転送サイズが転送単位を越えるか否かを判
別する。いま、転送すべきデータサイズが６バイトで、
リクエスタ装置の転送単位が２バイトであれば、転送サ
イズが転送単位を越えているので、制御手段は転送サイ
ズに応じて３回分のデータ転送が終了するまでバスを開
放せずにリクエスタ装置にバス使用権を付与する。した
がって、一度に転送できる転送単位を越えるサイズ分の
データをリクエスタ装置が転送する為にリクエスタ装置
から転送サイズに応じて複数回のバス使用要求が発行さ
れても、その都度、バスの使用権を獲得せずにバスの獲
得を必要最少限に留め、全体としてバスを獲得するまで
の待ち時間を大幅に削減することができる。
ま、バス・アービタ装置はリクエスタ装置からのバス使
用要求に対して中央処理装置にバス開放要求を与えると
共に、その後、中央処理装置から使用許可通知を受け取
るまで待機し、使用許可通知を受け取ると、リクエスタ
装置にバス使用権を付与する。このようにして１度、Ｄ
ＭＡコントローラ２に対してバスの使用権を与えると、
バス・アービタ装置において、判別手段はバス使用権を
付与したリクエスタ装置の転送単位とそのリクエスタ装
置が転送すべきデータ量を示す転送サイズとを比較する
ことにより、転送サイズが転送単位を越えるか否かを判
別する。いま、転送すべきデータサイズが６バイトで、
リクエスタ装置の転送単位が２バイトであれば、転送サ
イズが転送単位を越えているので、制御手段は転送サイ
ズに応じて３回分のデータ転送が終了するまでバスを開
放せずにリクエスタ装置にバス使用権を付与する。した
がって、一度に転送できる転送単位を越えるサイズ分の
データをリクエスタ装置が転送する為にリクエスタ装置
から転送サイズに応じて複数回のバス使用要求が発行さ
れても、その都度、バスの使用権を獲得せずにバスの獲
得を必要最少限に留め、全体としてバスを獲得するまで
の待ち時間を大幅に削減することができる。
【０００９】
【実施例】以下、図１〜図３を参照して一実施例を説明
する。図１はバス・アービタ装置を備えたコンピュータ
システムのブロック図である。本実施例のコンピュータ
システムはＣＰＵ１１の他に２種類のリクエスタ装置
（リクエスタＡ装置１２、リクエスタＢ装置１３）を有
し、ＣＰＵ１１、リクエスタＡ装置１２、リクエスタＢ
装置１３は特定の資源（Ｉ／Ｏ装置１４、ＲＡＭ１５）
を共有する為、バス・アービタ装置１６はデータバスＤ
Ｂの使用権を調停する。
する。図１はバス・アービタ装置を備えたコンピュータ
システムのブロック図である。本実施例のコンピュータ
システムはＣＰＵ１１の他に２種類のリクエスタ装置
（リクエスタＡ装置１２、リクエスタＢ装置１３）を有
し、ＣＰＵ１１、リクエスタＡ装置１２、リクエスタＢ
装置１３は特定の資源（Ｉ／Ｏ装置１４、ＲＡＭ１５）
を共有する為、バス・アービタ装置１６はデータバスＤ
Ｂの使用権を調停する。
【００１０】バス・アービタ装置１６に入出力される各
種信号のうち、バスリクエスト信号ＢＲ０、ＢＲ１、ホ
ールドリクエスト信号ＨＲＥＱ、ホールドアクノリッヂ
信号ＨＡＣＫ、バスグラント信号ＢＧ０、ＢＧ１は通常
と同様であるが、リクエスタＡ装置１２から入力される
転送サイズ識別信号ＳＩＺＥ０やリクエスタＢ装置１３
から入力される転送サイズ識別信号ＳＩＺＥ１は本実施
例特有の信号である。即ち、バスリクエスト信号ＢＲ
０、ＢＲ１はデータ転送時に対応するリクエスタＡ装置
１２、リクエスタＢ装置１３から出力されるバス使用権
要求信号、ホールドリクエスト信号ＨＲＥＱはバス・ア
ービタ装置１６がＣＰＵ１１に対して出力するバス開放
要求信号、ホールドアクノリッヂ信号ＨＡＣＫはＣＰＵ
１１がバス・アービタ装置１６に対して出力するバス許
可通知信号、バスグラント信号ＢＧ０、ＢＧ１はバス・
アービタ装置１６がリクエスタＡ装置１２、リクエスタ
Ｂ装置１３に対して出力するバス使用権許可信号であ
る。転送サイズ識別信号ＳＩＺＥ０はリクエスタＡ装置
１２がデータを転送する際に転送すべきデータ量（バイ
ト数）を表わすコントロール信号、同様に、転送サイズ
識別信号ＳＩＺＥ１はリクエスタＢ装置１３がデータを
転送する際に転送すべきデータ量（バイト数）を表わす
コントロール信号である。
種信号のうち、バスリクエスト信号ＢＲ０、ＢＲ１、ホ
ールドリクエスト信号ＨＲＥＱ、ホールドアクノリッヂ
信号ＨＡＣＫ、バスグラント信号ＢＧ０、ＢＧ１は通常
と同様であるが、リクエスタＡ装置１２から入力される
転送サイズ識別信号ＳＩＺＥ０やリクエスタＢ装置１３
から入力される転送サイズ識別信号ＳＩＺＥ１は本実施
例特有の信号である。即ち、バスリクエスト信号ＢＲ
０、ＢＲ１はデータ転送時に対応するリクエスタＡ装置
１２、リクエスタＢ装置１３から出力されるバス使用権
要求信号、ホールドリクエスト信号ＨＲＥＱはバス・ア
ービタ装置１６がＣＰＵ１１に対して出力するバス開放
要求信号、ホールドアクノリッヂ信号ＨＡＣＫはＣＰＵ
１１がバス・アービタ装置１６に対して出力するバス許
可通知信号、バスグラント信号ＢＧ０、ＢＧ１はバス・
アービタ装置１６がリクエスタＡ装置１２、リクエスタ
Ｂ装置１３に対して出力するバス使用権許可信号であ
る。転送サイズ識別信号ＳＩＺＥ０はリクエスタＡ装置
１２がデータを転送する際に転送すべきデータ量（バイ
ト数）を表わすコントロール信号、同様に、転送サイズ
識別信号ＳＩＺＥ１はリクエスタＢ装置１３がデータを
転送する際に転送すべきデータ量（バイト数）を表わす
コントロール信号である。
【００１１】バス・アービタ装置１６はバスの使用権を
付与したリクエスタの転送単位と転送サイズ識別信号Ｓ
ＩＺＥ０、ＳＩＺＢ１によって表わされる転送サイズと
を比較し、その結果、転送サイズが転送単位を越えてい
る場合には、転送サイズに応じた回数分のデータ転送が
終了するまで当該リクエスタ装置にバス使用権を付与す
る。
付与したリクエスタの転送単位と転送サイズ識別信号Ｓ
ＩＺＥ０、ＳＩＺＢ１によって表わされる転送サイズと
を比較し、その結果、転送サイズが転送単位を越えてい
る場合には、転送サイズに応じた回数分のデータ転送が
終了するまで当該リクエスタ装置にバス使用権を付与す
る。
【００１２】次に、本実施例の動作を説明する。いま、
ＣＰＵ１１は一度に４バイト転送でき、リクエスタＡ装
置１２は一度に２バイト、リクエスタＢ装置１３は一度
に１バイト転送できるものとする。先ず、リクエスタＡ
装置１２がデータ転送を行う場合について説明する。こ
こで、リクエスタＡ装置１２が４バイト分のデータを転
送する場合には２バイトずつ２回の転送が必要となる。
リクエスタＡ装置１２は先頭２バイト分のデータを転送
する為に、バスリクエスト信号ＢＲ０をバス・アービタ
装置１６に対して出力する。すると、バス・アービタ装
置１６はＣＰＵ１１に対してホールドリクエスト信号Ｈ
ＲＥＱを出力し、ＣＰＵ１１からホールドアクノリッヂ
信号ＨＡＣＫが返送されて来るまで待つ。この待機時間
がバス獲得時間となる。ここで、ＣＰＵ１１からホール
ドアクノリッヂ信号ＨＡＣＫが返送されて来たら、バス
・アービタ装置１６は要求元のリクエスタＡ装置１２に
対してバスリクエスト信号ＢＲ０を出力する。これによ
ってリクエスタＡ装置１２はデータ転送を開始し、４バ
イト分のデータのうちその先頭２バイト分のデータをデ
ータバスＤＢ上に転送する。
ＣＰＵ１１は一度に４バイト転送でき、リクエスタＡ装
置１２は一度に２バイト、リクエスタＢ装置１３は一度
に１バイト転送できるものとする。先ず、リクエスタＡ
装置１２がデータ転送を行う場合について説明する。こ
こで、リクエスタＡ装置１２が４バイト分のデータを転
送する場合には２バイトずつ２回の転送が必要となる。
リクエスタＡ装置１２は先頭２バイト分のデータを転送
する為に、バスリクエスト信号ＢＲ０をバス・アービタ
装置１６に対して出力する。すると、バス・アービタ装
置１６はＣＰＵ１１に対してホールドリクエスト信号Ｈ
ＲＥＱを出力し、ＣＰＵ１１からホールドアクノリッヂ
信号ＨＡＣＫが返送されて来るまで待つ。この待機時間
がバス獲得時間となる。ここで、ＣＰＵ１１からホール
ドアクノリッヂ信号ＨＡＣＫが返送されて来たら、バス
・アービタ装置１６は要求元のリクエスタＡ装置１２に
対してバスリクエスト信号ＢＲ０を出力する。これによ
ってリクエスタＡ装置１２はデータ転送を開始し、４バ
イト分のデータのうちその先頭２バイト分のデータをデ
ータバスＤＢ上に転送する。
【００１３】この間、バス・アービタ装置１６はリクエ
スタＡ装置１２からの転送サイズ識別信号ＳＩＺＥ０を
モニタし、この転送サイズがリクエスタＡ装置１２の転
送単位よりも大きいか否かをチェックする。いま、転送
サイズ識別信号ＳＩＺＥ０は４バイトで、リクエスタＡ
装置１２の転送単位は２バイトであるから、転送サイズ
は転送単位を越えている為、バス・アービタ装置１６は
先頭２バイスト分の転送が終了してもバスを開放しない
ようにする。
スタＡ装置１２からの転送サイズ識別信号ＳＩＺＥ０を
モニタし、この転送サイズがリクエスタＡ装置１２の転
送単位よりも大きいか否かをチェックする。いま、転送
サイズ識別信号ＳＩＺＥ０は４バイトで、リクエスタＡ
装置１２の転送単位は２バイトであるから、転送サイズ
は転送単位を越えている為、バス・アービタ装置１６は
先頭２バイスト分の転送が終了してもバスを開放しない
ようにする。
【００１４】次に、リクエスタＡ装置１２は先頭２バイ
ト分のデータ転送終了後に、残り２バイト分のデータを
転送する為に、再びバス・アービタ装置１６に対してバ
スリクエスト信号ＢＲ０を出力する。この場合、バス・
アービタ装置１６はバスを開放しておらず、既にバスの
使用権を獲得したままの状態にある為、リクエスタＡ装
置１２からバスリクエスト信号ＢＲ０を受け取ると、直
ちにリクエスタＡ装置１２に対してバスグラント信号Ｂ
Ｇ０を出力する。これによって、リクエスタＡ装置１２
は残り２バイト分のデータ転送を開始する。
ト分のデータ転送終了後に、残り２バイト分のデータを
転送する為に、再びバス・アービタ装置１６に対してバ
スリクエスト信号ＢＲ０を出力する。この場合、バス・
アービタ装置１６はバスを開放しておらず、既にバスの
使用権を獲得したままの状態にある為、リクエスタＡ装
置１２からバスリクエスト信号ＢＲ０を受け取ると、直
ちにリクエスタＡ装置１２に対してバスグラント信号Ｂ
Ｇ０を出力する。これによって、リクエスタＡ装置１２
は残り２バイト分のデータ転送を開始する。
【００１５】図２はＣＰＵ１１、リクエスタＡ装置１２
のバスサイクル時間の関係を示し、図２の（Ａ）はＣＰ
Ｕ１１とリクエスタＡ装置１２とが交互にデータ転送を
行う場合、図５の（Ｂ）はリクエスタＡ装置１２がＣＰ
Ｕ１１に優先してデータ転送を行う場合のバスサイクル
時間を示している。ここで、リクエスタＡ装置１２の転
送単位は２バイト、転送サイズは４バイト、したがって
交互転送方式、優先転送方式の何れにおいても従来では
図示の如く２バイトずつ２回に分けてデータ転送を行う
毎に、バスを獲得する必要があるが、本実施例ではバス
の獲得は最初の１回だけで済み、２バイト毎のデータ転
送を略連続的に行うことが可能となる。
のバスサイクル時間の関係を示し、図２の（Ａ）はＣＰ
Ｕ１１とリクエスタＡ装置１２とが交互にデータ転送を
行う場合、図５の（Ｂ）はリクエスタＡ装置１２がＣＰ
Ｕ１１に優先してデータ転送を行う場合のバスサイクル
時間を示している。ここで、リクエスタＡ装置１２の転
送単位は２バイト、転送サイズは４バイト、したがって
交互転送方式、優先転送方式の何れにおいても従来では
図示の如く２バイトずつ２回に分けてデータ転送を行う
毎に、バスを獲得する必要があるが、本実施例ではバス
の獲得は最初の１回だけで済み、２バイト毎のデータ転
送を略連続的に行うことが可能となる。
【００１６】次に、リクエスタＢ装置１３がデータ転送
を行う場合について説明する。ここで、リクエスタＢ装
置１３の転送単位は１バイト、したがって４バイトサイ
ズのデータを転送するには４回の転送が必要となる。こ
の場合においても同様に、先頭１バイト分のデータを転
送する為にリクエスタＢ装置１３がバスリクエスト信号
ＢＲ１を出力すると、バス・アービタ装置１６はホール
ドリクエスト信号ＨＲＥＱを出力し、ＣＰＵ１１からホ
ールドアクノリッヂ信号ＨＡＣＫが返送されて来ると、
バスグラント信号ＢＧ１を出力し、リクエスタＢ装置１
３に与える。これによって、リクエスタＢ装置１３は先
頭１バイト分のデータ転送を行う。この間、バス・アー
ビタ装置１６はリクエスタＢ装置１３からの転送サイズ
識別信号ＳＩＺＥ１をモニタし、この転送サイズがリク
エスタＢ装置１３の転送単位よりも大きいか否かをチェ
ックする。いま、転送サイズは４バイト、転送単位は１
バイト、したがって、バス・アービタ装置１６は先頭１
バイト分のデータ転送が終了してもバスを開放しないよ
うにする。以下、同様に残り３バイト分のデータを１バ
イトずつ３回に分けて転送し終るまでバスを開放しない
ようにする。この場合、１バイト毎にデータ転送を行う
毎に、リクエスタＢ装置１３はバスリクエスト信号ＢＲ
１を出力するが、バス・アービタ装置１６は既にバスの
使用権を持っているので、リクエスタＢ装置１３からバ
スリクエスト信号ＢＲ１を受け取ると直ちにリクエスタ
Ｂ装置１３に対してバスグラント信号ＢＧ１を出力す
る。
を行う場合について説明する。ここで、リクエスタＢ装
置１３の転送単位は１バイト、したがって４バイトサイ
ズのデータを転送するには４回の転送が必要となる。こ
の場合においても同様に、先頭１バイト分のデータを転
送する為にリクエスタＢ装置１３がバスリクエスト信号
ＢＲ１を出力すると、バス・アービタ装置１６はホール
ドリクエスト信号ＨＲＥＱを出力し、ＣＰＵ１１からホ
ールドアクノリッヂ信号ＨＡＣＫが返送されて来ると、
バスグラント信号ＢＧ１を出力し、リクエスタＢ装置１
３に与える。これによって、リクエスタＢ装置１３は先
頭１バイト分のデータ転送を行う。この間、バス・アー
ビタ装置１６はリクエスタＢ装置１３からの転送サイズ
識別信号ＳＩＺＥ１をモニタし、この転送サイズがリク
エスタＢ装置１３の転送単位よりも大きいか否かをチェ
ックする。いま、転送サイズは４バイト、転送単位は１
バイト、したがって、バス・アービタ装置１６は先頭１
バイト分のデータ転送が終了してもバスを開放しないよ
うにする。以下、同様に残り３バイト分のデータを１バ
イトずつ３回に分けて転送し終るまでバスを開放しない
ようにする。この場合、１バイト毎にデータ転送を行う
毎に、リクエスタＢ装置１３はバスリクエスト信号ＢＲ
１を出力するが、バス・アービタ装置１６は既にバスの
使用権を持っているので、リクエスタＢ装置１３からバ
スリクエスト信号ＢＲ１を受け取ると直ちにリクエスタ
Ｂ装置１３に対してバスグラント信号ＢＧ１を出力す
る。
【００１７】図３はＣＰＵ１１、リクエスタＢ装置１３
のバスサイクル時間を示し、図３の（Ａ）はＣＰＵ１１
とリクエスタＢ装置１３とが交互にデータ転送を行う場
合、図３の（Ｂ）はリクエスタＢ装置１３がＣＰＵ１１
に優先してデータ転送を行う場合のバスサイクル時間を
示している。ここで、リクエスタＢ装置１３の転送単位
は１バイト、転送サイズは４バイト、したがって交互転
送方式、優先転送方式の何れにおいても従来では図示の
如く１バイトずつ４回に分けてデータ転送を行う毎に、
バスを獲得する必要があるが、本実施例ではバスの獲得
は最初の１回だけで済み、１バイト毎のデータ転送を略
連続的に行うことが可能となる。
のバスサイクル時間を示し、図３の（Ａ）はＣＰＵ１１
とリクエスタＢ装置１３とが交互にデータ転送を行う場
合、図３の（Ｂ）はリクエスタＢ装置１３がＣＰＵ１１
に優先してデータ転送を行う場合のバスサイクル時間を
示している。ここで、リクエスタＢ装置１３の転送単位
は１バイト、転送サイズは４バイト、したがって交互転
送方式、優先転送方式の何れにおいても従来では図示の
如く１バイトずつ４回に分けてデータ転送を行う毎に、
バスを獲得する必要があるが、本実施例ではバスの獲得
は最初の１回だけで済み、１バイト毎のデータ転送を略
連続的に行うことが可能となる。
【００１８】なお、上述した交互転送方式、優先転送方
式を任意に選択できる様に転送方式を切り換える切換回
路を用いてもよい。
式を任意に選択できる様に転送方式を切り換える切換回
路を用いてもよい。
【００１９】
【発明の効果】この発明によれば、一度に転送できる転
送単位を越えるサイズ分のデータをリクエスタ装置が転
送する為にリクエスタ装置から転送サイズに応じて複数
回のバス使用要求が発行されても、その都度、バスの使
用権を獲得せずにバスの獲得を必要最少限に留め、全体
としてバスを獲得するまでの待ち時間を大幅に削減する
ことができるので、全体として転送時間を短縮化するこ
とができ、処理効率の大幅な向上を期待することができ
る。
送単位を越えるサイズ分のデータをリクエスタ装置が転
送する為にリクエスタ装置から転送サイズに応じて複数
回のバス使用要求が発行されても、その都度、バスの使
用権を獲得せずにバスの獲得を必要最少限に留め、全体
としてバスを獲得するまでの待ち時間を大幅に削減する
ことができるので、全体として転送時間を短縮化するこ
とができ、処理効率の大幅な向上を期待することができ
る。
【図１】実施例に係るバス・アービタ装置を備えたコン
ピュータシステムを示したブロック図。
ピュータシステムを示したブロック図。
【図２】ＣＰＵ１１、リクエスタＡ装置１２の各サイク
ル時間の関係を示し、（Ａ）はＣＰＵ１１とリクエスタ
Ａ装置１２とが交互に転送する交互転送方式、（Ｂ）は
リクエスタＡ装置１２がＣＰＵ１１よりも優先して転送
を行う優先転送方式を採用した場合の図である。
ル時間の関係を示し、（Ａ）はＣＰＵ１１とリクエスタ
Ａ装置１２とが交互に転送する交互転送方式、（Ｂ）は
リクエスタＡ装置１２がＣＰＵ１１よりも優先して転送
を行う優先転送方式を採用した場合の図である。
【図３】ＣＰＵ１１、リクエスタＢ装置１３の各サイク
ル時間の関係を示し、（Ａ）はＣＰＵ１１とリクエスタ
Ｂ装置１３とが交互に転送する交互転送方式、（Ｂ）は
リクエスタＢ装置１３がＣＰＵ１１よりも優先して転送
を行う優先転送方式を採用した場合の図である。
ル時間の関係を示し、（Ａ）はＣＰＵ１１とリクエスタ
Ｂ装置１３とが交互に転送する交互転送方式、（Ｂ）は
リクエスタＢ装置１３がＣＰＵ１１よりも優先して転送
を行う優先転送方式を採用した場合の図である。
【図４】従来に係るバス・アービタ装置を備えたコンピ
ュータシステムを示したブロック図。
ュータシステムを示したブロック図。
【図５】ＣＰＵ１とＤＭＡコントローラ２の各サイクル
時間の関係を示し、（Ａ）はＣＰＵ１とＤＭＡコントロ
ーラ２とが交互に転送する交互転送方式、（Ｂ）はＤＭ
Ａコントローラ２がＣＰＵ１よりも優先して転送を行う
優先転送方式を採用した場合の図である。
時間の関係を示し、（Ａ）はＣＰＵ１とＤＭＡコントロ
ーラ２とが交互に転送する交互転送方式、（Ｂ）はＤＭ
Ａコントローラ２がＣＰＵ１よりも優先して転送を行う
優先転送方式を採用した場合の図である。
１１ ＣＰＵ １２ リクエスタＡ装置 １３ リクエスタＢ装置 １６ バス・アービタ装置 ＢＲ０、ＢＲ１ バスリクエスト信号 ＨＲＥＱ ホールドリクエスト信号 ＨＡＣＫ ホールドアクノリッヂ信号 ＢＧ０、ＢＧ１ バスグランド信号 ＳＩＺＥ０、ＳＩＺＥ１ 転送サイズ識別信号
Claims (1)
- 【請求項１】中央処理装置と、この中央処理装置とは１
度にデータを転送できる転送単位が異なり、データ転送
時にバスの使用を要求するリクエスタ装置とを備え、 リクエスタ装置からのバス使用要求に対して中央処理装
置にバス開放要求を与えると共に、その後、中央処理装
置から使用許可通知を受け取るまで待機し、使用許可通
知を受け取ると、リクエスタ装置にバス使用権を付与す
るバス・アービタ装置において、 バス使用権を付与したリクエスタ装置の転送単位とその
リクエスタ装置が転送すべきデータ量を示す転送サイズ
とを比較することにより、転送サイズが転送単位を越え
るか否かを判別する判別手段と、 この判別手段によって転送サイズが転送単位を越えてい
ることが判別された場合には、転送サイズに応じた回数
分のデータ転送が終了するまでバスを開放せずに当該リ
クエスタ装置にバス使用権を付与する制御手段と、 を具備したことを特徴とするバス・アービタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15425792A JPH05324543A (ja) | 1992-05-22 | 1992-05-22 | バス・アービタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15425792A JPH05324543A (ja) | 1992-05-22 | 1992-05-22 | バス・アービタ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05324543A true JPH05324543A (ja) | 1993-12-07 |
Family
ID=15580252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15425792A Pending JPH05324543A (ja) | 1992-05-22 | 1992-05-22 | バス・アービタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05324543A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016218731A (ja) * | 2015-05-20 | 2016-12-22 | キヤノン株式会社 | 情報処理装置および情報処理方法 |
-
1992
- 1992-05-22 JP JP15425792A patent/JPH05324543A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016218731A (ja) * | 2015-05-20 | 2016-12-22 | キヤノン株式会社 | 情報処理装置および情報処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5621897A (en) | Method and apparatus for arbitrating for a bus to enable split transaction bus protocols | |
| US5544332A (en) | Method for preventing deadlock in a multi-bus computer system | |
| US5996037A (en) | System and method for arbitrating multi-function access to a system bus | |
| JPH08227392A (ja) | 待ち時間及びシャドー・タイマを有するバス・システム | |
| JPH08255126A (ja) | バスアクセス調停システムおよびバスアクセスを認める方法 | |
| US5948094A (en) | Method and apparatus for executing multiple transactions within a single arbitration cycle | |
| US5931931A (en) | Method for bus arbitration in a multiprocessor system | |
| US6430641B1 (en) | Methods, arbiters, and computer program products that can improve the performance of a pipelined dual bus data processing system | |
| JPH05324543A (ja) | バス・アービタ装置 | |
| US6785755B1 (en) | Grant removal via dummy master arbitration | |
| JPH03263158A (ja) | 共通バス調停制御方式 | |
| JPH0830549A (ja) | バス制御装置 | |
| JPH0227461A (ja) | データ転送制御装置 | |
| JPS623364A (ja) | バス占有制御方式 | |
| US7117281B1 (en) | Circuit, system, and method for data transfer control for enhancing data bus utilization | |
| JPH08297630A (ja) | バス接続方式 | |
| JP2990692B2 (ja) | バス獲得制御方式 | |
| JPH05189311A (ja) | キャッシュメモリ・システム | |
| JPH08263428A (ja) | スプリット転送方式を適用する情報処理装置及び同装置におけるバス調停方法 | |
| JP4432268B2 (ja) | バス調停システム及びこのシステムにおけるバスマスタとなる装置の中断処理方法 | |
| JP2659248B2 (ja) | バスアービトレーション処理方式 | |
| JPH06161951A (ja) | バス制御方式 | |
| JPH03137754A (ja) | 共有メモリのアクセス制御方式 | |
| JPS58217071A (ja) | 情報処理システム | |
| JPH0281250A (ja) | 情報処理装置 |