JPH0472240B2 - - Google Patents
Info
- Publication number
- JPH0472240B2 JPH0472240B2 JP59006166A JP616684A JPH0472240B2 JP H0472240 B2 JPH0472240 B2 JP H0472240B2 JP 59006166 A JP59006166 A JP 59006166A JP 616684 A JP616684 A JP 616684A JP H0472240 B2 JPH0472240 B2 JP H0472240B2
- Authority
- JP
- Japan
- Prior art keywords
- audio signal
- signal
- recording
- level
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005236 sound signal Effects 0.000 claims description 80
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 230000006837 decompression Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Description
【発明の詳細な説明】
産業上の利用分野
本発明は音声信号磁気記録再生装置に係り、特
に記録媒体から記録時と異なる速度で再生された
音声信号のピツチ周波数を記録時の原音声信号と
同一ピツチ周波数に変換する音声信号磁気記録再
生装置に関する。
に記録媒体から記録時と異なる速度で再生された
音声信号のピツチ周波数を記録時の原音声信号と
同一ピツチ周波数に変換する音声信号磁気記録再
生装置に関する。
従来技術
従来より、音声信号記録再生装置において、記
録媒体の既記録音声信号を記録時と異なる速度で
再生し、再生音声信号のテンポを速くしたり遅く
したりする場合、記録媒体の走行速度を記録時と
異ならせただけでは再生音声信号のテンポが変わ
るが、ピツチ周波数も変わつてしまい、聞きとり
にくく、またその変化量によつては内容を理解す
ることは困難となるので、再生音声信号のピツチ
周波数を記録時の原音声信号と同一のピツチ周波
数に変換する周波数変換装置が知られている。
録媒体の既記録音声信号を記録時と異なる速度で
再生し、再生音声信号のテンポを速くしたり遅く
したりする場合、記録媒体の走行速度を記録時と
異ならせただけでは再生音声信号のテンポが変わ
るが、ピツチ周波数も変わつてしまい、聞きとり
にくく、またその変化量によつては内容を理解す
ることは困難となるので、再生音声信号のピツチ
周波数を記録時の原音声信号と同一のピツチ周波
数に変換する周波数変換装置が知られている。
第１図は従来の音声信号の周波数変換装置の一
例のブロツク系統図を示す。同図中、磁気ヘツド
１により既記録音声信号が発生される磁気テープ
（図示せず）の走行速度が、記録時と同一の場合
はスイツチ回路５は端子５ａに接続され、再生ア
ナログ信号処理回路２よりの再生音声信号をその
まま再生アナログ信号処理回路１３へ出力する。
一方、上記の磁気テープの走行速度が記録時と異
なる場合はスイツチ回路５は端子５ｂに接続され
る。この場合、磁気ヘツド１により再生された、
記録時と異なるピツチ周波数の再生音声信号は２
つのアナログシフトレジスタ３及び４に夫々並列
に供給される。アナログシフトレジスタ３及び４
はバケツト・ブリゲード・デバイス（BBD）又
はチヤージ・カツプルド・デバイス（CCD）等
からなり、入力クロツクパルス周波数に応じて遅
延時間が可変制御される。アナログシフトレジス
タ３，４の出力信号はスイツチ回路６の端子６
ａ，６ｂに供給される。
例のブロツク系統図を示す。同図中、磁気ヘツド
１により既記録音声信号が発生される磁気テープ
（図示せず）の走行速度が、記録時と同一の場合
はスイツチ回路５は端子５ａに接続され、再生ア
ナログ信号処理回路２よりの再生音声信号をその
まま再生アナログ信号処理回路１３へ出力する。
一方、上記の磁気テープの走行速度が記録時と異
なる場合はスイツチ回路５は端子５ｂに接続され
る。この場合、磁気ヘツド１により再生された、
記録時と異なるピツチ周波数の再生音声信号は２
つのアナログシフトレジスタ３及び４に夫々並列
に供給される。アナログシフトレジスタ３及び４
はバケツト・ブリゲード・デバイス（BBD）又
はチヤージ・カツプルド・デバイス（CCD）等
からなり、入力クロツクパルス周波数に応じて遅
延時間が可変制御される。アナログシフトレジス
タ３，４の出力信号はスイツチ回路６の端子６
ａ，６ｂに供給される。
スイツチ回路６はスイツチ回路７及び８と共に
入力端子９よりの制御信号により連動してスイツ
チング制御され、スイツチ回路７，８が端子７
ａ，８ａに接続されているときには６ａに接続さ
れ、７ｂ，８ｂに接続されているときには６ｂに
接続される。スイツチ回路６，７及び８が夫々端
子６ａ，７ａ及び８ａに接続されている期間は、
入力端子１０よりの繰り返し周波数Rの読み出し
クロツクパルスがスイツチ回路７を通してアナロ
グシフトレジスタ３に供給されると共に、入力端
子１１よりの繰り返し周波数Wの書き込みクロ
ツクパルスがスイツチ回路８を通してアナログシ
フトレジスタ４に供給され、再生音声信号を書き
込ませる。
入力端子９よりの制御信号により連動してスイツ
チング制御され、スイツチ回路７，８が端子７
ａ，８ａに接続されているときには６ａに接続さ
れ、７ｂ，８ｂに接続されているときには６ｂに
接続される。スイツチ回路６，７及び８が夫々端
子６ａ，７ａ及び８ａに接続されている期間は、
入力端子１０よりの繰り返し周波数Rの読み出し
クロツクパルスがスイツチ回路７を通してアナロ
グシフトレジスタ３に供給されると共に、入力端
子１１よりの繰り返し周波数Wの書き込みクロ
ツクパルスがスイツチ回路８を通してアナログシ
フトレジスタ４に供給され、再生音声信号を書き
込ませる。
他方、スイツチ回路６，７及び８が夫々端子６
ｂ，７ｂ及び８ｂに接続されている期間は、アナ
ログシフトレジスタ３に書き込みクロツクパルス
が印加され、アナログシフトレジスタ４に読み出
しクロツクパルスが印加される。子のように、ア
ナログシフトレジスタ３及び４は交互に書き込み
動作と読み出し動作とを行ない、また一方が書き
込み動作を行なつているときには他方が読み出し
動作を行なうように制御される。アナログシフト
レジスタ３又は４から読み出された再生音声信号
はスイツチ回路６、低域フイルタ１２及びスイツ
チ回路５を夫々経て再生アナログ信号処理回路１
３に供給され、ここで所定の信号処理を行なわれ
た後出力端子１４へ出力される。
ｂ，７ｂ及び８ｂに接続されている期間は、アナ
ログシフトレジスタ３に書き込みクロツクパルス
が印加され、アナログシフトレジスタ４に読み出
しクロツクパルスが印加される。子のように、ア
ナログシフトレジスタ３及び４は交互に書き込み
動作と読み出し動作とを行ない、また一方が書き
込み動作を行なつているときには他方が読み出し
動作を行なうように制御される。アナログシフト
レジスタ３又は４から読み出された再生音声信号
はスイツチ回路６、低域フイルタ１２及びスイツ
チ回路５を夫々経て再生アナログ信号処理回路１
３に供給され、ここで所定の信号処理を行なわれ
た後出力端子１４へ出力される。
ここで、上記のクロツクパルス周波数R，W
は、記録速度をVW、再生速度をVRとした場合、
VW：VR＝R：Wとなるように選定されるので、
再生音声信号のピツチ周波数は記録時の原音声信
号のそれと同一となる。
は、記録速度をVW、再生速度をVRとした場合、
VW：VR＝R：Wとなるように選定されるので、
再生音声信号のピツチ周波数は記録時の原音声信
号のそれと同一となる。
第２図は従来の音声信号の周波数変換装置の他
の例のブロツク系統図を示す。同図中、第１図と
同一構成部分には同一符号を付し、その説明を省
略する。再生アナログ信号処理回路２より取り出
された記録時とピツチ周波数を異ならしめられた
再生音声信号はAD変換器１５に供給され、ここ
でアナログ−デイジタル変換された後ランダム・
アクセス・メモリ（RAM）１６に供給される。
RAM１６はメモリ番地の始めと終りとを接続し
て環状にされており、書き込み時のアドレスポイ
ンタPWは矢印Ａ方向へ移動しながら逐次メモリ
番地へ入力デジタル音声信号を書き込んでいく。
一方、読み出しアドレスポインタPRは矢印Ｂ方
向へ移動しながらそのメモリ番地で記憶デジタル
音声信号を逐次読み出す。読み出されたデイジタ
ル音声信号はDA変換器１７によりアナログ音声
信号に変換された後スイツチ回路５へ供給され
る。この場合、一般にRAMは書き込みと読み出
しとを同時に行なえないので、それらは高速で時
分割的に行なわれる。この従来例においても、ア
ドレスポインタPW，PRの移動速度（クロツク周
波数）を夫々W，Rとしたとき、VW：VR＝R：
Wに選定することによつて再生音声信号のピツ
チ周波数は記録時の原音声信号のそれと同一とな
る。
の例のブロツク系統図を示す。同図中、第１図と
同一構成部分には同一符号を付し、その説明を省
略する。再生アナログ信号処理回路２より取り出
された記録時とピツチ周波数を異ならしめられた
再生音声信号はAD変換器１５に供給され、ここ
でアナログ−デイジタル変換された後ランダム・
アクセス・メモリ（RAM）１６に供給される。
RAM１６はメモリ番地の始めと終りとを接続し
て環状にされており、書き込み時のアドレスポイ
ンタPWは矢印Ａ方向へ移動しながら逐次メモリ
番地へ入力デジタル音声信号を書き込んでいく。
一方、読み出しアドレスポインタPRは矢印Ｂ方
向へ移動しながらそのメモリ番地で記憶デジタル
音声信号を逐次読み出す。読み出されたデイジタ
ル音声信号はDA変換器１７によりアナログ音声
信号に変換された後スイツチ回路５へ供給され
る。この場合、一般にRAMは書き込みと読み出
しとを同時に行なえないので、それらは高速で時
分割的に行なわれる。この従来例においても、ア
ドレスポインタPW，PRの移動速度（クロツク周
波数）を夫々W，Rとしたとき、VW：VR＝R：
Wに選定することによつて再生音声信号のピツ
チ周波数は記録時の原音声信号のそれと同一とな
る。
発明が解決しようとする問題点
しかるに、第１図に示した従来装置は、アナロ
グシフトレジスタが２個必要であるため比較的高
価となり、またスイツチ回路５及び６はアナログ
音声信号を切換えるアナログスイツチであるた
め、歪等が生じない特性の良い回路が特に要求さ
れる等の問題があつた。また、第２図に示した従
来装置は、音声信号のピツチ周波数変換のために
専用のAD変換器１５とDA変換器１７とが必要
であり、これらのAD変換器１５及びDA変換器
１７は音声信号の記録再生の他の処理のためには
全く使用しておらず、装置を高価なものとしてい
た。また、第２図に示した従来装置も第１図図示
装置と同様にスイツチ回路５としてアナログスイ
ツチが必要であり、特に特性の良い回路が必要で
あるという問題点があつた。
グシフトレジスタが２個必要であるため比較的高
価となり、またスイツチ回路５及び６はアナログ
音声信号を切換えるアナログスイツチであるた
め、歪等が生じない特性の良い回路が特に要求さ
れる等の問題があつた。また、第２図に示した従
来装置は、音声信号のピツチ周波数変換のために
専用のAD変換器１５とDA変換器１７とが必要
であり、これらのAD変換器１５及びDA変換器
１７は音声信号の記録再生の他の処理のためには
全く使用しておらず、装置を高価なものとしてい
た。また、第２図に示した従来装置も第１図図示
装置と同様にスイツチ回路５としてアナログスイ
ツチが必要であり、特に特性の良い回路が必要で
あるという問題点があつた。
そこで、本発明は近年，IC技術特にデイジタ
ルICの高集積技術やコンピユータ技術の進歩発
展によりデイジタル信号処理が高速にしかも安価
な構成で行なえるるようになつた点に鑑み、特に
アナログ音声信号をAD変換器により変換して得
たデイジタル音声信号に対して記録イコライザ特
性や再生イコライザ特性を付与したり、雑音低減
処理を行ない、更にこのデイジタル信号処理が行
なわれたデイジタル音声信号をDA変換器により
アナログ音声信号に変換して出力すると共に、そ
のAD変換器及びDA変換器をピツチ周波数の変
換に共用することにより、上記の問題点を解決し
た音声信号磁気記録再生装置を提供することを目
的とする。
ルICの高集積技術やコンピユータ技術の進歩発
展によりデイジタル信号処理が高速にしかも安価
な構成で行なえるるようになつた点に鑑み、特に
アナログ音声信号をAD変換器により変換して得
たデイジタル音声信号に対して記録イコライザ特
性や再生イコライザ特性を付与したり、雑音低減
処理を行ない、更にこのデイジタル信号処理が行
なわれたデイジタル音声信号をDA変換器により
アナログ音声信号に変換して出力すると共に、そ
のAD変換器及びDA変換器をピツチ周波数の変
換に共用することにより、上記の問題点を解決し
た音声信号磁気記録再生装置を提供することを目
的とする。
問題点を解決するための手段
第１のクロツク信号を用いて再生アナログ音声
信号にアナログデイジタル変換を施すAD変換器
と、 上記AD変換器より出力される再生デイジタル
音声信号にかかる信号を上記の第１のクロツク信
号を用いて書き込むと共に、第２のクロツク信号
を用いて読み出すメモリと、 上記メモリより出力されるメモリ出力信号にか
かる信号に上記第２のクロツク信号を用いて記録
時に圧縮されたレベルを伸長して雑音低減を施す
雑音低減回路と、 上記雑音低減回路より出力される雑音低減回路
出力信号にかかる信号に上記第２のクロツク信号
を用いてデイジタルアナログ変換を施すDA変換
器とを備え、 上記第１のクロツク信号の第１のクロツク周波
数Wと上記第２のクロツク信号の第２のクロツ
ク周波数Rとの比を、再生時における記録媒体の
走行速度VRと記録時における記録媒体の走行速
度VWとの比に一致させるよう構成したものであ
り、以下その一実施例について第３図及び第４図
と共に説明する。
信号にアナログデイジタル変換を施すAD変換器
と、 上記AD変換器より出力される再生デイジタル
音声信号にかかる信号を上記の第１のクロツク信
号を用いて書き込むと共に、第２のクロツク信号
を用いて読み出すメモリと、 上記メモリより出力されるメモリ出力信号にか
かる信号に上記第２のクロツク信号を用いて記録
時に圧縮されたレベルを伸長して雑音低減を施す
雑音低減回路と、 上記雑音低減回路より出力される雑音低減回路
出力信号にかかる信号に上記第２のクロツク信号
を用いてデイジタルアナログ変換を施すDA変換
器とを備え、 上記第１のクロツク信号の第１のクロツク周波
数Wと上記第２のクロツク信号の第２のクロツ
ク周波数Rとの比を、再生時における記録媒体の
走行速度VRと記録時における記録媒体の走行速
度VWとの比に一致させるよう構成したものであ
り、以下その一実施例について第３図及び第４図
と共に説明する。
実施例
第３図は本発明装置の一実施例の回路系統図を
示す。同図中、マイクロコンピユータ２１は共通
バス２２を介してスイツチ回路２３，２６，３
０，３１，３７，４０，４５，５０及び５３に
夫々記録時と再生時とにおいて異なる制御信号を
印加し、スイツチ回路２３，２６，３１及び４０
を記録時は端子Ｒ側に接続し、再生時は端子Ｐ側
に切換接続させると共に、スイツチ回路３０及び
５０を記録時にのみオンとし、かつ、スイツチ回
路３７及び４５を再生時にのみオンとする。更に
スイツチ回路５３は後述する如く、記録時と同一
のテープ走行速度VWのときには端子５３ａに接
続され、異なるテープ走行速度VRのときには端
子５３ｂに接続される。まず、記録時の動作につ
き説明するに、入力端子２０に入来した記録され
るべきアナログ音声信号はスイツチ回路２３、電
圧制御増幅器（VCA）２４を夫々経てAD変換器
２５に供給され、ここでアナログ−デジタル変換
されてデイジタル音声信号とされる。また、
VCA２４の出力アナログ音声信号はスイツチ回
路２６、出力アンプ２７を夫々経て出力端子２８
へ出力される。
示す。同図中、マイクロコンピユータ２１は共通
バス２２を介してスイツチ回路２３，２６，３
０，３１，３７，４０，４５，５０及び５３に
夫々記録時と再生時とにおいて異なる制御信号を
印加し、スイツチ回路２３，２６，３１及び４０
を記録時は端子Ｒ側に接続し、再生時は端子Ｐ側
に切換接続させると共に、スイツチ回路３０及び
５０を記録時にのみオンとし、かつ、スイツチ回
路３７及び４５を再生時にのみオンとする。更に
スイツチ回路５３は後述する如く、記録時と同一
のテープ走行速度VWのときには端子５３ａに接
続され、異なるテープ走行速度VRのときには端
子５３ｂに接続される。まず、記録時の動作につ
き説明するに、入力端子２０に入来した記録され
るべきアナログ音声信号はスイツチ回路２３、電
圧制御増幅器（VCA）２４を夫々経てAD変換器
２５に供給され、ここでアナログ−デジタル変換
されてデイジタル音声信号とされる。また、
VCA２４の出力アナログ音声信号はスイツチ回
路２６、出力アンプ２７を夫々経て出力端子２８
へ出力される。
AD変換器２５の出力デイジタル音声信号は再
生イコライザ回路２９、スイツチ回路３０に夫々
供給される一方、スイツチ回路３１を通してレベ
ル検波器３２に供給される。レベル検波器３２は
入力デイジタル音声信号からそのアナログ変換レ
ベルを検出し、その検出レベルとマイクロコンピ
ユータ２１によりメモリ３３から読み出されて共
通のバス２２を介して入力される所定の基準デー
タとを夫々比較し、それにより得られた検波信号
をVCA２４へ出力する。これにより、VCA２４
は出力端子２８の出力アナログ音声信号のＥ−Ｅ
レベルを適正にするように利得を可変制御せしめ
られる。
生イコライザ回路２９、スイツチ回路３０に夫々
供給される一方、スイツチ回路３１を通してレベ
ル検波器３２に供給される。レベル検波器３２は
入力デイジタル音声信号からそのアナログ変換レ
ベルを検出し、その検出レベルとマイクロコンピ
ユータ２１によりメモリ３３から読み出されて共
通のバス２２を介して入力される所定の基準デー
タとを夫々比較し、それにより得られた検波信号
をVCA２４へ出力する。これにより、VCA２４
は出力端子２８の出力アナログ音声信号のＥ−Ｅ
レベルを適正にするように利得を可変制御せしめ
られる。
前記したように記録時にはスイツチ回路３０は
オンとされており、再生イコライザ回路２９の入
力端子とスイツチ回路５３の出力端子との間を短
絡しており、AD変換器２５の出力デイジタル音
声信号はスイツチ回路３０を経て（再生イコライ
ザ回路２９を経ることなく）取り出されて低域フ
イルタ３４に供給され、ここで不要高周波数成分
を除去された後雑音低減回路３５に供給される。
雑音低減回路３５はマイクロコンピユータ２１よ
りバス２２を介して入力される制御信号により、
記録時にはレベル圧縮動作を行ない、再生時には
レベル伸長動作を行なうよう制御される。この雑
音低減回路３５より取り出されたデイジタル音声
信号は記録イコライザ回路３６及びスイツチ回路
３２に供給される。
オンとされており、再生イコライザ回路２９の入
力端子とスイツチ回路５３の出力端子との間を短
絡しており、AD変換器２５の出力デイジタル音
声信号はスイツチ回路３０を経て（再生イコライ
ザ回路２９を経ることなく）取り出されて低域フ
イルタ３４に供給され、ここで不要高周波数成分
を除去された後雑音低減回路３５に供給される。
雑音低減回路３５はマイクロコンピユータ２１よ
りバス２２を介して入力される制御信号により、
記録時にはレベル圧縮動作を行ない、再生時には
レベル伸長動作を行なうよう制御される。この雑
音低減回路３５より取り出されたデイジタル音声
信号は記録イコライザ回路３６及びスイツチ回路
３２に供給される。
記録イコライザ回路３６は磁気テープ４７の走
行速度（標準モード、長時間モード）や磁気ヘツ
ド４６の種類などのモードに応じて、予めメモリ
３３に記憶されているデイジタル制御信号が選択
的に供給され、指定モードにおいて最適な記録イ
コライザ特性を入力デイジタル音声信号に対して
付与して記録レベル調整器３８に出力する。記録
レベル調整器３８はバス２２を介して供給される
ヘツド４６の種類に応じた制御信号により、磁気
ヘツド４６の記録感度に合わせて信号レベル（こ
こではその入力信号はデイジタル信号であり、実
際にはデイジタル音声信号の値）を調整してDA
変換器３９へ出力する。これにより、DA変換器
３９からはアナログ信号に戻された音声信号が取
り出され、この音声信号はスイツチ回路４０、記
録増幅器４１及び抵抗４２を介して可変抵抗素子
４４よりのバイアス発振器４３の出力バイアス信
号と混合された後、磁気ヘツド４６に供給され、
これにより磁気テープ４７に記録される。
行速度（標準モード、長時間モード）や磁気ヘツ
ド４６の種類などのモードに応じて、予めメモリ
３３に記憶されているデイジタル制御信号が選択
的に供給され、指定モードにおいて最適な記録イ
コライザ特性を入力デイジタル音声信号に対して
付与して記録レベル調整器３８に出力する。記録
レベル調整器３８はバス２２を介して供給される
ヘツド４６の種類に応じた制御信号により、磁気
ヘツド４６の記録感度に合わせて信号レベル（こ
こではその入力信号はデイジタル信号であり、実
際にはデイジタル音声信号の値）を調整してDA
変換器３９へ出力する。これにより、DA変換器
３９からはアナログ信号に戻された音声信号が取
り出され、この音声信号はスイツチ回路４０、記
録増幅器４１及び抵抗４２を介して可変抵抗素子
４４よりのバイアス発振器４３の出力バイアス信
号と混合された後、磁気ヘツド４６に供給され、
これにより磁気テープ４７に記録される。
なお、可変抵抗素子４４はバス２２を介して供
給される制御信号により、その抵抗値を可変制御
せしめられる構成とされており、長時間モードの
ときには標準モードに比しバイアス発振器４３よ
りのバイアス信号のレベルを小に制御する。ま
た、マイクロコンピユータ２１の制御の下に、レ
ベル検波器３２により検出されたレベル情報がバ
ス２２を通じてドライバ４８に供給され、更にこ
れよりデイスプレイ装置４９に供給され、これに
より記録音声信号レベルが表示される。
給される制御信号により、その抵抗値を可変制御
せしめられる構成とされており、長時間モードの
ときには標準モードに比しバイアス発振器４３よ
りのバイアス信号のレベルを小に制御する。ま
た、マイクロコンピユータ２１の制御の下に、レ
ベル検波器３２により検出されたレベル情報がバ
ス２２を通じてドライバ４８に供給され、更にこ
れよりデイスプレイ装置４９に供給され、これに
より記録音声信号レベルが表示される。
次に再生時の動作につき説明するに、磁気ヘツ
ド４６からの再生アナログ音声信号は再生増幅器
５１、スイツチ回路２３，VCA２４を夫々介し
てAD変換器２５に供給され、ここでデイジタル
信号に変換される。このデイジタル音声信号は再
生イコライザ回路２９に供給される。再生イコラ
イザ回路２９は、前記した各モードの夫々に応じ
た最適値のデイジタル制御信号が予め記憶されて
いるメモリ３３から、マイクロコンピユータ２１
よりのバス２２を介して行なう読み出し制御に基
づいて、指定モードに応じて選択的に読み出され
たデイジタル制御信号が共通のバス２２を介して
供給され、これにより指定モードにおいて最適な
再生イコライザ特性を入力デイジタル音声信号に
対して付与して出力する。
ド４６からの再生アナログ音声信号は再生増幅器
５１、スイツチ回路２３，VCA２４を夫々介し
てAD変換器２５に供給され、ここでデイジタル
信号に変換される。このデイジタル音声信号は再
生イコライザ回路２９に供給される。再生イコラ
イザ回路２９は、前記した各モードの夫々に応じ
た最適値のデイジタル制御信号が予め記憶されて
いるメモリ３３から、マイクロコンピユータ２１
よりのバス２２を介して行なう読み出し制御に基
づいて、指定モードに応じて選択的に読み出され
たデイジタル制御信号が共通のバス２２を介して
供給され、これにより指定モードにおいて最適な
再生イコライザ特性を入力デイジタル音声信号に
対して付与して出力する。
再生イコライザ回路２９より取り出されたデイ
ジタル音声信号は、RAM５２に供給されて書き
込まれる一方、スイツチ回路５３の端子５３ａに
供給される。前記した如く、磁気テープ４７の走
行速度が記録時と同一の速度VWのときにはスイ
ツチ回路５３は端子５３ａの入力デイジタル音声
信号を選択出力し、他方、後述する如くテープ走
行速度がVWとは異なるVRであるときは、端子５
３ｂに切換えられてRAM５２から記録時と同一
のピツチ周波数で読み出されたデイジタル音声信
号を選択出力する。スイツチ回路５３により選択
出力されたデイジタル音声信号は低域フイルタ３
４、雑音低減回路３５及びスイツチ回路３７を
夫々介してDA変換器３９に供給され、ここでア
ナログ信号に戻された後、スイツチ回路４０，２
６及び出力アンプ２７を夫々通して出力端子２８
へ再生音声信号として出力される。なお、製造ラ
インにおいて、基準信号が記録されている基準テ
ープを再生し、このとき雑音低減回路３５により
レベル伸長特性が付与されて取り出されたデイジ
タル信号はスイツチ回路３１を通してレベル検波
器３２に供給され、ここでレベル検波された後、
メモリ３３より読み出された再生信号レベルを適
正値にするための基準データと比較され、その比
較結果がVCA２４に利得制御電圧として印加さ
れる。これにより、VCA２４からは磁気ヘツド
４６の再生感度に合わせて最適値に調整された再
生アナログ音声信号が取り出されるように設定さ
れている。従つて、一般再生時には、レベル検波
器３２より設定した電圧によりVCA２４はその
利得を一定値に制御される。また、この再生時に
もデイスプレイ装置４９により再生音声信号のレ
ベルが表示される。
ジタル音声信号は、RAM５２に供給されて書き
込まれる一方、スイツチ回路５３の端子５３ａに
供給される。前記した如く、磁気テープ４７の走
行速度が記録時と同一の速度VWのときにはスイ
ツチ回路５３は端子５３ａの入力デイジタル音声
信号を選択出力し、他方、後述する如くテープ走
行速度がVWとは異なるVRであるときは、端子５
３ｂに切換えられてRAM５２から記録時と同一
のピツチ周波数で読み出されたデイジタル音声信
号を選択出力する。スイツチ回路５３により選択
出力されたデイジタル音声信号は低域フイルタ３
４、雑音低減回路３５及びスイツチ回路３７を
夫々介してDA変換器３９に供給され、ここでア
ナログ信号に戻された後、スイツチ回路４０，２
６及び出力アンプ２７を夫々通して出力端子２８
へ再生音声信号として出力される。なお、製造ラ
インにおいて、基準信号が記録されている基準テ
ープを再生し、このとき雑音低減回路３５により
レベル伸長特性が付与されて取り出されたデイジ
タル信号はスイツチ回路３１を通してレベル検波
器３２に供給され、ここでレベル検波された後、
メモリ３３より読み出された再生信号レベルを適
正値にするための基準データと比較され、その比
較結果がVCA２４に利得制御電圧として印加さ
れる。これにより、VCA２４からは磁気ヘツド
４６の再生感度に合わせて最適値に調整された再
生アナログ音声信号が取り出されるように設定さ
れている。従つて、一般再生時には、レベル検波
器３２より設定した電圧によりVCA２４はその
利得を一定値に制御される。また、この再生時に
もデイスプレイ装置４９により再生音声信号のレ
ベルが表示される。
なお、第３図に示す回路のうちデイジタル処理
回路部分は集積回路（IC）化することができる。
回路部分は集積回路（IC）化することができる。
次にマイクロコンピユータ２１による各動作に
ついて第４図と共に説明する。マイクロコンピユ
ータ２１はまず各回路をイニシヤライズした後
（ステツプS1）、マイクロコンピユータ２１のキー
ボード又はVTRのフロントパネルのスイツチか
ら例えば長時間モードか標準モードかの入力があ
るか否かを判定し（ステツプS2）、入力が無い場
合にはレベルインジケータを動作させる（ステツ
プS3）。レベルインジケータ動作はレベル検波器
３２の出力レベル検波信号を共通バス２２を通じ
てマイクロコンピユータ２１に供給し、ここで対
数変換、基準レベルとのレベル比較、ピークホー
ルド等の処理を行ない、その結果を再び共通バス
２２を通じてドライバ４８に供給し、これよりデ
イスプレイ装置４９に音声信号レベルを表示させ
る動作である。
ついて第４図と共に説明する。マイクロコンピユ
ータ２１はまず各回路をイニシヤライズした後
（ステツプS1）、マイクロコンピユータ２１のキー
ボード又はVTRのフロントパネルのスイツチか
ら例えば長時間モードか標準モードかの入力があ
るか否かを判定し（ステツプS2）、入力が無い場
合にはレベルインジケータを動作させる（ステツ
プS3）。レベルインジケータ動作はレベル検波器
３２の出力レベル検波信号を共通バス２２を通じ
てマイクロコンピユータ２１に供給し、ここで対
数変換、基準レベルとのレベル比較、ピークホー
ルド等の処理を行ない、その結果を再び共通バス
２２を通じてドライバ４８に供給し、これよりデ
イスプレイ装置４９に音声信号レベルを表示させ
る動作である。
また、マイクロコンピユータ２１はステツプS2
でキーボード又はフロントパネルからの入力があ
つたことを判断したときは、それがモード切換え
か否かを判定し（ステツプS4）、モード切換のと
きにはモード切換動作を行ない（ステツプS5）、
モード切換えでないときにはＥ−Ｅレベル調整か
否かを判定する（ステツプS6）。Ｅ−Ｅレベル調
整であるときには、Ｅ−Ｅレベル調整動作を行な
わせる（ステツプS7）。このＥ−Ｅレベル調整動
作は記録時に諸低レベルの基準信号を入力端子２
０に供給し、そのときベル検波器３２により検出
されたレベルと、予めメモリ３３に記憶されてお
り、マイクロコンピユータ２１の制御の下にメモ
リ３３から読み出した適正値とを比較し、その比
較結果をVCA２４に印加してその利得を可変制
御する動作である。
でキーボード又はフロントパネルからの入力があ
つたことを判断したときは、それがモード切換え
か否かを判定し（ステツプS4）、モード切換のと
きにはモード切換動作を行ない（ステツプS5）、
モード切換えでないときにはＥ−Ｅレベル調整か
否かを判定する（ステツプS6）。Ｅ−Ｅレベル調
整であるときには、Ｅ−Ｅレベル調整動作を行な
わせる（ステツプS7）。このＥ−Ｅレベル調整動
作は記録時に諸低レベルの基準信号を入力端子２
０に供給し、そのときベル検波器３２により検出
されたレベルと、予めメモリ３３に記憶されてお
り、マイクロコンピユータ２１の制御の下にメモ
リ３３から読み出した適正値とを比較し、その比
較結果をVCA２４に印加してその利得を可変制
御する動作である。
また、マイクロコンピユータ２１はステツプS6
でＥ−Ｅレベル調整でないと判定したときは、再
生レベル調整か否かの判定を行ない（ステツプ
S8）、再生レベル調整のときはその動作を行なわ
せ（ステツプS9）、再生レベル調整でないときは
記録レベル調整か否かの判定を行ない（ステツプ
S10）、記録レベル調整のときにはその調整動作を
行なわせる（（ステツプS11）。再生レベル調整動
作はレベル検波器３２に再生した音声信号を供給
し、またメモリ３３から読み出した適正値とを比
較し、その比較結果をVCA２４に供給してその
利得を可変制御することにより行なう。また、記
録レベル調整動作は基準信号を磁気テープ４７に
記録する際に、記録レベル調整器３８によりその
レベルを変化させて記録した後、その既記録基準
信号を再生して、その再生レベルとメモリ３３か
ら読み出した適正値とをレベル検波器３２で比較
させ、適正値と等しいか又は最も近い再生レベル
を検出し、それに基づいて記録レベル調整器３８
の最適値を決定する一連の動作である。
でＥ−Ｅレベル調整でないと判定したときは、再
生レベル調整か否かの判定を行ない（ステツプ
S8）、再生レベル調整のときはその動作を行なわ
せ（ステツプS9）、再生レベル調整でないときは
記録レベル調整か否かの判定を行ない（ステツプ
S10）、記録レベル調整のときにはその調整動作を
行なわせる（（ステツプS11）。再生レベル調整動
作はレベル検波器３２に再生した音声信号を供給
し、またメモリ３３から読み出した適正値とを比
較し、その比較結果をVCA２４に供給してその
利得を可変制御することにより行なう。また、記
録レベル調整動作は基準信号を磁気テープ４７に
記録する際に、記録レベル調整器３８によりその
レベルを変化させて記録した後、その既記録基準
信号を再生して、その再生レベルとメモリ３３か
ら読み出した適正値とをレベル検波器３２で比較
させ、適正値と等しいか又は最も近い再生レベル
を検出し、それに基づいて記録レベル調整器３８
の最適値を決定する一連の動作である。
次に変速再生時におけるピツチ周波数変換動作
について更に詳細に説明する。第３図において、
入力端子５４には（VW／VR）・Wで表わされる
繰り返し周波数Rのクロツクパルスが入来し、こ
のクロツクパルスはRAM５２に読み出しクロツ
クパルスとして供給される一方、逓倍回路５５に
供給され、ここでその周波数をVR／VW倍される
ことにより、繰り返し周波数Wのクロツクパル
スに変換された後RAM５２に書き込みクロツク
パルスとして供給される。また、繰り返し周波数
Rのクロツクパルスは低域フイルタ３４、雑音低
減回路３５及びDA変換器３９にも夫々のクロツ
クパルスとして供給される。更に繰り返し周波数
RのクロツクパルスはAD変換器２５及び再生イ
コライザ回路２９にも夫々のクロツクパルスとし
て供給される。
について更に詳細に説明する。第３図において、
入力端子５４には（VW／VR）・Wで表わされる
繰り返し周波数Rのクロツクパルスが入来し、こ
のクロツクパルスはRAM５２に読み出しクロツ
クパルスとして供給される一方、逓倍回路５５に
供給され、ここでその周波数をVR／VW倍される
ことにより、繰り返し周波数Wのクロツクパル
スに変換された後RAM５２に書き込みクロツク
パルスとして供給される。また、繰り返し周波数
Rのクロツクパルスは低域フイルタ３４、雑音低
減回路３５及びDA変換器３９にも夫々のクロツ
クパルスとして供給される。更に繰り返し周波数
RのクロツクパルスはAD変換器２５及び再生イ
コライザ回路２９にも夫々のクロツクパルスとし
て供給される。
RAM５２は前記したRAM１６と同様に、メ
モリ番地の始めと終りとを接続して環状にされて
おり、書き込み時のアドレスポインタPWが矢印
Ａ方向へ移動しながら、その指定番地に変速再生
デイジタル音声信号を逐次書き込み、読み出し時
のアドレスポイントPRが矢印Ｂ方向へ移動しな
がら、その指定番地の記憶デイジタル音声信号を
逐次読み出す。ここで、再生時のテープ走行速度
VRは記録時のそれの（W／fR）倍であり、よつ
て（R／W）に時間軸スケールとピツチ周波数が
共に変化せしめられた再生アナログ音声信号がデ
イジタル信号に変換されてRAM５２に供給され
ることとなるが、RAM５２はこのデイジタル音
声信号を繰り返し周波数Wで書き込み、繰り返
し周波数Rで読み出すように制御されるから、
RAM５２からはピツチ周波数が（R／W）倍に
変換されたデイジタル音声信号、すなわち、記録
時と同一のピツチ周波数に変換されたデイジタル
音声信号が取り出される。ただし、この場合、
VR＞VWのときにはデイジタル音声信号が一定周
期毎に削除せしめられ、またVR＞VWのときは同
じ情報のデイジタル信号を何度か繰り返して取り
出すことにより、RAM５２より時間軸スケール
変化はそのまま保持されたデイジタル音声信号が
取り出される。
モリ番地の始めと終りとを接続して環状にされて
おり、書き込み時のアドレスポインタPWが矢印
Ａ方向へ移動しながら、その指定番地に変速再生
デイジタル音声信号を逐次書き込み、読み出し時
のアドレスポイントPRが矢印Ｂ方向へ移動しな
がら、その指定番地の記憶デイジタル音声信号を
逐次読み出す。ここで、再生時のテープ走行速度
VRは記録時のそれの（W／fR）倍であり、よつ
て（R／W）に時間軸スケールとピツチ周波数が
共に変化せしめられた再生アナログ音声信号がデ
イジタル信号に変換されてRAM５２に供給され
ることとなるが、RAM５２はこのデイジタル音
声信号を繰り返し周波数Wで書き込み、繰り返
し周波数Rで読み出すように制御されるから、
RAM５２からはピツチ周波数が（R／W）倍に
変換されたデイジタル音声信号、すなわち、記録
時と同一のピツチ周波数に変換されたデイジタル
音声信号が取り出される。ただし、この場合、
VR＞VWのときにはデイジタル音声信号が一定周
期毎に削除せしめられ、またVR＞VWのときは同
じ情報のデイジタル信号を何度か繰り返して取り
出すことにより、RAM５２より時間軸スケール
変化はそのまま保持されたデイジタル音声信号が
取り出される。
応用例
なお、本発明は上記の実施例に限定されるもの
ではなく、例えばRAM５２に供給するデイジタ
ル音声信号は、AD変換器２５からDA変換器３
９に到る信号伝送路の途中から分岐した信号であ
れば良く、よつてAD変換器２５の出力端、低域
フイルタ３４の出力端、または、雑音低減回路３
５の出力端のいずれかより取り出したデイジタル
音声信号でもよい。
ではなく、例えばRAM５２に供給するデイジタ
ル音声信号は、AD変換器２５からDA変換器３
９に到る信号伝送路の途中から分岐した信号であ
れば良く、よつてAD変換器２５の出力端、低域
フイルタ３４の出力端、または、雑音低減回路３
５の出力端のいずれかより取り出したデイジタル
音声信号でもよい。
効 果
上述の如く、本願発明は以下の特徴を有する。
(1) 第２のクロツク信号を用いて記録時に圧縮さ
れたレベルを伸長して雑音低域を施す雑音低減
回路を有するので、音声信号の磁気記録再生に
伴うＳ／Ｎの劣化を改善することができる。
れたレベルを伸長して雑音低域を施す雑音低減
回路を有するので、音声信号の磁気記録再生に
伴うＳ／Ｎの劣化を改善することができる。
(2) AD変換器に供給されると共にメモリに書き
込む際用いられる第１のクロツク信号を有する
ため、アナログデイジタル変換に際して特別な
クロツク発生回路が不要であり、また、再生デ
イジタル音声信号と再生デイジタル音声信号に
かかる信号の同期関係を容易に確保できる。
込む際用いられる第１のクロツク信号を有する
ため、アナログデイジタル変換に際して特別な
クロツク発生回路が不要であり、また、再生デ
イジタル音声信号と再生デイジタル音声信号に
かかる信号の同期関係を容易に確保できる。
(3) 再生デイジタル音声信号にかかる信号をメモ
リから読み出すために用いられ、かつ、雑音低
減を施す雑音低減回路で用いられ、かつ、DA
変換器に供給される第２のクロツク信号を有す
るため、夫々の構成に供給する特別なクロツク
発生回路が不要であり、夫々の構成間の同期関
係を容易に確保できる。
リから読み出すために用いられ、かつ、雑音低
減を施す雑音低減回路で用いられ、かつ、DA
変換器に供給される第２のクロツク信号を有す
るため、夫々の構成に供給する特別なクロツク
発生回路が不要であり、夫々の構成間の同期関
係を容易に確保できる。
(4) メモリとDA変換器との間に介挿された雑音
低減回路を有するため、周波数補正が施された
後雑音低減が施されるため、再生速度に応じて
雑音低減回路の特性を切換える必要がない。従
つて、雑音低減回路の構成を容易にできる。
低減回路を有するため、周波数補正が施された
後雑音低減が施されるため、再生速度に応じて
雑音低減回路の特性を切換える必要がない。従
つて、雑音低減回路の構成を容易にできる。
(5) 雑音低減回路をデイジタル回路で構成するこ
とができるため、温度特性、経時変化の影響を
受けることが殆どなく、安定した雑音低域を施
すことができる。
とができるため、温度特性、経時変化の影響を
受けることが殆どなく、安定した雑音低域を施
すことができる。
第１図及び第２図は夫々従来装置の各例を示す
ブロツク系統図、第３図は本発明装置の一実施例
を示す回路系統図、第４図は第３図の要部の動作
説明用フローチヤートである。 １……磁気ヘツド、３，４……アナログシフト
レジスタ、９……制御信号入力端子、１６，５２
……ランダム・アクセス・メモリ（RAM）、２
０……記録されるべきアナログ音声信号入力端
子、２１……マイクロコンピユータ、２２……バ
ス、２３，２６，３０，３１，３７，４０，４
５，５０，５３……スイツチ回路、２５……AD
変換器、２８……アナログ音声信号出力端子、２
９……再生イコライザ回路、３３……メモリ、３
５……雑音低減回路、３６……記録イコライザ回
路、３８……記録レベル調整器、３９……DA変
換器、４３……バイアス発振器、４６……磁気ヘ
ツド、５４……クロツクパルス入力端子、５５…
…逓倍回路。
ブロツク系統図、第３図は本発明装置の一実施例
を示す回路系統図、第４図は第３図の要部の動作
説明用フローチヤートである。 １……磁気ヘツド、３，４……アナログシフト
レジスタ、９……制御信号入力端子、１６，５２
……ランダム・アクセス・メモリ（RAM）、２
０……記録されるべきアナログ音声信号入力端
子、２１……マイクロコンピユータ、２２……バ
ス、２３，２６，３０，３１，３７，４０，４
５，５０，５３……スイツチ回路、２５……AD
変換器、２８……アナログ音声信号出力端子、２
９……再生イコライザ回路、３３……メモリ、３
５……雑音低減回路、３６……記録イコライザ回
路、３８……記録レベル調整器、３９……DA変
換器、４３……バイアス発振器、４６……磁気ヘ
ツド、５４……クロツクパルス入力端子、５５…
…逓倍回路。
Claims (1)
- 【特許請求の範囲】 １ 第１のクロツク信号を用いて再生アナログ音
声信号にアナログデイジタル変換を施すAD変換
器と、 上記AD変換器より出力される再生デイジタル
音声信号にかかる信号を上記の第１のクロツク信
号を用いて書き込むと共に、第２のクロツク信号
を用いて読み出すメモリと、 上記メモリより出力されるメモリ出力信号にか
かる信号に上記第２のクロツク信号を用いて記録
時に圧縮されたレベルを伸長して雑音低減を施す
雑音低減回路と、 上記雑音低減回路より出力される雑音低減回路
出力信号にかかる信号に上記第２のクロツク信号
を用いてデイジタルアナログ変換を施すDA変換
器とを備え、 上記第１のクロツク信号の第１のクロツク周波
数Wと上記第２のクロツク信号の第２のクロツ
ク周波数Rとの比を、再生時における記録媒体の
走行速度VRと記録時における記録媒体の走行速
度VWとの比に一致させることを特徴とする音声
信号磁気記録再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59006166A JPS60150097A (ja) | 1984-01-17 | 1984-01-17 | 音声信号磁気記録再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59006166A JPS60150097A (ja) | 1984-01-17 | 1984-01-17 | 音声信号磁気記録再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60150097A JPS60150097A (ja) | 1985-08-07 |
| JPH0472240B2 true JPH0472240B2 (ja) | 1992-11-17 |
Family
ID=11630945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59006166A Granted JPS60150097A (ja) | 1984-01-17 | 1984-01-17 | 音声信号磁気記録再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60150097A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0799478B2 (ja) * | 1985-11-22 | 1995-10-25 | カシオ計算機株式会社 | 電子楽器 |
| JPH0782340B2 (ja) * | 1985-12-17 | 1995-09-06 | ヤマハ株式会社 | 楽音波形信号発生装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5831399A (ja) * | 1981-08-20 | 1983-02-24 | 三洋電機株式会社 | 音響信号の周波数変換装置 |
| JPS58108588A (ja) * | 1981-12-23 | 1983-06-28 | 株式会社東芝 | 音声信号処理装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5919937Y2 (ja) * | 1977-05-27 | 1984-06-09 | 日本ビクター株式会社 | 音声信号のピツチコントロ−ル装置 |
-
1984
- 1984-01-17 JP JP59006166A patent/JPS60150097A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5831399A (ja) * | 1981-08-20 | 1983-02-24 | 三洋電機株式会社 | 音響信号の周波数変換装置 |
| JPS58108588A (ja) * | 1981-12-23 | 1983-06-28 | 株式会社東芝 | 音声信号処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60150097A (ja) | 1985-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4618851A (en) | Apparatus for reproducing signals pre-stored in a memory | |
| JP2574856B2 (ja) | 磁気記録再生装置の編集回路 | |
| JPH0472240B2 (ja) | ||
| JPH0233328Y2 (ja) | ||
| US4825303A (en) | Compressed audio silencing | |
| JPS5919937Y2 (ja) | 音声信号のピツチコントロ−ル装置 | |
| JP3316344B2 (ja) | 音声信号再生装置 | |
| JPS6255758B2 (ja) | ||
| KR100256013B1 (ko) | 디지탈 신호 처리 장치 | |
| JP2902520B2 (ja) | 映像信号処理装置 | |
| JPS5850608A (ja) | 音響信号の再生装置 | |
| JPS63317979A (ja) | 音声信号補正装置 | |
| JP3416340B2 (ja) | ビデオテープレコーダ | |
| KR930001700B1 (ko) | 오디오 신호 재생장치 | |
| KR930006586Y1 (ko) | Vtr의 메모리 콘트롤 신호발생 회로 | |
| JPS6023784Y2 (ja) | テ−プレコ−ダの曲間検出回路 | |
| KR870001155Y1 (ko) | 의사 영상 동기 신호를 이용한 음성신호 녹음회로 | |
| JP3036089B2 (ja) | 映像信号伸長回路 | |
| JP3057201B2 (ja) | 磁気記録再生装置 | |
| JPS6127836B2 (ja) | ||
| KR910006348Y1 (ko) | 브이씨알의 헤드스위칭신호 발생장치 | |
| JPS58108588A (ja) | 音声信号処理装置 | |
| JPS58106598A (ja) | 信号周波数変換装置 | |
| JPS5979410A (ja) | テ−プレコ−ダ | |
| JPS6161120B2 (ja) |