JPS5831399A - 音響信号の周波数変換装置 - Google Patents
音響信号の周波数変換装置Info
- Publication number
- JPS5831399A JPS5831399A JP56130980A JP13098081A JPS5831399A JP S5831399 A JPS5831399 A JP S5831399A JP 56130980 A JP56130980 A JP 56130980A JP 13098081 A JP13098081 A JP 13098081A JP S5831399 A JPS5831399 A JP S5831399A
- Authority
- JP
- Japan
- Prior art keywords
- wave number
- circuit
- output
- signal
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は音声信号の同波数変換装置の雪質な改善する回
路−二関するものである。
路−二関するものである。
音声信号の同波数変換装置は一般的に′ｓ１図の様な構
成をとる。即ち入力端子（１０；入力した音声信号はク
ローク発生器（２）から発生するチンプリングクロ１り
（同波Ｗ１ｆ％ ）１二よってチンプリングされて記憶
回路（３）に記憶される０次にグミツク発生！Ｉ（４）
の続み出しりロック（周波数（ｆ １ ））によって順
次読み出され、更ｃ Ｌ Ｐ Ｆ （５）＆経て出力端
子（６）から出力する。この構成−；よれば、出力信号
の同波数は入力信号＆：＜らぺ（ｆｔ／ｆｔ）倍される
。
成をとる。即ち入力端子（１０；入力した音声信号はク
ローク発生器（２）から発生するチンプリングクロ１り
（同波Ｗ１ｆ％ ）１二よってチンプリングされて記憶
回路（３）に記憶される０次にグミツク発生！Ｉ（４）
の続み出しりロック（周波数（ｆ １ ））によって順
次読み出され、更ｃ Ｌ Ｐ Ｆ （５）＆経て出力端
子（６）から出力する。この構成−；よれば、出力信号
の同波数は入力信号＆：＜らぺ（ｆｔ／ｆｔ）倍される
。
重置明線かかる同波数変換回路ｆｉｌｌの記憶回路なフ
ンダムアクセス型のメモリで構成した場合について、出
力フィルタの特ｔｖｌ！えることによりその音質な改善
するものであって、第２図にその具体的実施例を示す、
同因Ｃ；もとづいて本発明を説明すると、入力端子（１
ｍの入力信号は入力側のＬＰ？１１１ｖ経てｔン１ルホ
ールド回路内蔵のＡ−ｎ＊＊ｓｕでディｖｙｔｖｘ−ド
ｃ変換され、ＲＡＭＩの１き込みアドレス回路−で指定
するアドレス１；記憶喜れる。チンプリングとＡ−Ｄｇ
ｌ換は、書き込みクロック回路−から供給される＠波数
（ｆｌ）の書キ込みグｇ１り（この場合、コンパ−ｔプ
マンドパルス）Ｃ二より行なわれる。＠配置き込みアド
レス回路−は該書き込みクロ１グを計数するカラン！で
構成される。 ＲＡＭ１１４１ｇ）ｇ憧データは、一定
のりσｙり周波数（Ｉ２）の続み出しクロック回路ａη
の続み出しクロックな針数する読み出しアドレス回路ｔ
ｔＳで指定されたアドレスのデータが順次読み出され、
読み出しクロｙりζ二従って。
ンダムアクセス型のメモリで構成した場合について、出
力フィルタの特ｔｖｌ！えることによりその音質な改善
するものであって、第２図にその具体的実施例を示す、
同因Ｃ；もとづいて本発明を説明すると、入力端子（１
ｍの入力信号は入力側のＬＰ？１１１ｖ経てｔン１ルホ
ールド回路内蔵のＡ−ｎ＊＊ｓｕでディｖｙｔｖｘ−ド
ｃ変換され、ＲＡＭＩの１き込みアドレス回路−で指定
するアドレス１；記憶喜れる。チンプリングとＡ−Ｄｇ
ｌ換は、書き込みクロック回路−から供給される＠波数
（ｆｌ）の書キ込みグｇ１り（この場合、コンパ−ｔプ
マンドパルス）Ｃ二より行なわれる。＠配置き込みアド
レス回路−は該書き込みクロ１グを計数するカラン！で
構成される。 ＲＡＭ１１４１ｇ）ｇ憧データは、一定
のりσｙり周波数（Ｉ２）の続み出しクロック回路ａη
の続み出しクロックな針数する読み出しアドレス回路ｔ
ｔＳで指定されたアドレスのデータが順次読み出され、
読み出しクロｙりζ二従って。
Ｄ−Ａ変換器−でアナログ変換され、出力側のＬＰＦｃ
！ｌｔ−経テ出力喘子Ｃ２１り出力Ｔ る、尚ＲＡＭα
４４二対する畳き込み、読み出し動作の制御、いわゆる
Ｒ／Ｗ 制御は回記普き込みおよび読み出しりｃｙｙり
Ｙ入力とするＲ ／ Ｗ切換回路（２）（二より、又ア
ドレス切換は咳Ｒ／Ｗ切換回路で制御されるマルデプレ
キｆ（至）Ｃ二よりそれぞれ行なわれる。この様な回路
構成によれば、出力信号の周波数は入力信号に対して（
ｆｔ／ｆｌ）倍となる。そこで１ｍｌ波数変換比（ｆ’
ｌ／ｆ％）を外部より制御して可変とするＭ：は、薔き
込みクロッグ回路ｔｔｅ又は読み出しりａ１グ回路α１
を可変局波数発振器とすれば良いのであるが、ここでは
読み出しりａツク回絡任ηｒ電圧制御可能な発振器とし
ている。却ち、図示の場合定電圧電＃Ｃ二接続された可
変抵抗ａ（至）が生じる制御電圧（ＶＯ）Ｃより発Ｉ！
喝波数が可変制御される電圧−（財）発Ｗ！器（ＶＯＯ
）であり、これにより（Ｉ２）が制御される。
！ｌｔ−経テ出力喘子Ｃ２１り出力Ｔ る、尚ＲＡＭα
４４二対する畳き込み、読み出し動作の制御、いわゆる
Ｒ／Ｗ 制御は回記普き込みおよび読み出しりｃｙｙり
Ｙ入力とするＲ ／ Ｗ切換回路（２）（二より、又ア
ドレス切換は咳Ｒ／Ｗ切換回路で制御されるマルデプレ
キｆ（至）Ｃ二よりそれぞれ行なわれる。この様な回路
構成によれば、出力信号の周波数は入力信号に対して（
ｆｔ／ｆｌ）倍となる。そこで１ｍｌ波数変換比（ｆ’
ｌ／ｆ％）を外部より制御して可変とするＭ：は、薔き
込みクロッグ回路ｔｔｅ又は読み出しりａ１グ回路α１
を可変局波数発振器とすれば良いのであるが、ここでは
読み出しりａツク回絡任ηｒ電圧制御可能な発振器とし
ている。却ち、図示の場合定電圧電＃Ｃ二接続された可
変抵抗ａ（至）が生じる制御電圧（ＶＯ）Ｃより発Ｉ！
喝波数が可変制御される電圧−（財）発Ｗ！器（ＶＯＯ
）であり、これにより（Ｉ２）が制御される。
さて、このようなＲＡＭＹ用いて、これシーデータを順
次書き込んでｊＩＣ順次読み出す方式の周波数変換回路
では、ＲＡＭＩ；対する書き込みクロックと読み出しク
ロックとが異なる・ｌ）で、ｆｌ＞ｆｌの時にに書き込
みアドレスが読み出しアドレス１遍い越し、逆Ｃ二ｆｙ
）ｆｔの時には読み出しが書き込みｔ＃遍い越丁ことＣ
；なる、この時、出力信号Ｃ二は信号の不達−が生じ、
Ｊｌ音となって音質を損ねる。これは比較的属い周波数
の不連続音であるので、出力フィルタ（；よりほぼ除去
できる。この不連続音の発生頻度は当然書き込みグｃｙ
ｙグと読みｍし１Ｍ１ｆＵＪ＠ｉ；よる、即ち、 ＲＡ
Ｍ（１４１〕紀憶ｆｙプル容量ｖ１（Ａ−Ｄ変換の量子
化ビット数が勢であれば、ＲＡＭのビット数はＳＮピッ
ト）とすれば、１秒間の不連続の発生回数は；￥墨であ
るので、従って、（１）ｖ可変とする場合は（ｆｌ）と
（ｆｌ）の！ξ：比例して興奮の量が変る。
次書き込んでｊＩＣ順次読み出す方式の周波数変換回路
では、ＲＡＭＩ；対する書き込みクロックと読み出しク
ロックとが異なる・ｌ）で、ｆｌ＞ｆｌの時にに書き込
みアドレスが読み出しアドレス１遍い越し、逆Ｃ二ｆｙ
）ｆｔの時には読み出しが書き込みｔ＃遍い越丁ことＣ
；なる、この時、出力信号Ｃ二は信号の不達−が生じ、
Ｊｌ音となって音質を損ねる。これは比較的属い周波数
の不連続音であるので、出力フィルタ（；よりほぼ除去
できる。この不連続音の発生頻度は当然書き込みグｃｙ
ｙグと読みｍし１Ｍ１ｆＵＪ＠ｉ；よる、即ち、 ＲＡ
Ｍ（１４１〕紀憶ｆｙプル容量ｖ１（Ａ−Ｄ変換の量子
化ビット数が勢であれば、ＲＡＭのビット数はＳＮピッ
ト）とすれば、１秒間の不連続の発生回数は；￥墨であ
るので、従って、（１）ｖ可変とする場合は（ｆｌ）と
（ｆｌ）の！ξ：比例して興奮の量が変る。
この異ｇｔ＝よる音質劣化を防止する５二は関連の様に
出力ＬＰ？（至）の遮断筒波数Ｙ下げれば良いのである
が、その反面信号帯域が狭小となること（：よる音質劣
化な招来する。
出力ＬＰ？（至）の遮断筒波数Ｙ下げれば良いのである
が、その反面信号帯域が狭小となること（：よる音質劣
化な招来する。
そこで、本発明では、（ｆ％）と（ｆｔ）の差（；応じ
て出力フィルタの連断周波数（ｆｏ）ｔ−第３因σ）よ
うＣ二、即ち（ｆｌｌ）が（ｆｔ）Ｃ近いほど速断間波
数を上げるものである。具体的ｄ二は出力フィル！（至
）を゛磁圧制御可変フィルタあるいは８０Ｆ（スイツテ
ドキャパシタフィルタ）で構成し、これｔ−藺妃制ｍ電
圧発生用の可変抵抗器で読み出しクロック回路（ｌηの
制御と連動してＩ４御し、第６図の如き賄犠の１波、歓
待性変化を得るものである。
て出力フィルタの連断周波数（ｆｏ）ｔ−第３因σ）よ
うＣ二、即ち（ｆｌｌ）が（ｆｔ）Ｃ近いほど速断間波
数を上げるものである。具体的ｄ二は出力フィル！（至
）を゛磁圧制御可変フィルタあるいは８０Ｆ（スイツテ
ドキャパシタフィルタ）で構成し、これｔ−藺妃制ｍ電
圧発生用の可変抵抗器で読み出しクロック回路（ｌηの
制御と連動してＩ４御し、第６図の如き賄犠の１波、歓
待性変化を得るものである。
以上の如き本発明の構成によれば、書き込みグロック鴫
波数と読み出しグロック鴫波数の！！シ一応じて変化Ｔ
る出力音声信号の不連続音！、同じく両りｔ７ｙタ１波
数の差ｄ二応じて速断１波数が変化する可変フィルタ４
二より除去するので、全体として帯域制限（−よる音質
劣化の少ない喝波数変換回ｔｉｉｉａｔ’得ることが出
来る。
波数と読み出しグロック鴫波数の！！シ一応じて変化Ｔ
る出力音声信号の不連続音！、同じく両りｔ７ｙタ１波
数の差ｄ二応じて速断１波数が変化する可変フィルタ４
二より除去するので、全体として帯域制限（−よる音質
劣化の少ない喝波数変換回ｔｉｉｉａｔ’得ることが出
来る。
第１因は周波数変換Ａ１の原理？説明するためのブロッ
ク図、第２図は本発明の音響信号の鳴波ｍｌ″！ｉ換装
置のブａｙり回路図、第５図は本発明Ｃ；使用する低域
通過フィルタの遮断鴫波数Ｙ説明するための図面である
。 α珍・−入力端子、ｌ■・・・低域通過フィルタ、αｌ
・・・Ａ／ＤＩ！ＩＩＩＪ１． （１４・・・Ｒ’ＡＭ
、αＳル・・アドレス回路。 （１８（ｌη・−クロ１り回路、住ｌ・・・Ｄ ／ Ａ
変換器、３跡・−出カー瑞子、＠・・・Ｒ／Ｗ切換回ｉ
ｉｉ、ｔＡ・・・マルテグレクｆ。
ク図、第２図は本発明の音響信号の鳴波ｍｌ″！ｉ換装
置のブａｙり回路図、第５図は本発明Ｃ；使用する低域
通過フィルタの遮断鴫波数Ｙ説明するための図面である
。 α珍・−入力端子、ｌ■・・・低域通過フィルタ、αｌ
・・・Ａ／ＤＩ！ＩＩＩＪ１． （１４・・・Ｒ’ＡＭ
、αＳル・・アドレス回路。 （１８（ｌη・−クロ１り回路、住ｌ・・・Ｄ ／ Ａ
変換器、３跡・−出カー瑞子、＠・・・Ｒ／Ｗ切換回ｉ
ｉｉ、ｔＡ・・・マルテグレクｆ。
Claims (1)
- （１）音響信号を第一クロック６二従ってチンプリング
して順次記憶素子に妃憶し、第二りａツク１；従って咳
妃憶素子から順次読み出した後低域通過フィルタを通過
させ、＠起第−と第二りσジグ鴫波数の比を変えること
８二より信号の同波数変換を行ない、前記低域通過フィ
ルタの速断同波数Ｖ＠紀第−と第二クローク鳩波数の！
ＩＣ；関連づけて可変制御することを特徴とする音響信
号の同波数変換装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56130980A JPS5831399A (ja) | 1981-08-20 | 1981-08-20 | 音響信号の周波数変換装置 |
| US06/406,442 US4586191A (en) | 1981-08-19 | 1982-08-09 | Sound signal processing apparatus |
| DE8282304363T DE3274312D1 (en) | 1981-08-19 | 1982-08-18 | Sound signal processing apparatus |
| EP82304363A EP0072706B1 (en) | 1981-08-19 | 1982-08-18 | Sound signal processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56130980A JPS5831399A (ja) | 1981-08-20 | 1981-08-20 | 音響信号の周波数変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5831399A true JPS5831399A (ja) | 1983-02-24 |
Family
ID=15047093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56130980A Pending JPS5831399A (ja) | 1981-08-19 | 1981-08-20 | 音響信号の周波数変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5831399A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60150097A (ja) * | 1984-01-17 | 1985-08-07 | 日本ビクター株式会社 | 音声信号磁気記録再生装置 |
| JPS60119128U (ja) * | 1984-01-19 | 1985-08-12 | パイオニア株式会社 | キ−コントロ−ラ |
-
1981
- 1981-08-20 JP JP56130980A patent/JPS5831399A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60150097A (ja) * | 1984-01-17 | 1985-08-07 | 日本ビクター株式会社 | 音声信号磁気記録再生装置 |
| JPH0472240B2 (ja) * | 1984-01-17 | 1992-11-17 | Victor Company Of Japan | |
| JPS60119128U (ja) * | 1984-01-19 | 1985-08-12 | パイオニア株式会社 | キ−コントロ−ラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3934094A (en) | Frequency band converter | |
| US4054921A (en) | Automatic time-base error correction system | |
| EP0240286A2 (en) | Low-pitched sound creator | |
| US4342054A (en) | Information read device | |
| JPS5831399A (ja) | 音響信号の周波数変換装置 | |
| SU1131483A3 (ru) | Устройство дл многодорожечного воспроизведени цифровых данных с носител магнитной записи | |
| US4658369A (en) | Sound synthesizing apparatus | |
| JP2949894B2 (ja) | サラウンド回路 | |
| JPS6022733Y2 (ja) | 車輛制御装置用受信器 | |
| JPS5919937Y2 (ja) | 音声信号のピツチコントロ−ル装置 | |
| JPS5755597A (en) | Solid state digital sound recording circuit | |
| JPS6124087A (ja) | アナログメモリ回路 | |
| JPS6098155U (ja) | 静止画像記録装置 | |
| KR0171823B1 (ko) | 쿼드러쳐 미러 필터의 읽기 전용 메모리의 어드레스 발생회로 | |
| JPS5897171A (ja) | 電子編集の編集点検出回路 | |
| US5297100A (en) | Address control system for a RAM in a digital audio set | |
| JPS6266298A (ja) | 音声合成装置 | |
| JPS5991763A (ja) | メモリ−読出し装置 | |
| SU1134967A1 (ru) | Запоминающее устройство | |
| JPS63229690A (ja) | メモリ周辺回路 | |
| JPS5994798A (ja) | 時間軸変換装置 | |
| SU1057941A1 (ru) | Сумматор по модулю три | |
| SU501421A1 (ru) | Логическое запоминающее устройство | |
| KR910000437Y1 (ko) | 예측부호와 방식을 이용한 디지탈 기록 재생회로 | |
| SU490120A1 (ru) | Устройство дл суммировани |