KR910000437Y1 - 예측부호와 방식을 이용한 디지탈 기록 재생회로 - Google Patents

Abstract

내용 없음.

Description

예측부호와 방식을 이용한 디지탈 기록 재생회로

제1도는 영상과 음성신호를 디지탈신호로 변환시켜 기억장치에 저장하는 통상적인 시스템 구조도.

제2도는 종래의 블럭 다이어 그램도.

제3도는 제2도의 상세 회로도.

제4도는 종래의 기억장치에서 저장된 신호를 재생하기 위한 회로도.

제5도는 제3도의 기억장치에서 에러가 없을때 입력신호에 대한 부호화기 및 예측기의 출력신호도의 파형도.

제6도는 제3도의 기억장치에서 에러가 있을때 입력신호에 대한 부호화기 및 예측기의 출력신호도의 파형도.

제7도는 본 고안의 회로도.

제8도는 본 고안의 기억장치에서 에러가 생긴 경우의 재생파형도.

제9도는 제8도의 블럭다이어 그램도.

* 도면의 주요부분에 대한 부호의 설명

1 : 비교기 2 : D-플립플롭

3 : 예측필터 4 : D-RAM 기억장치

5 : 제어기

본 고안은 음성신호 및 영상신호와 같은 아날로그 신호를 예측, 부호화기를 이용하여 디지탈신호로 변환시켜서 반도체 메모리등의 디지탈 기억장치에 저장했다가 다시 재생하는 시스템에서 기억장치내의 기억소자 일부가 고장난 것에 기인하는 재생신호의 찌그러짐을 보상하여 주기 위한 예측부호와 방식을 이용한 디지탈 기록재생회로에 관한 것이다.

종래에는 도면 제1도와 같이 음성신호 또는 영상신호를 입력으로 한 표본화기(1)의 출력은 부호화기(2)를 통해 기억장치(3)의 입력에 연결하고, 제어기(4)의 출력은 표본화기(1)와 부호화기(2) 및 기억장치(3)의 입력에 연결하여 표본화기(1)로 입력된 음성 또는 영상신호는 일정시간 간격으로 표본화되어 부호화기(2)의 입력으로 인가되면 부호화기(2)는 표본화된 신호를 일정한 단어의 길이를 가지는 2진 숫자(″1″ 또는 ″0″의 값)로 변환시켜 기억장치(3)에 저장시킨다.

이때 제어기(4)는 부호화기(2)로 부터 출력된 2진 숫자를 기억장치(3)에 저장되도록 읽기(read)나 쓰기(write)와 같은 제어신호와 어드레스를 발생시켜 기억장치(3)에 음성신호나 영상신호를 기록하게 한 것으로 이러한 시스템은 테이프 레코더와 달리 기구장치 없이 신호를 저장할 수 있지만 입력신호원(영상, 음성신호)을 부호화기(2)로 직접 2진 숫자로 바꾸어 기억장치(3)에 저장하는 것이고, 예측부호화 방식은 입력신호원을 직접 숫자로 바꾸어 주는 대신에 도면 제2도와 같이 영상 신호나 음성신호를 입력으로 한 부호화기(2)의 출력을 분토시켜 일측은 기억장치(3)의 데이타 입력(DIN)에 연결하고, 다른 일측은 예측기(5)를 통해 다시 부호화기(2)의 입력에 연결하며, 제어신호와 어드레스를 발생시키는 제어기(4)는 기억장치(3)에 연결한 것으로 이는 음성신호나 영상신호(S₁)를 부호화기(2)에 인가시키면 부호화기(2)는 상기의 신호를 2진 숫자로 변환시켜 기억장치(3)와 예측기(5)로 인가시키게 된다.

이때 예측기(5)에서 출력된 예측신호(S₀)와 현재의 입력신호원(S₁)의 차이만을 부호화기(2)에서 부호화시켜 기억장치(3)에 저장하는 것이다.

즉 음성이나 영상신호와 같이 신호의 상관상(corelation)이 클때는 입력신호와 예측신호의 차이가 매우 작아지므로 부호화에 필요한 단어의 길이가 작아도 되고, 단어의 길이가 작을수록 같은 양의 메모리를 기억장치(3)에 장시간 기록할 수 있고, 여기서 흔히 쓰이는 예측 부호화기로는 선형차분 부호화기, 적응차분부호화기, 차분펄스부호화기, 적응차분펄스부호화기 등을 들 수 있다.

한편 장시간의 입력신호원(영상, 음성신호)을 기록하기 위해서는 대용량의 기억장치(3)가 필요하다.

예를 들어 표본화 주파수가 16KHZ인 차분부호화법의 경우 1초 동안의 녹음에 약 16Kbit의 기억소자를 필요로 하며, 이 경우 기억소자의 일부가 동작되지 않고 ″1″ 또는 ″C″의 값만을 언제나 갖는 부품(이를 비트에러라함)일 경우 기억장치(3)에서 읽어지는 데이타의 값은 메모리의 비트에러에 의해 기록시 써놓은 값과 다를 수 있으므로 필연적으로 재생신호에 찌그러짐을 만든다.

이러한 찌그러짐을 막기 위한 가장 직접적인 방법은 에러 정정회로를 사용하고, 기억장치(3)에 에러 정정에 필요한 여분의 데이타를 더 써놓은 것이다.

그러나 이러한 방법은 복잡한 회로가 필요하고, 또 필요한 기억장치의 크기가 늘어나는 결점이 있다.

이와같은 재생신호의 찌그러짐을 보상하여 주기 위해 선형차분 부호화기를 사용한 도면 제3도는 입력신호원(영상 또는 음성신호)(S₁)과 예측신호(S₀)를 비교하는 비교기(6), 비교기(6)의 출력을 매표본화 주기마다 샘플하는 플립플롭(7)의 출력(Q)에서 신호의 출력을 받아 다음번 신호의 값을 예측하는 예측기(5)등으로 구성되어 있되 에측필터(5)는 저항(R₁)과 콘덴서(C₁)로 구성된 적분기를 사용하고 있는 것으로, 플립플롭(7)의 출력(Q)에서 출력된 신호는 기억장치(3)의 데이타 입력(DIN)을 통해 제어기(4)가 지시하는 주소에 저장된다.

이때 입력신호원(S₁)이 예측기(5)에서 출력된 예측신호(S₀)보다 큰 경우 플립플롭(7)의 출력(Q)은 하이(High)가 되어 예측기(5)인 적분기를 충전시켜서 예측신호(S₀)의 크기를 증가시키고, 반대로 입력신호원(S₁)이 예측신호(S₀)보다 작으면 플립플롭(7)의 출력(Q)은 로우(Low)가 되어 예측기(5)의 적분기를 방전시켜 예측신호(S₀)의 크기를 감소시킨다.

결국 입력신호원(S₁)을 예측신호(S₀)가 궤환의 원리에 의해 꾸준히 따라가도록 하는 구조로 되어 있다.

한편 이렇게 기억장치(3)에 저장된 디지탈 정보에서, 아날로그 신호는 도면 제4도와 같은 회로를 사용하여 재생시킬 수 있다.

여기서 기억장치(3)의 데이타 출력(DOUT)에서는 제어기(4)의 제어에 따라 매 표본화주기(T)마다 기억장치(3)에 저장되었던 데이타가 출력되고, 이것이 예측기(5)에 가해져서 재생신호가 되고 재생된 신호는 기억장치(3)내에서 비트에러가 없을 경우 부호화기(2)의 예측신호(S₀)와 같다.

즉 도면 제5도는 선형차분부호화기의 입력신원(S₁)에 대한 예측신호(S₀)및 부호화기(2)의 출력신호(S₂)를 나타낼 것이다.

그러면 기억장치(3)의 기억소자일부가 고장이 난 경우의 재생 파형을 도면 제5도에 의해 관찰하면 주기 7T인 시각(t=7T)에 기억장치(3)에 기록된 데이타는 ″C″인데 이것이 기억장치(3)내의 기억소자 고장에 의해 부호화기(2)의 출력신호(S₂)가 도면 제6도의 파형(A)과 같이 ″1″로 읽어졌다면 예측기(5)에서 재생된 신호는 도면 제6도와 같은 재생된 예측신호(S₀)가 출력된다.

이와같이 비트에러가 예측기(5)에 누적되어 그 영향이 길게 나타나고, 따라서 원래의 입력신호원(S₁)에 대해 재생된 예측신호(S₀)가 많이 찌그러지는 문제점이 있었다.

따라서 본 고안은 종래의 이와같은 문제점을 시정보완하기 위해 직접에러를 고치는 대신에 예측부호화기(6)에서 출력된 값을 디-램 기억장치(3)에 썼다가 다시 읽어 보아서 기억소자의 비트에러(bit-error)가 발생했을 경우 이에 의한 찌그러짐이 다음번 샘플의 부호화 과정에서 자동적으로 보상이 되게 하여 디-램 기억장치(4)의 비트에러에 의한 영향을 최소화 할 수 있고, 이 경우에는 디-램 기억장치(4)에 에러정정을 위해 여분의 데이타를 더 써 놓을 필요도 없고, 또 복잡한 에러 정정회로도 필요없게 한 것으로서, 이하 본 고안을 첨부된 도면에 의거 상세히 설명하면 다음과 같다.

입력신호원(S₁)이 인가되는 비교기(1)의 출력은 D-플립플롭(2)의 딜레이입력(D)에 연결하고, D-플립플롭(2)의 출력(Q)은 D-RAM 기억장치(4)의 데이타 입력(DIN)에 연결하며, 그의 데이타출력(DOUT)은 저항(R₁)과 콘덴서(C₁)로 구성된 예측필터(3)를 통해 다시 비교기(1)의 입력(-)에 연결하고, 또한 D-플립플롭(2)으로부터 출력된 신호를 D-RAM 기억장치(4)에 저장되도록 읽기나 쓰기와 같은 제저신호와 어드레스를 발생시키는 제어기(5)는 D-플립플롭(2)의 클럭단(CLK)과 D-RAM 기억장치(4)의 입력에 연결한다.

이와같이 구성된 본 고안의 작용효과는 다음과 같다.

입력신호원(S₁)이 비교기(1)의 입력(+)에 인가되며 비교기(1)는 D-RAM 기억장치(4)와 에측필터(3)를 통해 인가된 예측신호(S₀)와 입력신호원(S₁)을 비교한 후 D-플립플롭(2)의 딜레이입력(D)에 인가한다.

이때 D-플립플롭(2)의 출력(Q)에서는 비교된 신호를 클럭펄스의 시간 간격 만큼 지연시켜서 D-RAM 기억장치(4)의 데이타 입력(DIN)을 통해 썼다가 다시 데이타출력(DOUT)을 통해 읽는다.

이때 D-RAM 기억장치(4)의 해당기억소자가 정상이면 쓴 값이 그대로 데이타출력(DOUT)을 통해 나오고, 아니면 틀린값이 나온다.

그리고 이 되읽은 값을 저항(R₁)과 콘덴서(C₁)로 구성된 예측필터(3)에 가한다.

따라서 메모리의 비트에러가 생기면 비트에러의 난 값이 예측필터(3)에 가해지므로 일종의 부궤환(negative feedeback)현상에 의해 찌그러짐이 상쇄된다.

즉 도면 제8도와 같이 D-RAM 기억장치(4)에 비트에러가 생긴 경우의 재생파형을 보면 상기에서 설명한 바와 같이 7T인 시각에 원래 D-플립플롭(2)의 출력(Q)에서 출력된 신호(S₂)는 ″C″이 나왔는데 이를 D-RAM 기억장치(4)에 썼다가 읽은 결과 도면 제8도의 파형(A)와 같이 읽어졌다면 이값으로 저항(R₁)과 콘덴서(C₁)로 구성된 예측필터(3)를 충전시킬 수 있으므로 입력신호원(S₁)과 예측필터(3)에서 출력된 예측신호(S₀)의 오차가 파형(B)와 같이 오차가 순간적으로 커지게 된다.

이때문에 8T인 시각(t=8T)에서는 이 오차를 보상하는방향으로 D-플립플롭(2)의 출력(Q)에서 ″C″이 나온다.

따라서 기억소자의 비트에러에 의한 영향이 다음번 입력샘플의 부호화 과정에서 상쇄되어서 재생신호의 찌그러짐(입력신호원(S₁)과 재생된 예측신호(S₀)의 차이)이 상당히 줄어든다.

도면 제9도는 예측보호화방식을 이용한 것으로서, 부호화기(6)의 출력이 D-RAM 기억장치(4)의 데이타 입력(DIN)단자를 통해 써졌다가 데이타출력(DOUT)단자를 통해 다시 읽혀진후 예측필터(3)에 가해진다.

따라서 상술한 원리에 의해 기억소자의 비트에러에 의한 영향이 다음번 입력신호원(S₁)샘플의 부호화과정에서 즉시 상쇄된다.

Claims (1)

1. 예측부호화기를 이용한 신호의 디지탈 기록 및 재생회로에 있어서 입력신호원(S₁)을 입력으로 한 부호화기(6)의 출력은 D-RAM 기억장치(4)의 데이타입력(DIN)에 연결하고 D-RAM 기억장치(4)의 데이타출력(DOUT)은 예측필터(3)를 통해 부호화기(6)의 입력에 연결한 것을 특징으로 한 예측부호화방식을 이용한 디지탈 기록 재생회로.