JP2939998B2 - ディジタル信号再生装置 - Google Patents
ディジタル信号再生装置Info
- Publication number
- JP2939998B2 JP2939998B2 JP1127561A JP12756189A JP2939998B2 JP 2939998 B2 JP2939998 B2 JP 2939998B2 JP 1127561 A JP1127561 A JP 1127561A JP 12756189 A JP12756189 A JP 12756189A JP 2939998 B2 JP2939998 B2 JP 2939998B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- digital
- reproduction
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000011084 recovery Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/89—Time-base error compensation
- H04N9/896—Time-base error compensation using a digital memory with independent write-in and read-out clock generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えばディジタルVTRの再生信号を復号
するのに用いて好適なディジタル信号再生装置に関す
る。
するのに用いて好適なディジタル信号再生装置に関す
る。
この発明は、例えばディジタルVTRの再生信号を復号
するのに用いて好適なディジタル信号再生装置におい
て、ディジタル信号が記録された記録媒体からの再生信
号を再生ビットクロックに基づくクロックでA/D変換
し、このA/D変換された再生信号を再生ビットクロック
に基づくクロックでメモリに書込み、メモリのデータを
基準クロックで読み出し、メモリの出力を復号してディ
ジタル信号を得ることにより、ディジタル復号回路でデ
ィジタル信号の処理を行う際にディジタル信号の間軸変
動成分を無くしておき、高速素子を使用しなくてもディ
ジタル復号回路を構成できるようにしたものである。
するのに用いて好適なディジタル信号再生装置におい
て、ディジタル信号が記録された記録媒体からの再生信
号を再生ビットクロックに基づくクロックでA/D変換
し、このA/D変換された再生信号を再生ビットクロック
に基づくクロックでメモリに書込み、メモリのデータを
基準クロックで読み出し、メモリの出力を復号してディ
ジタル信号を得ることにより、ディジタル復号回路でデ
ィジタル信号の処理を行う際にディジタル信号の間軸変
動成分を無くしておき、高速素子を使用しなくてもディ
ジタル復号回路を構成できるようにしたものである。
ディジタルVTRでは、テープ・ヘッド系が微分特性で
あるため、再生信号中の直流成分が失われる。このた
め、ディジタルVTRの再生RF回路中には、失われた直流
成分を復活させ、ディジタルビデオ信号を復号するため
の復号回路が必要になる。
あるため、再生信号中の直流成分が失われる。このた
め、ディジタルVTRの再生RF回路中には、失われた直流
成分を復活させ、ディジタルビデオ信号を復号するため
の復号回路が必要になる。
第3図は、従来のディジタルVTRの再生RF回路の一例
である。第3図において、テープ51に記録されていた信
号がヘッド52で再生される。テープ51には、例えば8ビ
ットで量子化されたディジタルビデオ信号が記録されて
いる。この再生信号が再生アンプ53を介してアナログ復
号回路54に供給される。
である。第3図において、テープ51に記録されていた信
号がヘッド52で再生される。テープ51には、例えば8ビ
ットで量子化されたディジタルビデオ信号が記録されて
いる。この再生信号が再生アンプ53を介してアナログ復
号回路54に供給される。
アナログ復号回路54は、再生アンプ53を介して取り出
されるテープ51の再生信号を復号してディジタルビデオ
信号を得るものである。
されるテープ51の再生信号を復号してディジタルビデオ
信号を得るものである。
すなわち、テープ・ヘッド系が微分特性であるため、
テープ51の再生信号中の直流成分は失われている。アナ
ログ復号回路54で、再生信号中の高域成分が増強された
後、この再生信号が積分される。このように、再生信号
を積分することにより、直流成分が復活される。この積
分された再生信号が所定のスレショルドレベルで2値化
される。これにより、再生信号からディジタルビデオ信
号が復号される。
テープ51の再生信号中の直流成分は失われている。アナ
ログ復号回路54で、再生信号中の高域成分が増強された
後、この再生信号が積分される。このように、再生信号
を積分することにより、直流成分が復活される。この積
分された再生信号が所定のスレショルドレベルで2値化
される。これにより、再生信号からディジタルビデオ信
号が復号される。
復号回路54で復号されたディジタルビデオ信号がデー
タラッチ回路56に供給される。
タラッチ回路56に供給される。
また、テープ51の再生信号が再生アンプ53を介してク
ロック再生回路55に供給され、クロック再生回路55で再
生信号のビットクロックBCK11が再生される。この再生
ビットクロックBCK11がデータラッチ回路56に供給され
るとともに、TBC回路57に供給される。
ロック再生回路55に供給され、クロック再生回路55で再
生信号のビットクロックBCK11が再生される。この再生
ビットクロックBCK11がデータラッチ回路56に供給され
るとともに、TBC回路57に供給される。
データラッチ回路56で、復号回路54の出力がビットク
ロックBCK11に同期してラッチされる。このデータラッ
チ回路56の出力がTBC回路57に供給される。
ロックBCK11に同期してラッチされる。このデータラッ
チ回路56の出力がTBC回路57に供給される。
TBC回路57は、再生信号中に含まれている時間軸変動
成分を除去するためのものである。TBC回路57には、ク
ロック再生回路55からのビットクロックBCK11が供給さ
れるとともに、基準クロック発生回路59から基準クロッ
クSCK11が供給される。
成分を除去するためのものである。TBC回路57には、ク
ロック再生回路55からのビットクロックBCK11が供給さ
れるとともに、基準クロック発生回路59から基準クロッ
クSCK11が供給される。
データラッチ回路56の出力は、再生ビットクロックBC
K11に基づくクロックにより、TBC回路57内のメモリに蓄
えられる。このメモリに蓄えられたディジタルビデオ信
号が基準クロック発生回路59からの基準クロックSCK11
で読み出される。これにより、再生信号中の時間軸変動
成分が除去される。
K11に基づくクロックにより、TBC回路57内のメモリに蓄
えられる。このメモリに蓄えられたディジタルビデオ信
号が基準クロック発生回路59からの基準クロックSCK11
で読み出される。これにより、再生信号中の時間軸変動
成分が除去される。
TBC回路57で、再生信号中の時間軸変動分か除去され
る。これとともに、TBC回路57で、再生信号中のシンク
パターンが検出される。この検出されたシンクパターン
を基に、シリアルデータがパラレルデータに変換され
る。
る。これとともに、TBC回路57で、再生信号中のシンク
パターンが検出される。この検出されたシンクパターン
を基に、シリアルデータがパラレルデータに変換され
る。
TBC回路57の出力が信号処理回路58に供給される。信
号処理回路58には、基準クロック発生回路59から基準ク
ロックSCK11が供給される。この基準クロックSCK11によ
り、ディジタル信号処理が行われる。
号処理回路58には、基準クロック発生回路59から基準ク
ロックSCK11が供給される。この基準クロックSCK11によ
り、ディジタル信号処理が行われる。
このような従来の再生RF回路では、復号回路54がアナ
ログ回路により構成されているため、温度特性の影響を
受け易く、動作が安定しない。
ログ回路により構成されているため、温度特性の影響を
受け易く、動作が安定しない。
そこで、第4図に示すように、再生アンプ53を介して
取り出されるテープ51の再生信号をA/Dコンバータ60で
ディジタル化し、このディジタル化さた再生信号を、デ
ィジタル復号回路61に供給し、ディジタル信号処理によ
り再生信号からディジタルビデオ信号を復号するように
したものが提案されている。
取り出されるテープ51の再生信号をA/Dコンバータ60で
ディジタル化し、このディジタル化さた再生信号を、デ
ィジタル復号回路61に供給し、ディジタル信号処理によ
り再生信号からディジタルビデオ信号を復号するように
したものが提案されている。
このように、復号回路61をディジタル信号処理回路で
構成すれば、温度特性の影響を受けず、動作が安定した
したものとなる。
構成すれば、温度特性の影響を受けず、動作が安定した
したものとなる。
ところが、第4図に示す構成では、時間軸変動成分の
含まれている再生信号をそのままA/D変換してディジタ
ル復号回路61に供給するようにしている。このため、デ
ィジタル復号回路61として高速素子を使ったものが必要
になる。
含まれている再生信号をそのままA/D変換してディジタ
ル復号回路61に供給するようにしている。このため、デ
ィジタル復号回路61として高速素子を使ったものが必要
になる。
つまり、再生信号中には時間軸変動成分が含まれてい
る。したがって、このように時間軸変動成分の含まれて
いる再生信号をそのままA/D変換してディジタル復号回
路61に供給するようにした場合には、この時間軸変動分
を見込んで、ディジタル復号回路61をECL等の高速の素
子を使って構成しなければならない。
る。したがって、このように時間軸変動成分の含まれて
いる再生信号をそのままA/D変換してディジタル復号回
路61に供給するようにした場合には、この時間軸変動分
を見込んで、ディジタル復号回路61をECL等の高速の素
子を使って構成しなければならない。
ディジタル復号回路61を高速素子を使って構成する
と、回路規模が大きくなるとともに、消費電力が大きく
なるという問題が生じる。また、ディジタル復号回路61
を高速素子を使って構成すると、コストアップになる。
と、回路規模が大きくなるとともに、消費電力が大きく
なるという問題が生じる。また、ディジタル復号回路61
を高速素子を使って構成すると、コストアップになる。
したがって、この発明の目的は、ディジタル復号回路
を高速の素子を使わずに実現でき、回路規模の縮小や消
費電力の低減がはかれるとともに、ローコスト化がはか
れるディジタル信号再生装置を提供することにある。
を高速の素子を使わずに実現でき、回路規模の縮小や消
費電力の低減がはかれるとともに、ローコスト化がはか
れるディジタル信号再生装置を提供することにある。
この発明は、ディジタル信号が記録された記録媒体か
らの再生信号を再生ビットクロックに基づくクロックで
A/D変換し、このA/D変換された再生信号を再生ビットク
ロックに基づくクロックでメモリに書込み、このメモリ
のデータを基準クロックで読み出し、メモリの出力を復
号してディジタル信号を得るようにしたことを特徴とす
るディジタル信号再生装置である。
らの再生信号を再生ビットクロックに基づくクロックで
A/D変換し、このA/D変換された再生信号を再生ビットク
ロックに基づくクロックでメモリに書込み、このメモリ
のデータを基準クロックで読み出し、メモリの出力を復
号してディジタル信号を得るようにしたことを特徴とす
るディジタル信号再生装置である。
ディジタル復号回路13で再生信号を復号する前に、FI
FOレジスタ6で再生信号が再生ビットクロックBCKに基
づいて書き込まれ、基準クロックSCKに基づいて読み出
され、再生信号中の時間軸変動成分が除去される。そし
て、ディジタル復号回路13は、時間軸変動成分の無い基
準クロックSCKに基づいて動作される。
FOレジスタ6で再生信号が再生ビットクロックBCKに基
づいて書き込まれ、基準クロックSCKに基づいて読み出
され、再生信号中の時間軸変動成分が除去される。そし
て、ディジタル復号回路13は、時間軸変動成分の無い基
準クロックSCKに基づいて動作される。
ディジタル復号回路13が時間軸変動成分の無い基準ク
ロックSCKで動作しているので、ディジタル復号回路13
としては、高速のものを用いる必要がない。
ロックSCKで動作しているので、ディジタル復号回路13
としては、高速のものを用いる必要がない。
以下、この発明の一実施例について図面を参照して説
明する。
明する。
第1図において、テープ1の記録信号がヘッド2で再
生される。テープ1には、ディジタルビデオ信号が記録
されている。この再生信号が再生アンプ3を介してA/D
コンバータ4に供給されるとともに、クロック再生回路
5に供給される。クロック再生回路5で、再生信号のビ
ットクロックBCKが再生される。
生される。テープ1には、ディジタルビデオ信号が記録
されている。この再生信号が再生アンプ3を介してA/D
コンバータ4に供給されるとともに、クロック再生回路
5に供給される。クロック再生回路5で、再生信号のビ
ットクロックBCKが再生される。
クロック再生回路5で再生されたビットクロックBCK
がA/Dコンバータ4に供給される。A/Dコンバータ4で、
テープ1の再生信号がディジタル化される。A/Dコンバ
ータ4の出力がFIFO(ファースト・イン・ファースト・
アウト)レジスタ6に供給される。
がA/Dコンバータ4に供給される。A/Dコンバータ4で、
テープ1の再生信号がディジタル化される。A/Dコンバ
ータ4の出力がFIFO(ファースト・イン・ファースト・
アウト)レジスタ6に供給される。
FIFOレジスタ6には、クロック再生回路5からの再生
ビットクロックBCKが書込みクロックとして供給される
とともに、基準クロック発生回路7からの基準クロック
SCKが読み出しクロックとして供給される。
ビットクロックBCKが書込みクロックとして供給される
とともに、基準クロック発生回路7からの基準クロック
SCKが読み出しクロックとして供給される。
また、入力端子8からのヘッド切り換え信号RFSWを基
に、FIFOレジスタ6の入力リセットパルス及び出力リセ
ットパルスが形成される。すなわち、入力端子8にヘッ
ド切り換え信号RFSWが供給される。このヘッド切り換え
信号RFSWが微分回路10に供給されるとともに、遅延回路
11を介して微分回路12に供給される。微分回路10の出力
が入力リセットパルスとしてFIFOレジスタ6に供給され
る。微分回路12の出力が出力リセットパルスとしてFIFO
レジスタ6に供給される。
に、FIFOレジスタ6の入力リセットパルス及び出力リセ
ットパルスが形成される。すなわち、入力端子8にヘッ
ド切り換え信号RFSWが供給される。このヘッド切り換え
信号RFSWが微分回路10に供給されるとともに、遅延回路
11を介して微分回路12に供給される。微分回路10の出力
が入力リセットパルスとしてFIFOレジスタ6に供給され
る。微分回路12の出力が出力リセットパルスとしてFIFO
レジスタ6に供給される。
ヘッド切り換え信号RFSW(第2図A)が変化する直後
に、微分回路10から入力リセットパルス(第2図B)が
発生される。この入力リセットパルスにより、FIFOレジ
スタ6の入力がリセットされる。そして、A/Dコンバー
タ4の出力が、第2図Cに示すように、再生ビットクロ
ックBCKに同期してFIFOレジスタ6に順次書き込まれ
る。
に、微分回路10から入力リセットパルス(第2図B)が
発生される。この入力リセットパルスにより、FIFOレジ
スタ6の入力がリセットされる。そして、A/Dコンバー
タ4の出力が、第2図Cに示すように、再生ビットクロ
ックBCKに同期してFIFOレジスタ6に順次書き込まれ
る。
ヘッド切り換え信号RFSWは、第2図に示すように、遅
延回路11を介してtaだけ遅延される。ヘッド切り換え信
号RFSW(第2図A)が変化してから遅延時間ta経過後
に、第2図Eに示すように、出力リセットパルスが発生
される。このリセットパルスにより、FIFOレジスタ6の
出力がリセットされる。
延回路11を介してtaだけ遅延される。ヘッド切り換え信
号RFSW(第2図A)が変化してから遅延時間ta経過後
に、第2図Eに示すように、出力リセットパルスが発生
される。このリセットパルスにより、FIFOレジスタ6の
出力がリセットされる。
これにより、FIFOレジスタ6に書き込まれたデータ
は、第2図Dに示すように、基準クロック発生回路7か
らの基準クロックSCKに同期して順次読み出される。こ
のFIFOレジスタ6の出力が復号回路13に供給される。
は、第2図Dに示すように、基準クロック発生回路7か
らの基準クロックSCKに同期して順次読み出される。こ
のFIFOレジスタ6の出力が復号回路13に供給される。
このように、FIFOレジスタ6には、再生ビットクロッ
クBCKに同期してデータが書き込まれ、基準クロックSCK
に同期してデータが読み出される。これにより、再生信
号中の時間軸変動分が除去される。
クBCKに同期してデータが書き込まれ、基準クロックSCK
に同期してデータが読み出される。これにより、再生信
号中の時間軸変動分が除去される。
テープ・ヘッド系が微分特性であるため、再生信号中
の直流成分は失われている。FIFOレジスタ6の出力がデ
ィジタル復号回路13に供給される。ディジタル復号回路
13により、再生信号中の直流成分が復活される。
の直流成分は失われている。FIFOレジスタ6の出力がデ
ィジタル復号回路13に供給される。ディジタル復号回路
13により、再生信号中の直流成分が復活される。
ところで、ディジタル復号回路13は、基準クロック発
生回路7からの基準クロックSCKで動作される。このよ
うに、ディジタル復号回路13が時間軸変動の無い基準ク
ロックSCKで動作されるので、ディジタル復号回路13と
しては、高速素子のものを用いる必要が無い。
生回路7からの基準クロックSCKで動作される。このよ
うに、ディジタル復号回路13が時間軸変動の無い基準ク
ロックSCKで動作されるので、ディジタル復号回路13と
しては、高速素子のものを用いる必要が無い。
ディジタル復号回路13の出力がシンクパターン検出及
びバイト同期回路14に供給される。シンクパターン検出
及びバイト同期回路14で、検出されたシンクパターンを
基に、シリアルの再生ビデオ信号データがパラレルデー
タに変換される。
びバイト同期回路14に供給される。シンクパターン検出
及びバイト同期回路14で、検出されたシンクパターンを
基に、シリアルの再生ビデオ信号データがパラレルデー
タに変換される。
シンクパターン検出及びバイト同期回路14の出力が信
号処理回路15に供給される。信号処理回路15には、基準
クロック発生回路7から基準クロックSCKが供給され
る。この基準クロックSCKを用いて、ディジタル信号処
理がなされる。
号処理回路15に供給される。信号処理回路15には、基準
クロック発生回路7から基準クロックSCKが供給され
る。この基準クロックSCKを用いて、ディジタル信号処
理がなされる。
この発明によれば、ディジタル復号回路13で再生信号
を復号する前に、FIFOレジスタ6により再生信号中の時
間軸変動成分が除去される。そして、ディジタル復号回
路13は、時間軸変動成分の無い基準クロックSCKに基づ
いて動作される。
を復号する前に、FIFOレジスタ6により再生信号中の時
間軸変動成分が除去される。そして、ディジタル復号回
路13は、時間軸変動成分の無い基準クロックSCKに基づ
いて動作される。
このように、この発明では、ディジタル復号回路13が
時間軸変動成分の無い基準クロックSCKで動作している
ので、ディジタル復号回路13としては、高速素子のもの
を用いる必要がない。したがって、回路規模を縮小し、
消費電力の低減をはかることができるとともに、コスト
ダウンがはかれる。
時間軸変動成分の無い基準クロックSCKで動作している
ので、ディジタル復号回路13としては、高速素子のもの
を用いる必要がない。したがって、回路規模を縮小し、
消費電力の低減をはかることができるとともに、コスト
ダウンがはかれる。
第1図はこの発明の一実施例のブロック図,第2図はこ
の発明の一実施例の説明に用いるタイミングチャート,
第3図は従来のディジタル信号再生装置の一例のブロッ
ク図,第4図は従来のディジタル信号再生装置の他の例
のブロック図である。 図面における主要な符号の説明 2:ヘッド,4:A/Dコンバータ, 5:クロック再生回路,6:FIFOレジスタ, 13:ディジタル複合回路。
の発明の一実施例の説明に用いるタイミングチャート,
第3図は従来のディジタル信号再生装置の一例のブロッ
ク図,第4図は従来のディジタル信号再生装置の他の例
のブロック図である。 図面における主要な符号の説明 2:ヘッド,4:A/Dコンバータ, 5:クロック再生回路,6:FIFOレジスタ, 13:ディジタル複合回路。
Claims (1)
- 【請求項1】ディジタル信号が記録されたテープ状記録
媒体からの再生信号から再生ビットクロックに位相同期
されたクロックを生成するクロック生成手段と、 該再生信号を上記クロック生成手段の出力でA/D変換す
るA/D変換手段と、 該A/D変換手段の出力を上記クロック生成手段の出力に
基づいてメモリ手段に書き込み、該メモリ手段のデータ
を基準クロックで読み出すことにより、上記再生信号中
に含まれる時間軸変動成分を除去する時間軸変動補正手
段と、 上記時間軸変動補正手段で時間軸補正された再生ディジ
タル信号をディジタル的に復号してディジタル信号を得
るディジタル復号手段と からなることを特徴とするディジタル信号再生装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1127561A JP2939998B2 (ja) | 1989-05-19 | 1989-05-19 | ディジタル信号再生装置 |
KR1019900005086A KR100193268B1 (ko) | 1989-05-19 | 1990-04-13 | 디지탈신호재생장치 |
US07/524,439 US5162953A (en) | 1989-05-19 | 1990-05-17 | Digital signal reproducing apparatus |
DE69027891T DE69027891T2 (de) | 1989-05-19 | 1990-05-18 | Vorrichtung zum Wiedergeben eines digitalen Signals |
EP90305381A EP0398737B1 (en) | 1989-05-19 | 1990-05-18 | Digital signal reproducing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1127561A JP2939998B2 (ja) | 1989-05-19 | 1989-05-19 | ディジタル信号再生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02306474A JPH02306474A (ja) | 1990-12-19 |
JP2939998B2 true JP2939998B2 (ja) | 1999-08-25 |
Family
ID=14963072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1127561A Expired - Lifetime JP2939998B2 (ja) | 1989-05-19 | 1989-05-19 | ディジタル信号再生装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5162953A (ja) |
EP (1) | EP0398737B1 (ja) |
JP (1) | JP2939998B2 (ja) |
KR (1) | KR100193268B1 (ja) |
DE (1) | DE69027891T2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000149436A (ja) * | 1998-11-02 | 2000-05-30 | Sony Corp | ディジタル情報再生装置および再生方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2550010B2 (ja) * | 1984-07-17 | 1996-10-30 | 株式会社日立製作所 | 録画装置 |
EP0171022A3 (en) * | 1984-07-31 | 1988-02-03 | Yamaha Corporation | Signal delay device |
GB2164780B (en) * | 1984-09-17 | 1988-05-25 | Sony Corp | Methods of recording and reproducing audio signals |
JP2513182B2 (ja) * | 1986-04-09 | 1996-07-03 | ソニー株式会社 | デジタルビデオ信号の記録方法 |
JPH06101860B2 (ja) * | 1986-04-11 | 1994-12-12 | ソニー株式会社 | 時間軸補正装置 |
JPS63288569A (ja) * | 1987-05-20 | 1988-11-25 | Nec Corp | ファクシミリ装置 |
JPS6462090A (en) * | 1987-09-02 | 1989-03-08 | Hitachi Ltd | Video signal processor |
JP2851633B2 (ja) * | 1989-02-06 | 1999-01-27 | オリンパス光学工業株式会社 | 光学的情報再生装置 |
-
1989
- 1989-05-19 JP JP1127561A patent/JP2939998B2/ja not_active Expired - Lifetime
-
1990
- 1990-04-13 KR KR1019900005086A patent/KR100193268B1/ko not_active IP Right Cessation
- 1990-05-17 US US07/524,439 patent/US5162953A/en not_active Expired - Lifetime
- 1990-05-18 DE DE69027891T patent/DE69027891T2/de not_active Expired - Fee Related
- 1990-05-18 EP EP90305381A patent/EP0398737B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE69027891T2 (de) | 1996-11-28 |
US5162953A (en) | 1992-11-10 |
EP0398737A2 (en) | 1990-11-22 |
EP0398737B1 (en) | 1996-07-24 |
KR100193268B1 (ko) | 1999-06-15 |
DE69027891D1 (de) | 1996-08-29 |
JPH02306474A (ja) | 1990-12-19 |
KR900018985A (ko) | 1990-12-22 |
EP0398737A3 (en) | 1992-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0311026B2 (ja) | ||
JP2900507B2 (ja) | デジタルデータ再生装置 | |
JP2939998B2 (ja) | ディジタル信号再生装置 | |
JP2766245B2 (ja) | ディジタル磁気記録再生装置におけるデ−タ再生方法及び回路 | |
US5101394A (en) | Data reproducing apparatus | |
US4876615A (en) | Data decoding system | |
JP3439680B2 (ja) | ディジタル変調回路 | |
US5784520A (en) | Audio signal reproducing apparatus | |
JPS63113982A (ja) | デジタル信号検出回路 | |
JPS645178A (en) | Magnetic video recording and reproducing device | |
KR100223567B1 (ko) | 디지탈 재생신호의 비동기 샘플링 모드에서의 버퍼 제어 회로 | |
JPH04372774A (ja) | ディジタルデータ再生方法 | |
JPS63113981A (ja) | デジタル信号検出回路 | |
KR100202209B1 (ko) | 자기 기록 재생 장치 | |
KR0154696B1 (ko) | 디지탈 기록 재생 장치의 동기 패턴 기록 및 검출회로 | |
JP3286025B2 (ja) | ディジタル信号検出回路 | |
KR100257729B1 (ko) | 디지탈 브이씨알의 등화 장치 | |
JP3603307B2 (ja) | 音声信号の再生装置 | |
JPS60103560A (ja) | ディジタル信号記録再生装置 | |
JPH09223365A (ja) | データ記録再生装置 | |
JPH055438B2 (ja) | ||
JPH08102912A (ja) | クロック生成装置 | |
JPH0541038A (ja) | デイジタル信号処理回路 | |
JPH10134525A (ja) | 磁気記録再生装置 | |
JPS6111988A (ja) | 固体化レコ−ダ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term |