JPS63288569A - ファクシミリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、画像通信のファクシミリ装置に関する。特に
、先入先出記憶回路（以下、フィフオ回路という。）か
らデータを読出すために中央処理装置に与えるデータ出
力可能信号のノイズをマスクするノイズ除去回路に関す
るものである。

〔概要〕

本発明は画像通信のファクシミリ装置において、ファク
シミリ装置の受信モードの切換時に人力されるフィフォ
・リセット・コマンドで出力するリングカウンタ・リセ
ットパルスと同時に書込リングカウンタおよび読出リン
グカウンタから発生するデータ出力可能信号のノイズを
マスクすることにより、 中央処理装置がフィフォ回路から誤ったデータを読み出
すことを防止するようにしたものである。

〔従来の技術〕

第３図は従来例のファクシミリ装置のブロック構成図で
ある。第３図において、１０はリセット回路、１１〜１
３はＤ型フリップフロップ、１４〜１６はアンドゲート
、１５はインバータ、２０はｎワードのフィフォ回路、
Ｓｌはフィフォ・リセットコマンド、Ｓｔはフィフォ・
リセットコマンド書込パルス、Ｓ３はクロック信号、Ｓ
４はパワ・オン・リセット信号およびＳ、はリングカウ
ンタ・リセットパルスである。フイフオ回路２０はメモ
リの一種で、データが入力された順番に内部メモリに書
き込まれ、出力は入力された順番に読み出される回路で
ある。フィフォ２０内部の二つの書込リングカウンタお
よび読出リングカウンタによって、内部メモリ上の読出
アドレスおよび書込アドレスを指定する。データを書き
込むごとに、または読み出すごとに各リングカウンタの
示すアドレスはカウントアツプされる。内部メモリに少
なくともｌワード書き込まれると、データ出力可能信号
ＳｂはｒＨＪレヘレベら「Ｌ」レベルになり、１ワード
読み出すと再びｒＨＪレベルになる。さらに内部メモリ
にまだ出力データが残っていれば（二つのリングカウン
タの値が不一致ならば）再びｒＬＪレベルになる。これ
を繰り返す。これらのｒＬＪレベルになる立ち下がりで
中央処理装置に割り込みがかかり、読出可能状態になる
。

フィフォ装置における受信には、読取用センサからの受
信と、モデムからの受信の二つがあり、中央処理装置か
らの切り換え指定によって、どちらかの受信モードに切
り換わる。このときにフイフォ回路２０の内部メモリの
アドレスを初期化する必要がある。

第４図は従来例のファクシミリ装置の各信号のタイムチ
ャートである。受信モードの切り換えと同時に中央処理
装置より入力されるフィフオ・リセットコマンドＳ１の
ｒＨＪレベル部分（■）を、フィフォ・リセットコマン
ド書込パルスＳ２の立上（■）に同期させて、リングカ
ウンタ・リセットパルスＳ、のｒＬＪレベル部分（［相
］）を発生する。これによって、二つのリングカウンタ
の値はメモリアドレスの「００」にリセットされ、１ワ
ード目を指示する。

〔発明が解決しようとする問題点〕

しかし、このような従来例のファクシミリ装置では、装
置の小型化のために読取用センサ制御回路およびフィフ
ォ回路２０などをまとめて１チツプの大規模集積回路で
実現した場合に、受信モードの切り換え時に人力するフ
ィフォ・リセットコマンドＳ１でデータ出力可能信号Ｓ
６にノイズが発生しく第４図に示す立下部分■）、中央
処理装置に割り込みがかかるために、中央処理装置がフ
ィフォ回路２０内の誤ったデータを読み出す欠点があっ
た。このノイズは、大規模集積回路内部の各ゲート間の
遅延時間差によって発生するものである。

本発明は上記の欠点を解決するもので、データ出力可能
信号に発生するノイズで中央処理装置がフィフォ回路か
ら誤ったデータを読み出すことのないファクシミリ装置
を提供することを目的とする。

〔問題点を解決するための手段〕

本発明は、１バイトずつパラレルデータに変換された画
信号を格納し、データ出力可能信号を中央処理装置に出
力して割込を行い、この格納された画信号をラインメモ
リに読み出す先入先出記憶回路を備え、上記先入先出記
憶回路は、書込アドレスを指定する書込リングカウンタ
と、読出アドレスを指定する読出リングカウンタとを含
むファクシミリ装置において、上記書込リングカウンタ
または上記読出リングカウンタのリセットに同期して上
記データ出力可能信号に強制的に不可能を示すレベルを
送出するノイズ除去回路を備えたことを特徴とする。

〔作用〕

ノイズ除去回路で書込リングカウンタおよび読出リング
カウンタをリセットするときに発生するデータ出力可能
信号のノイズをマスクすることにより、中央処理装置が
フィフォ回路から誤ったデータを読み出すことを防止で
きる。

〔実施例〕 本発明の実施例について図面を参照して説明する。第１
図は本発明一実施例ファクシミリ装置のブロック構成図
である。第１図において、ファクシミリ装置は、フィフ
ォ・リセットコマンドＳ３、フィフォ・リセットコマン
ド書込パルス３２、クロック信号Ｓ、およびパワ・オン
・リセット信号Ｓ４を入力しリングカウンタ・リセット
パルスを出力するリセット回路１０と、データ入力可能
信号を出力し、データ書込パルスを入力し８ビットパラ
レルの画信号を入力し、またデータ出力可能信号Ｓ６を
図外の中央処理装置に出力し、データ読出パルスを入力
して８ビツトパラレルデータを中央処理装置に読み出し
、さらに書込リングカウンタおよび読出リングカウンタ
を含み、リングカウンタ・リセットパルスを否定人力し
てこの二つのリングカウンタをリセットするフィフォ回
路２０とを備える。

また、ファクシミリ装置は、本発明の特徴とする部分で
あるフィフォ回路２０からのデータ出力可能信号Ｓｈの
ノイズをマスクするノイズ除去回路３０を備える。

リセット回路１０は、Ｄ入力に図外からフィフォ・リセ
ットコマンドＳ１を入力し、ＣＫ大入力図外からフィフ
ォ・リセット書込パルスＳ２を入力するＤ型フリップフ
ロップ１１と、Ｄ型フリップフロップ１１のＱ出力をＤ
入力に入力し、図外からクロック信号Ｓ３をＣＫ大入力
人力し、ＣＬＲ入力に図外から入力するパワ・オン・リ
セット信号Ｓ４を否定入力するＤ型フリップフロップ１
２と、クロック信号Ｓ３を反転するインバータ１５と、
Ｄ型フリップフロップ１２のＱ出力をＤ入力に人力し、
インバータ１５の出力をＣＫ大入力入力し、ＣＬＲ人力
にパワ・オン・リセット信号Ｓ４を否定人力するＤ型フ
リップフロップ１３と、図外から入力するパワ・オン・
リセット信号Ｓ４およびＤ型フリンブフロフプ１１のｄ
出力をそれぞれ入力して論理積を行いフィフォ回路２０
にリングカウンタ・リセットパルスを否定入力として与
えるアンドゲート１４と、パワ・オン・リセット信号Ｓ
４およびＤ型フリップフロップ１３のｄ出力をそれぞれ
入力して論理積をＤ型フリップフロフプ１１のＣＬＲ入
力に否定入力として与えるアントゲ−目６とを含む。

また、ノイズ除去回路３０は、リセット回路１０を経由
してフィフォ・リセットコマンド書込パルスＳ２を入力
して反転するインバータ３１と、「＋５」Ｖを０人力に
入力し、インバータ出力Ｓ、をＣＫ人力に入力し、アン
ドゲート１６の出力をＣＬＲ入力に否定入力するＤ型フ
リップフロップ３２と、フィフォ２０からデータ出力可
能信号Ｓ、およびＤ型フリップフロップ３２のＱ出力ノ
イズ・マスク信号Ｓ８をそれぞれ入力して論理和を行い
データ出力可能信号Ｓ、を中央処理装置に出力するオア
ゲート３３とを含む。

このような構成のファクシミリ装置の動作について説明
する。第１図において、ノイズ除去回路３０のインバー
タ３１はフィフオ・リセットコマンド書込パルスを入力
し、インバータ出力Ｓ７を出力する。Ｄ型フリップフロ
ップ３２はｒ＋５Ｊ　Ｖを０人力に入力し、インバータ
出力Ｓ、をＣＫ大入力入力してＱ出力ノイズ・マスク信
号Ｓ、を出力し、リセット回路１０のアンドゲート１６
の出力をＣＬＲ入力に否定人力してノイズ・マスク信号
Ｓ＠の出力を停止する。したがってノイズ・マスク信号
Ｓｌｌはフィフォ・リセットコマンド書込パルスＳｔの
立下りからリングカウンタ・パルスｓ　５　ノ立上すま
で出力される。アンドゲート３３はフィフォ回路２０か
らのデータ出力可能信号Ｓ６とノイズ・マスク信号Ｓ、
との論理和をとりデータ出力可能信号ノイズをマスクし
たデータ出力可能信号Ｓ９を出力する。

第２図は、本発明のファクシミリ装置の各信号のタイム
チャートである。フィフォ・リセットコマンドＳ１が任
意のタイミングで入力され（■）、フィフォ・リセット
コマンド書込パルスＳ２の立上り　（■）で発生するリ
ングカウンタ・リセットパルスの立下り　（■）と同時
に、従来のデータ出力可能信号Ｓ、のノイズ（■）が発
生する。ここで、フィフォ・リセットコマンド書込パル
スＳ２の立下り　（■）と同時にノイズ・マスク信号Ｓ
８を発生させ（■）、リングカウンタ・リセットパルス
Ｓ、の立上り　（■）で解除する（■）。これによりこ
のノイズ・マスク信号Ｓｌｌによってノイズ（■）は除
去される（■）。

〔発明の効果〕

以上説明したように、本発明は、ファクシミリ装置の受
信モードの切換時に入力されるフィフォ・リセット・コ
マンドＳ１で出力されるリングカウンタ・リセットパル
スＳ５の立下りと同時に発生する、データ出力可能信号
Ｓｈのノイズを除去することにより、中央処理装置が誤
ったデータを読み出すことを防止できる優れた効果があ
る。

【図面の簡単な説明】

第１図は本発明一実施例ファクシミリ装置のブロック構
成図。 第２図は本発明のファクシミリ装置の各信号のタイムチ
ャート。 第３図は従来例のファクシミリ装置のブロック構成図。 第４図は従来例のファクシミリ装置の各信号のタイムチ
ャート。 １０・・・リセット回路、１１．１２．１３．３２・・
・Ｄ型フリップフロップ回路、１４．１６・・・アンド
ゲート、１５．３１・・・インバータ、２０・・・フィ
フォ回路、３３・・・オアゲート、Ｓｌ・・・フィフォ
・リセットコマンド、ＳＺ・・・フィフォ・リセットコ
マンド書込パルス、Ｓｌ・・・クロック信号、Ｓ４・・
・パワ・オン・リセット信号、Ｓ、・・・リングカウン
タ・リセットパルス・Ｓ６％Ｓ９・・・データ出力可能
信号、Ｓ、・・・インバータ出力、Ｓ、・・・ノイズ・
マスク信号。

Claims (1)

【特許請求の範囲】
1. （１）１バイトずつパラレルデータに変換された画信号
   を格納し、データ出力可能信号を中央処理装置に出力し
   て割込を行い、この格納された画信号をラインメモリに
   読み出す先入先出記憶回路を備え、 上記先入先出記憶回路は、 書込アドレスを指定する書込リングカウンタと、読出ア
   ドレスを指定する読出リングカウンタとを含むファクシ
   ミリ装置において、 上記書込リングカウンタまたは上記読出リングカウンタ
   のリセットに同期して上記データ出力可能信号に強制的
   に不可能を示すレベルを送出するノイズ除去回路 を備えたことを特徴とするファクシミリ装置。