KR890007212Y1

KR890007212Y1 - 동기화된 위치 데이터 리이드 회로

Info

Publication number: KR890007212Y1
Application number: KR2019860017702U
Authority: KR
Inventors: 고종선
Original assignee: 삼성전자 주식회사; 한형수
Priority date: 1986-11-13
Filing date: 1986-11-13
Publication date: 1989-10-20
Also published as: KR880010306U

Abstract

내용 없음.

Description

동기화된 위치 데이터 리이드 회로

제1도는 본 고안에 따른 회로도.

제2도는 상기 제1도의 부분동작 파형도.

*도면의 주요부분에 대한 부호의 설명

10-40 : 업/다운카운터 50 : 디코더

60-70 : 제1,2래치회로 80 : 반전논리부

본 고안은 수치제어(Mumerical Control)기기의 위치데이터 리이드(Read) 회로에 관한 것으로, 특히 위치데이타의 양이 많을때, 이를 한쪽의 위치 데이타에 정확히 동기시키어 위치 데이타를 정확히 읽을 수 있도록한 동기화된 위치데이타 리이드 회로에 관한 것이다.

통상적으로 자동화 기기에 있어서 가장 중요한 것은 수치제어이다.

일반적인 수치제어기기와 로보트(Robot)등은 수치제어로서 정확한 위치를 제어하고 있다, 위치 제어를 하기 위하여 엔코더(Encorder)의 펄스를 카운팅하여 업카운팅(Up Conuting)또는 다운카운팅(Down Counting)데이타 신호로 변환하고 이를 위치 데이타로써 사용하여 위치 제어기능을 실시하여 왔다. 그러므로 위치 제어를 하기 위해서는 수치 제어기기 제어포인트의 현위치를 정확히 읽어오는 것이 매우 중요시된다. 종래에는 카운팅 데이타의 값을 트라이스 데이티버퍼(Tristate Buffer)로 곧바로 읽어들임으로서 카운팅 데이타의 양이 많을 경우(8비트이상)즉 2바이트 이상의 데이타인 경우 범용의 8비트 마이크로 프로세서(Micro Processer)로는 여러번 읽어 오게됨으로서 데이타의 변질 또는 데이타의 손실이 발생하여 정확한 위치 제어를 하기가 매우 어려운 점이 많았다.

따라서 본 고안의 목적은 위치 데이타의 양이 많을때 이를 한쪽의 위치 데이타에 정확히 동기시키어 많은 양의 위치 데이타를 정확히 읽을 수 있도록한 위치 데이타 리이드 회로를 제공함은 있다.

상기 목적을 달성하기 위한 본 고안은 엔코더로 부터 변환된 업카운팅/다운카운팅신호에 의해 소정신호를 업/다운카운팅하여 출력하는 제1업/다운카운팅수단 및 제2업/다운카운팅수단고, 시스템을 제어하기 위한 중앙 처리장치에서 출력하는 소정제어신호에 의해 인에이블되어 입력되는 소정어드레스 신호를 디코딩하여 소정의 논리를 출력하는 디코더와, 상기 디코더의 한쪽 출력을 반전 출력하기 위한 반전논리부와, 상기 반전논리부및 디코더의 출력신호에 의해 상기 제1업/다운카운팅 수단에서 출력하는 카운팅 데이타를 래치하여 상기 시스켐을 제어하기 위한 중앙처리장치로 출력하는 제1래치회로와, 상기 디코더에서 출력하는 소정 논리신호에 의해 제2업/다운 카운팅 수단에서 출력하는 카운팅 데이타를 래치하여 중앙처리장치로 출력하는 제2래치회로로 구성함을 특징으로 한다.

이하 본 고안을 첨부한 도면을 참조하여 상세히 설명한다.

제1도는 본 고안에 따른 위치 데이타 리이드회로도로서, 엔코더펄스의 업/다운 신호를 클럭펄스로 입력하여 업/다운카운팅하고 이를 위치 데이타로 출력하는 업/다운 카운터(10-40)와, 시스템을 제어하기 위한 중앙처장치(Central Processing Unit)(도시하지 않았음)에서 출력하는 칩인에이블 제어신호(CE)와 리이드 제어신호(RD)또는 입출력 요구신호(IORQ)신호를 인에이블 제어신호로 입력하며 단자(A-C)로 입력되는 소정신호 예를 들면 어드레서(A0,A1,A2 ) 를 디코딩하여 제1, 제2신호로 출력하는 디코더(50)와, 상기 디코더(50)의 제1신호의 논리를 반전출력 하기 위한 반전논리부(80)와, 상기 반전논리부(80)의 출력 및 디코더(50)에서 출력되는 제2신호에 의해 상기 업/다운 카운터(10.20)에서 출력되는 카운팅 데이타를 래치하여 데이타버스( BDI)를 통해 중앙처리장치로 출력하는 제1래치회로(60)와, 상기 디코더(50)에서 출력되는 제1,제2신호에 의해 상기 업/다운카운터(30,40)에서 출력되는 카운팅 데이타를 래치하여 중앙처리장치로 출력하는 제2래치회로(70)로 구성된다.

상기 제1도중 업/다운카운터(10,20)가 제1업/다운카운트수단에 대응되고, 업/다운 카운터(30,40)가 제2업/다운카운트수단에 대응된다.

제2도는 상기 제1도의 부분 동작 파형도이다.

지금 논리 "하이"신호가 각각의 업/다운 카운터의 클리어단자(CL)로 입력되어 모두 클리어된 상태에서 모터회전에 따라 연동되어지는 엠코더로 부터 변환된 업카운팅 또는 다운카운팅 펄스신호가 각각의 업/다운 단자로 입력되면 각각의 업/다운 카운터(10-40)는 소정의 신호를 업카운팅 또는 다운카운팅하여 위치 데이타로서 제1래치회로(60)와 제2래치회로(70)의 각 입력단자로 출력한다.

이때 시스템을 제어하는 중앙 처리장치에서 카운터값을 리이드하기 위해 출력하는 어드레스신호(A0,A1,A2 )를 디코더(50)의 인에이블단자(G1 )과 (G2 )로 칩인에이블(CE )와, 리이드(RD ) 또는 입출력 요구신호(IORQ)를 각각 출력하며 디코더(50)는 인에이블되어 입력되는 소정의 어드레스 신호(A0,A1,A2 )를 복호화(Decoding)하여 제1, 재2신호를 출력단자(Y0,Y1)으로 각각 출력한다.

상기 디코더(50)의 출력단자(Y0,Y1)에서 각각 출력되는 제1,제2신호가 제2(a)도와 제2(b)도와 같은 파형으로 라인 a와 b를 통해 각각 출력되면, 출력단자(Y0)에서 출력되는 제1신호는 제1래치회로(60)에 아웃 인에이블(Out put Enable; OC)신호로 입력되고 제2래치회로(70)에는 클럭펄스로 입력되는 동시에 반전논리부(80)로 입력된다, 한편, 디코더(50)에서 제2(a)도와 같이 출력되는 제1신호를 입력한 반전논리부(80)는 입력신호를 제2(c)도와 같이 반전하여 제1래치회로(60)의 클럭펄스로 출력한다.

따라서 제1래치회로(60)는 제2(a)도의 신호가 (가)와 같이 다운(Down edge)로 될때 인에이블되며 반전논리부(80)에 의해서 이와 상반되는 제2(c)도의 신호가 (나)와 같이 업에이지(Up edge)로 될때 제2(d)도와 같이 클럭킹 됨으로써 업/다운 카운터(10,20)의 출력을 래치하여 데이타버스(BDI)를 통해 중앙처리장치(도시하지 않았음)로 위치데이타로서 출력한다.

따라서 중앙처리장치는 업/다운카운터(10,20)에서 출력하는 1바이트의 위치 데이타를 리이드하게 된다. 한편, 제2(a)도의 출력에 연속되어 제2(b)도와 같이 출력되는 디코더(50)의 제2신호 출력을 단자(OC)로 입력한 제2래치회로(70)는 제2(a)도의 파형이 (다)와 같이 다운 에이지로 될때 인에이블되며 제2(a)도의 파형이 (라)와 같이업에이지로 될때 업/다운카운터(30,40)의 출력을 제2(e)도와 같은 시간에 래치하며, 이를 곧 데이타버스(DBI)를 통해 중앙처리장치 위치데이타로써 출력한다. 따라서 엔코더(Encoder)로 부터 변환된 업/다운신호에 의해 업/다운카운터(10-20)에서 카운팅된 펄스는 디코더(50)의 출력단(Y0)에서 출력된 신호에 의해 제1래치회로(60)에 래치되어 출력되고, 업/다운카운터(30-40)에서 카운팅된 펄스는 리코더(50)의 출력단자(Y0)와 (Y1)에서 출력되는 신호에 의해서 제2래치회로(70)에 래치출력된다. 그러므로 제1래치회로(60)의 래치신호가 출력직후에 동기되어 제2래치회로(70)의 데이터가 출력된다.

상술한 바와같이 본 고안은 만은 위치 데이타를 소정 비트 데이타식 출력하는 동시에 출력되는 데이타 비트의 한쪽에 동기를 맞추어 자기의 소정 비트 데이타를 출력함으로써 많은 양의 위치 데이타를 데이타의 변질 또는 손실등의 없이 읽어낼 수 있어 수치 제어기기등의 위치제어에 정확히 할 수 있는 이점이 있다.

Claims

수치 제어기기의 모터에 연동되어 상기 모터회전에 따른 업/다운 카운트 펄스를 출력하는 엔코더와, 라이트 제어신호를 출력하여 위치 데이타를 리이드하고 상기 위치 데이타에 의해 상기 모터에 속도 명령을 부여하는 중앙처리장치를 구비한 동기화된 위치 데이타 리이드 회로에 있어서, 상기 엔코더로 부터 출력되는 업/다운 카운트 펄스를 업/다운 카운팅하여 위치데이타를 출력하는 제1업/다운 카우팅수단(10,20) 및 제2업/다운카운팅 수단(30,40)과, 상기 중앙처리장치로 부터 출력하는 소정 제어신호에 의해 인에블되어 이력되는 소정 어드레스신호를 디코딩하여 제1, 제2신호를 출력하는 디코더(50)와, 상기 디코더(50)의 제1신호 출력을 반전 출력하기 위한 반전 논리부(80)와, 상기 반전논리부(80)로 입력되어 상기 제1신호와 반전논리부(80)의 출력신호에 의해 상기 제1업/다운카운팅수단(10,20)에서 출력하는 카운팅데이타를 래치하여 상기 중앙처리장치로 출력하는 제1래치회로(60)와, 상기 디코더(50)에서 출력하는 제1, 제2신호에 의해 상기 제2업/다운 카운팅수단(30,40)에서 출력하는 카운팅 데이타를 래치하여 상기 중앙처리장치로 출력하는 제2래치회로(70)로 구성함을 특징으로 하는 회로.