JPS6220448A - ビツトサンプル方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 通信回線が接続される複数の回線接続部（ＬＡ）と、該
複数の回線接続部（ＬＡ）に受信ビットのサンプルを指
示するサンプル制御回路（ＳＰＣ）を有する通信制御装
置において、上記サンプル制御回路（ＳＰＣ）が、上記
回線接続部（ＬＡ）から通知される受信データ（ＲＤ）
の変化を認識したことを、回線接続部（ＬＡ）へ通知す
る手段を設けることにより、該サンプル制御回路（ＳＰ
Ｃ）が受信データ（ＲＤ）の変化を認識し。

且つサンプル指示をした時には、該回線接続部（１゜八
）は受信ビットのサンプルと共に、ビット処理要求を発
生し、該サンプル制御回路（ＳＰＣ）が受信データ（Ｒ
Ｄ）の変化を認識せずにサンプル指示をした時には、該
回線接続部（ＬＡ）は受信ビットのサンプルを行わない
で、ビット処理要求のみを発生するようにしたものであ
る。

〔産業上の利用分野〕

本発明は調歩式データ通信時の受信ビットのサンプリン
グ方式において、１個のサンプル制御回路（ＳＰＣ）の
時分割処理により、複数の回線の受信ビットをサンプル
する方式に関する。

一般に、調歩式データ通信においては、伝送文字は１文
字毎に、スタートビット（スペース極性）、ストップビ
ット（マーク極性）に囲まれて送出される。

従って、受信側では、１ビツト時間をｎ個（但し、ｎば
整数）の時間に分割し、スタートビットによる信号極性
の変化を検出した時、該通信回線が接続されている回線
接続部（ＬＡ）内に設けたカウンタの値を０゛として１
／ｎビット時間毎にカウントアツプし、該カウンタ値が
ｎ／２の時を、該スタートビットの中央値としてサンプ
ルを行い、以後は次の極性変化検出迄、ｎカウント毎に
受信ビットのサンプルを行う。

そして、次の極性変化を検出すると、再びカウンタ値を
“０゛として、１／ｎビット時間毎のカウントアツプを
行うと云うような制御が一般的に行われる。

然し、多くの通信回線を接続詞’＋Ｉｎする通信制御装
置等においては、回路量の増加を防く為に、回線接続部
単位にサンプル制御回路（ＳＰＣ）を設けるのではなく
、１個のサンプル制御回路（ＳＰＣ）で複数の回線から
の受信ビットのサンプル制御を行う装置がある。

このようなサンプル制御方式においては、一般には、各
回線毎にサンプル周期が異なる為、複数の回線に対応し
て、各回線用の上記サンプル用発振器（Ｏ５Ｃ）が設け
られており、該発振器（Ｏ３Ｃ）からの通信クロックを
一定の周期でサンプルし、その時々の極性と、サンプル
カウント値を記憶するカウンタメモリを設け、上記の一
定の周期で各回線に対応したサンプルアドレス（ＳＰＡ
Ｄ）で、該カウンタメモリをアクセスし、前回の極性を
読み出して、今回受信した通信クロックの極性との変化
を検出し、変化があれば、前回のサンプルカウンタ値に
＋１の演算を行って、その演算結果を、該カウンタメモ
リに格納するように制御することにより、複数の回線毎
のビットサンプル周期の異なる通信クロックを時分割で
カウントすることができる。

このような１個のサンプル制御回路（ＳＰＣ）で複数の
回線からの受信ビットをサンプルする制御方式を第２図
を使用して説明する。

先ず、サンプル制御回路（ＳＰＣ）　１は通信クロック
の極性や、サンプルカウント値を記憶する回線対応のカ
ウンタメモリ（ＣＮＴＭ）　５．　１ビツトの時間をｎ
カウントする為のサンプルカウンタ（ＳＰＣＮＴ）９、
上記カウンタメモリ（ＣＮＴＭ）　５．及び回線接続部
（ＬＡ）　２を走査する為のアドレス作成回路（ＳＰＡ
Ｄ）　４゜上記カウンタメモリ（ＣＮＴＭ）　５の内容
や１通信クロックの極性、及び受信データの変化通知信
号をセットする為のレジスタ（ＲＣＮＴ　８．Ｏ５ＣＭ
　７，０３ＣＲ６，ＲＤＣＭ　１０）等で構成される。

尚、本図において、×印はゲート回路を示している。

上記サンプルカウンタ（ＳＰＣＮＴ）　９は、ある周期
（アドレス周期：通信速度のｎ倍以上）で読み込まれた
通信クロック（Ｏ５Ｃ：通信速度のｎ／２倍）１１の極
性（Ｏ５ＣＲ）　６と１　カウンタメモリ（ＣＮＴ門）
５から読み出された、前回のｉＭ信ツクロックＯ５Ｃ）
　１１の極性（Ｏ５ＣＭ）　７とを比較して、立ち上が
り／立ち下がりの変化を検出するとサンプルカウント値
を、以下の手順で更新する。即ち、 受信データ変化検出信号（ＲＤＣＭ）　１０が°オフ゛
であると、サンプルカウント値を＋１し、　゛オン゛で
あると、サンプルカウント値を０゛にリセフトする。イ
旦し、ザンブルカウントイ直を“０゛にしたら、それ以
後、後述のサンプルクロック（ＳＭＰＣＬ）　１２を送
出する迄は、受信データ変化検出信号（ＲＤＣＭ）　１
０が゛オン゛でも、サンプルカウント値は＋１するだけ
で°０”にはしない。

又、サンプルカウンタ（ＳＰＣＮＴ）　９は、上記サン
プルカウントの更新値がｎ／２の時、回線接続部（ＬＡ
）　２に対して、上記サンプルクロック（ＳＭＰＣＬ）
　１２を送出し、サンプルアドレスデコーダ（ＳＡＤＥ
Ｃ）　１６の出力信号でゲートして、受信ビットのサン
プルを指示する。

第３図は、上記サンプルカウント値の更新を行う時の動
作をタイムチャートで示した図で、（ａ）が正常動作を
場合を示しており、（ｂ）は異常動作の場合を示してい
る。

回線接続部（ＬＡ）　２は上記サンプルクロック（ＳＭ
ＰＣＬ）　１２によって、受信データ（ＲＤ）　１８の
サンプルを行うと共に、ビット処理要求（ＢＳＶＱ）　
１６を発生し、回線アドレスデコーダ（ＬＮＤＥＣ）　
１９の出力信号でゲートして、回線制御部（ＬＮＧＴ）
　３へ送出する。

そして、受信データ変化検出回路（ＲＤＣＭ）　１０が
サンプル制御回路（ＳＰＣ）　１に送出され、サンプル
制御タイミングリード信号（Ｒ）　２２で、受信データ
変化通知信号（ＲＤＣＩ（Ｇ）　１７を受信した時点に
おいて、サンプルカウンタ（ＳＰＣＮＴ）　９で、当３
亥回線のサンプルカウント値を“０゛にす七ノドする。

回線制御部（ＬＮＣＴ）　３は受信ビット（ＲＤＢ）　
１５と。

ビット処理要求信号（ＢＳＶＱ）　１６により、文字の
組立を行うと共に、回線接続部（ＬＡ）　２へ該ビット
処理要求（ＢＳＶＱ）　１６のリセントビット処理要求
信号（ＲＢＳＶＱ）　２０を送出する。（第３図（ａ）
参照）然して、木ビットサンプル方弐においては、第３
図（ｂ）のようなタイミングで受信データ（ＲＤ）　１
８の極性が変化した場合、つまり、サンプルカランｔ−
（ａがｎ／２の時で、且つ受信データ変化通知信号（Ｒ
ＤＣＨＧ）　１７の受信データ変化検出回路（ＲＤＣＭ
）　１０へのセットタイミング（Ｒ）（サンプル制？ｆ
ｆ１ｌタイミングリード信号）が過ぎた後からサンプル
クロック（ＳＭＰＣＬ）　１２が送出される迄の間に、
受信デ〜り（ＲＤ）１８の極性が変化した場合、受信デ
ータ変化通知信号（ＲＤＣ）ＩＧ）　１７は“オン”な
るが、サンプル制御回路（ＳＰＣ）　１では受信データ
の極性の変化を検出できず、受信ビンＩ−（ＲＤＢ）　
１５のサンプルを失敗する。即ち、サンプル制御タイミ
ングリード信号（Ｒ）　２２によって受信データ変化検
出回路（ＲＤＣＭ）　１０を“オン゛にすることができ
ず、サンプルカウンタ（ＳＰＣＮＴ）　９を“Ｏ”にυ
セントできない。

この様子を示したものが、上記第３図（ｂ）の実線のタ
イムチャートである。

従って、１個のサンプル制御回路（ＳＰＣ）　１で複数
の回線からの受信データ（ＲＤ）　１８のサンプル制御
を行う方式においても、上記サンプルの失敗を起こさな
いビットサンプル方式が要求される。

（従来の技術と発明が解決しようとする問題点）第４図
は従来方式によるビットサンプル方式を示した図であり
、第２図と同じ符号は同じ対象物を示している。

上記説明した受信データ（ＲＤ）　１８のサンプルの失
敗を防ぐ為、従来方式においては、斜線で示した先行受
信ビットサンプル回路（ＡＲＤＢ）　１５’を設け、サ
ンプル制御回路（ＳＰＣ）　１から送出されるサンプル
クロック（ＳＭＰＣＬ）　１２により、受信データ（Ｒ
Ｄ）　１８に対する先行サンプルを、サンプル制御回路
（ＳＰＣ）　１のサンプル制御τＵタイミングライト信
号（匈）で行うことにより、受信ビットサンプルレジス
タ（ＲＤＢ）　１５に対する入力データＣＡＲＤＢ）　
１５’の極性の変化が、上記受信データ（ＲＩＢ）　１
８のようなタイミングでは起こらないよ・うにしていた
。

即ち、第３図（ｂ）で説明すると、サンプル制御タイミ
ングライト信号（Ｗ）　２３により、回線接続部（ＬＡ
）　２の受信ビットサンプルレジスタ（ＲＤＢ）　１５
の手前で、受信データ（ＲＤ）　１８に対する先行サン
プルＣＡＲＤＢ）　］５’を行えば、受信ビット（ＲＤ
Ｂ）　１５はサンプルクロック（ＳＭＰＣＬ）　１２に
よって変化することはない為、受信データ変化通知信号
（ＲＤＣＩＩＧ）　１７を、次のサンプル制御タイミン
グリード信号（１？）のタイミングにおいて検知し、受
信データ＜ＲＤ）　１８の極性変化を検知することがで
き、受信データ変化検出回路（ＲＤＣＭ）　１０を゛オ
ン゛　とすることができる。

この場合、受信ピッＩ−（ＲＤＢ）　１５．受信データ
変化通知信号（ＲＤＣ）ＩＧ）　１７．受信データ変化
検出信号（ＲＤＣＭ）　１０は、第３図（ｂ）の破線の
ように動作し、受信データ（ＲＤ）　１８に対するビッ
トサンプルの失敗は起こらない。

然しなから、本方式においては、サンプル制御回路（Ｓ
ＰＣ）　１により、受信ビットのサンプルを行う専用の
回線接続部（ＬＡ）　２であると、比較的低速度の通信
回線しか接続されない為、上記先行サンプルによる受信
マージエの低下は問題にならないが、サンプル制御回路
（ＳＰＣ）　１により、受信ビットのサンプルを行う方
式と、変復調装置からの受信エレメントタイミングによ
り受信ビットのサンプルを行う方式の両方式で使用され
る回線接続部（ＬＡ）　２で、上記先行サンプルを行う
と、受信エレメントタイミングによる方式では高速の通
信回線が接続される為、受信マーシュへの影響が大きく
なると云う問題があった。

本発明は上記従来の欠点に鑑み、先行サンプルを行わな
いで、受信ビットのサンプルの失敗を防ぐサンプル制御
方式を実現する方法を提供することを目的とするもので
ある。

〔問題点を解決するための手段〕

第１図は本発明の一実施例をブロック図で示した図であ
る。

本発明においては、サンプル制御回路（ＳＰＣ）　１が
、回線接続部（ＬＡ）　２から通知される受信データ（
Ｒ１’））の変化を認、識したことを回線接続部（ＬＡ
）　２へ通知する手段１４を設け、サンプル制御回路（
ＳＰＣ）１が、該受信データ（ｉｌｌ））　１８の変化
を認、識し、且つサンプル指示をした時には、回線接続
部（ＬＡ）２は回線制御回線（ＬＮＣＴ）　３に対して
、受信ビット（ＲＤＢ）　１５のサンプルと共に、ビッ
ト処理の要求信号（ＢＳＶＱ）　１６を発生し、上記サ
ンプル制御回路（ＳＰＣ）　１が、受信データ（ＲＤ）
　１８の変化を認識しないで、サンプル指示をした時に
は、回線接続部（ＬＡ）　２は回線制御回線（ＬＮＣＴ
）　３に対して、ビット処理要求信号（ＢＳＶＱ）　１
６のみを発生するように構成する。

〔作用〕

即ち、本発明によれば、通信回線が接続される複数の回
線接続部（ＬＡ）と、該複数の回線接続部（ＬＡ）に受
信ビットのサンプルを指示するサンプル制′４Ｂ回路（
ＳＰＣ）を有する通信制御装置において、上記サンプル
制御回路（ＳＰＣ）が、上記回線接続部（ＬＡ）から通
知される受信データ（Ｒｏ）の変化を認識したことを、
回線接続部（ＬＡ）へ通知する手段を設けることにより
、該サンプル制御回路（ＳＰＣ）が受信データ（ＲＤ）
の変化を認識し、且つサンプル指示をした時には、該回
線接続部（ＬＡ）は受信ビットのサンプルと共に、ビッ
ト処理要求を発生し、該サンプル制御回路（ＳＰＣ）が
受信データ（１’ｉＤ）の変化を認識せずにサンプル指
示をした時には、該回線接続部（ＬＡ）は受信ビットの
サンプルを行わないで、ビット処理要求のみを発生する
ようにしたものであるので、サンプル制御回路方式によ
るサンプルの失敗を防止できることは勿論、受信エレメ
ント方式と共用される回線接続部（ＬＡ）においては、
先行サンプルを行わない為、接続される高速回線の受信
マーシュの低下を防止できる効果がある。

〔実施例〕

以下本発明の実施例を図面によって詳述する。

第１図において、破線で示した信号、及び回路が本発明
を実施するのに必要なものであり、第３図（ｂ）におい
て、破線で示した動作、及び（）で示した値が、本発明
を実施した場合の動作、及びサンプルカウント値である
。

本発明を実施しても、サンプル制御回路（ＳＰＣ）１の
動作は従来方式と同じであり、受信データ変化検出信号
（ＲＤＣＭ）　１０を破線で示すように回線接続部（Ｌ
Ａ）　２に送出するように構成した所が異なる。

回線接続部（ＬＡ）　２はサンプル制御回路（ＳＰＣ）
　１からのサンプルクロック（Ｓ？１ＰＣＬ）　１２に
従って、ビット処理要求信号（ＢＳＶＱ）　１６を発生
し、受信ビット（ＲＤＢ）　１５と共に回線制御部（Ｌ
ＮＧＴ）　３へ送出される。

但し、本発明を実施している場合においては、該受信ビ
ットサンプルレジスタ（ＲＤＢ）　１５でのサンプルは
サンプル制御回路（ＳＰＣ）　１からの受信データ変化
検出信号（ＲＤＣ？Ｉ）　１０が°オン゛の時のみ行い
、該信号（ＲＤＣＭ）　１０が″オフ゛の時には、前回
のサンプル時の受信ピッ１−（ＲＤＢ）　１５の値を保
持しておき、この値を回線制御部（ＬＮＧＴ）　３に送
出するように動作する。

このように構成することにより、第３図（ｂ）の様なタ
イミングで受信データ（ＲＤ）　１８の極性の変化が発
生し、受信データ変化通知信号（ＲＤＣＨＧ）　１７が
“オン′　となっても、サンプル制御回路（ＳＰＣ）■
の受信データ変化検出回路（ＲＤＣＭ）　１０において
は、サンプル制御タイミングリード信号（１？）　２２
との論理積がとれない為、その極性変化を検出すること
はなく、受信ビット（ＲＤＢ）１５のサンプルを行うこ
とはない。

従って、受信データ変化通知信号（ＲＤＣＨＧ）　１７
は、該回線に対する次のサンプルクロック（ＳＭＰＣＬ
）　１２が送出される迄は゛オン°状態が保持される共
に、サンプル制御回路（ＳＰＣ）　１のサンプルカウン
タ（ＳＰＣＮＴ）　９は次の走査時に、サンプル制御タ
イミングリード信号（Ｒ）　２２によって付勢され、サ
ンプルカウント値を（）で示したように０゛に更新でき
る為、受信ビット（ＲＤＢ）　１５のサンプルの失敗は
発生しない。

尚、受信データ変化検出信号（１？ＤＣＭ）　１０が°
オフ゛の時は、受信ビット（ＲＤＢ）　１５のサンプル
が行われなくとも、受信データ（ＲＤ）　１８の極性が
変化していない為、回線接続部（Ｌ＾）２からのビット
処理要求（ＢＳＶＱ）　１６　ニよって、回線制御部（
ＬＮＣＴ）　３での文字組立の処理には影響はない。

このように、本発明においては、回線制御部（ＬＮＣＴ
）　３に対するビット処理要求はサンプルクロック（Ｓ
ＭＰＣＬ）　１２に従って行い、受信ビット（ＲＤＢ）
　１５のサンプルは、サンプル制御回路（ＳＰＣ）　１
が受信データ（ＲＤ）　１８の極性の変化を認識してい
る時のサンプルクロック（ＳＭＰＣＬ）　１２で行うよ
うにした所に特徴がある。

〔発明の効果〕

以上、詳細に説明したように、本発明のビットサンプル
方式は、通信回線が接続される複数の回線接続部（ＬＡ
）と、該複数の回線接続部（ＬＡ）に受信ビットのサン
プルを指示するサンプル制御回路（ＳＰＣ）を有する通
信制御装置において、上記サンプル制御回路（ＳＰＣ）
が、上記回線接続部（ＬＡ）から通知される受信データ
（ＲＤ）の変化を認識したことを、回線接続部（ＬＡ）
へ通知する手段を設けることにより、該サンプル制御回
路（ＳＰＣ）が受信データ（ＲＤ）ノ変化を認識し、且
つサンプル指示をした時には、該回線接続部（ＬＡ）は
受信ビットのサンプルと共に、ビット処理要求を発生し
、該サンプル制御回路（ＳＰＣ）が受信データ（ＲＤ）
の変化を認識せずにサンプル指示をした時には、該回線
接続部（ＬＡ）は受信ビットのサンプルを行わないで、
ビット処理要求のみを発生するようにしたものであるの
で、サンプル制御回路方式によるサンプルの失敗を防止
できることは勿論、受信エレメント方式と共用される回
線接続部（ＬＡ）においては、先行サンプルを行わない
為、接続される高速回線の受信マーシュの低下を防止で
きる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例をブロック図で示した図。 第２図は１個のサンプル制御回路（ＳＰＣ）で複数の回
線からの受信ビットをサンプルする制御方式を示す図。 第３図はサンプルカウント値の更新を行うときの動作を
タイムチャートで示した図。 第４図は従来方式によるビットサンプル方式を示した図
。 である。 図面において、 １はサンプル制御卸回路（ＳＰＣ）　。 ２は回線接続部（ＬＡ）、　　３は回線制御部（ＬＮＣ
Ｔ）　。 ５はカウンタメモリ（ＣＮＴＭ）　。 ９はサンプルカウンタ（ＳＰＣＮＴ）　。 １０は受信データ変化検出回路、信号（ＲＤＣＭ）　。 １１は通信クロック（Ｏ５Ｃ）　。 １２はサンプルクロック（ＳＭＰＣＬ）　。 １５は受信ビットサンプルレジスタ、信号（ＲＤＢ）　
。 １５゛　は先行受信ビットサンプル回路、信号（ＡＲＤ
Ｂ）　。 １６はビット処理要求発生回路、信号（ＢＳＶＱ）　。 １７は受信データ変化通知回路、信号（ＲＤＣＨＧ）　
。 １８は受信データ（ＲＤ）。 ２０はリセットビット処理要求信号（ＲＢＳＶＱ）　。 ２２はサンプル制御タイミングリード信号（Ｒ）。 ２３はサンプル制御タイミングライト信号艶）。

Claims (1)

1. 【特許請求の範囲】 通信回線が接続される複数の回線接続部（ＬＡ）（２）
   と、該複数の回線接続部（ＬＡ）（２）に受信ビットの
   サンプルを指示するサンプル制御回路（ＳＰＣ）（１）
   を有する通信制御装置において、 上記サンプル制御回路（ＳＰＣ）（１）が、上記回線接
   続部（ＬＡ）（２）から通知される受信データ（ＲＤ）
   の変化を認識したことを回線接続部（ＬＡ）（２）へ通
   知する手段（１４）を設け、 サンプル制御回路（ＳＰＣ）（１）が、該受信データ（
   ＲＤ）の変化を認識し、且つサンプル指示をした時には
   、回線接続部（ＬＡ）（２）は回線制御回路（ＬＮＣＴ
   ）（３）に対して、受信ビット（ＲＤＢ）（１５）のサ
   ンプルと共に、ビット処理の要求（ＢＳＶＱ）（１６）
   を発生し、上記サンプル制御回路（ＳＰＣ）（１）が、
   受信データ（ＲＤ）の変化を認識しないで、サンプル指
   示をした時には、回線接続部（ＬＡ）（２）は回線制御
   回路（ＬＮＣＴ）（３）に対して、ビット処理要求（Ｂ
   ＳＶＱ）（１６）のみを発生するようにしたことを特徴
   とするビットサンプル方式。